SU980104A1 - Четырехквадрантный умножитель сигналов посто нного тока - Google Patents

Description

ЧЕТЫРЕХКВАДРАНТНЫЙ УМНОЖИТЕЛЬ

(54) СИГНАЛОВ ПОСТОЯННОГО ТОКА Изобретение относитс  к аналоговой вычислительной технике и может быть использовано при построении аналоговых и гибридных вычислительных устройств. Известны четырехква рантные умно)(а1тели сигналов посто нного тока, использующие промежутрчное логарифмирование и содержащие стандартные блоки умножени  (типа 525 ПС1), масйтабные резисторы , ключи L 1J . Эти умножители отличаю тс  высоким быстродействием, но низкий точностью. Более высокую точность обеспечивают врем -импульсные устройства перемножени . Наиболее близким техническим решением к предлагаемому  вл етс  четырехквадрантный умножитель, содержащий интегратор , инвертор, первый, второй и тре тай масштабные резисторы, соединенные между собой одним из выводов, компаратор , ключ, управл ющий вход которого соединен с выходом компаратора, а информадионный вход - с выходом инвертора и вторым выводом третьего масштабного резистора, второй вьгаод первого масштабного резистора соединен с входом инвертора и $тл етс  первым входом умножител , второй вывод второго масштабного резистора соединен с выходом интегратора и  вл етс  выходом умножител , а первый и. второй выходы компаратора  вл ютс  вторым и третьим входами умножител . Умножитель позвол ет по-, лучить высокую точность перемножени  . сигналов посто нного тока 2J . Однако он имеет малое быстродействие при необходимости получени  низкого уров н  пульсаций выходного напр жени , что  вл етс  большим недостатком при построении быс троде йс ТВующих бычислител f ных устройств. Цель изобретени  - повышение быстродействи . Поставленна  пель достигаетс  тем, что в известный четырехквадрантный умножитель сигналов посто нного тока, содержащий инвертор, вход которого  вл етс  первым информационным входом умножите л , первый ключ, информационный вход ко торого подключен к выходу инвертора, компаратор, входы которого  вл ютс  соответственно вторым информационным и тактовым входами умножител , а выход подключен к управл ющему входу первого ключа, интегратор, выход которого  вл етс  входом умножител  и три масштабных резистора, первые выводы которьгх объединены, второй вывод первого .масшта ного резистора подключен к входу инвертора , второй вывод второго масштабног резистора подключен к выходу интегратора , а второй вывод третьего масштабного резистора подключен к выходу первого ключа, введены последовательно соединен ные формирователь импульсов и триггер управлени , четеертый и п тый масштабные резисторы, второй, третий, четвертый и п тый ключи и запбминающий конденсатор , вхйд формир(жател  импульсов подключен ко второму входу компаратора, первый выход триггера управлени  по/цслю чен к управл ющим входам второго и п того ключей, а второй выход триггера уп равлени  подключен к управл ющим входа третьего и четвертого ключей, информационные входы второго и четвертого ключей объединешл и подключены к первому выводу третьего масштабного резистора, выход второго ключа и иаформаыионный вход третьего ключа об-ьедкиены и через запоминающий конденсатор подключены к шине нулевого потенциала первый вывод четвертого масштабного резистора подклю чен к вьусоду третьего ключа, а первый вывод п того масштабного резистора под ключен к информационному входу п того ключа, вторые выводы четвертого и п того масштабных резисторов объединены и подключены к входу интегратора, выходы четвертого и п того ключей подключе ны к шине нулевого потенциала. На чертеже приведена функ1шональна  схема четырехквадрантного умножител  сигналов посто нного тока. Четырехквадрантный умнож итель содер жит масштабные резисторы 1 - 5, инвертор 6, ключи 7-11, запомианющий кон .денсатор 12, интегратор 13, компаратор 14, формирователь 15 импульсов,, триггер 16 управлени , генератор треугольных импульсов, ; Четырехквадрантный умножитель сигналов посто нного тока работает еледующим образом. На третий вход умножител  от генератора 17 импульсов подаютс  импульсы, например треугольные. Следовательно, на выходе компаратора 14 формируютс  пр моугольные импульсы, относительна  длительность которых пропорциональна сигналу посто нного TOKaUgy, т. е. & (,5, причем коэффициент К выбираетс  таким, чтобы . Частота пр моугольных импульсов на выходе триггера 16 управлени , подаваемых на управл ющие входы ключей 8-11, вдвое ниже частоты импульсов, поступающих от генератора 17., Длительность замкнутого состо ни  ключа 7 задаетс  величиной 6. Рассмотрим процессы.в установившемс  режиме. Предположим, что в первом такте работы ключи 8 и 11 замкнуты, ключи 9 и 10 разомкнуты, а напр жение в начале такта на запоминающем конденсаторе 12 равно нулю. До размыкани  ключа 7, которое происходит внутри такта , напр жение на конденсаторе 12 измен етс  под действием трех напр же- в момент размыкани  ключа 7 напр жение и достиагает значени , которое приближено можно определить по формуле t-Цо ® - )к концу первого такта запоминающий конденсатор разр жаетс  до нул  под действием ( ftbl X ключ 7 разомкнут U -VO V -® 5-UBb1xK4)Подставл   значение 0 в уравнение Ш1  и и реша  уравнение относительно ОамуИмеем ;Тд Kg 1 Ка-Кг-Kg и„.и.--U. Г , К4 ГК2.-к,.-к5 -...U..;;. 4 t -« -- ,.-Кс К «1,1 . При условии -j rf-qj -0,5, что соответствует соотношению Ри(Ка) получаем и --0 Iilii5.f ВЫХ bX-l BXl где коэффициенты определ ютс  параметрами схемы. Во втором такте замыкаютс  ключи 9 и 10 и размыкаютс  ключи 8 и 11. Поскольку напр жение на запоминающем конденсаторе 12 равно нулю, то выходное i

напр жение интегратора 13 не измен етс . Таким образом, в установившемс  режиме пульсации на выходе напр жени  отсутствуют . Ключи 10 и 11 исключают вли ние конечного сопротивлени  ключей 8 и 9 н процесс в схеме, улучша  ее работу. В частности, в каждом такте обепечиваетс  посто нное входное сопротивление интегратора. В переходном режиме умножитель представл етс  колебательны звеном, в котором коэффициент колебательности и посто нна  времени определ ютс  номиналами резисторов и конденсаторов . Выбором номиналов резисторов и конденсаторов достаточно просто при заданной точности выбрать минимальное врем  переходного процесса, которое может составл ть величину, соизмеримую с временем такта.

Технико-экономическа  эффективность предлагаемого технического решени  закЙючаетс  в повышении быстродействи  .вьтолнени  операции умножени  в10 lOOO раз в зависимости от требуемой точности и независимо от скважности входнь1Х сигналов. Это определ етс  тем, что в предлагаемом умножителе врем  .переходного процесса может быть достигнуто 2-6 периодов ШИЛ сигнала пр  практически нулевой пульсации выходного напр жени . В известных умножител х величина пульсаций зависит от псюто вной времени фильтра. Дл  достижени  пульсации 1% выходного напр жени  в прототипе, работающем с точностью 1%, посто нна  времени фильтра Тф должна .быть равна 1ОО периодов ШИМ сигнала, тогда врем  переходного процесса при скачкообразном входном сигнале равно 60О периодов ШИМ сщгнала, т. е. 1ОО ЗООО раз и выше чем в предлагаемом умножителе. При необходимости получить уровень пульсаций 0,1% и точность 0,1% быстродействие сни :аетс  еще более, чем на порадок. Таким образом, чем точнее необходимо реализовать устройство умножени  и чем ниже нужно получить уровен пульсаций выходного напр жени  тем выше эффективность применени  предлагаемого устройства.

формула изобретени 

Четырехквадрантный.умножитель сигналов посто нного тока, содержащий Инвертор , вход которого  вл етс  первым инфомационным входом умножител , первый ключ, информационный вход которого подключен к выходу инвертора, компаратор, входы которого  вл ютс  соответственно вторым информационным и тактовым входами умножител , а выход подключен к управл ющему входу первого ключа, интегратор , выход которого  вл етс  выходом .умножител  и три масштабных резистора , первые выводы которых объединен второй вывод первого масштабного резистора подключен к входу инвертора, втор вьгеод второго масштабного резистора поключен к выходу интегратора, а второй вывод третьего масштабного резистора подключен к выходу первого ключа, о. т личаюшийс  тем, что, с целью повышени  его быстродейсти , в него введены последовательно соединенные формирователь импульсов и триггер управлени , четвертый и тмтый масштабные резисторы , второй, третий,- четвертый и п тый ключи и запомвнающий конденсатор, вход формир жател  импульсов подключен к второму входу компаратора, первый выход триггера управлени  подключен к управл ющим входам второго и п того ключей , а второй выход триггера управлени  подключен к управл ющим входам третьего и четвертого ключей, ниформационные входы второго и четвертого ключей объеаинены в пощслючены к первому выводу 1ретьего масштабного резистора, выход второго ключа и информашюнный вход третьего ключа объеанвены к через запоммнакхний кон енсатор, подключены к шине нулевого потенЦ ала, первый вывоа четвертого масштабного резнстора подключен к выходу трет|зего клкма, а первый вывод п того масштабного резистора под ключен к информаоиониому входу п того ключа; вторые выводы четвертого н п того масштабных резисторов объединены и подключены к входу интегратора, выхоzuj четвертого и п того ключей подключены к шине нулевого потенциала.

Источники информации, прин тые во внимание при экспертизе

1.Аналоговые и цифровые интегральные схемы. Под ред. В. С. Якубовского, М., Сов. радио, 1979, с. 238-239.

2.Грэм Дж. Проектирование и применение операционных усилителей. М., Мир 1974, с. 196-298 (прототип).

Claims (1)

1. Формула изобретения

   Четырехквадрантный умножитель сигналов постоянного тока, содержащий Инвер— ⁵⁵ тор, вход которого является первым информационным входом умножителя, первый ключ, информационный вход которого подключен к выходу инвертора, компаратор, входы которого являются соответственно вторым информационным и тактовым входами умножителя, а выход подключен к управляющему входу первого ключа, интегратор, выход которого является выходом умножителя и три масштабных резистора, первые выводы которых объединены,. второй вывод первого масштабного резистора подключен к входу инвертора, второй вывод второго масштабного резистора подключен к выходу интегратора, а второй вывод третьего масштабного резистора подключен к выходу первого ключа, о тличающийся тем, что, с целью повышения его быстродействия, в него введены последовательно соединенные формирователь импульсов и триггер управления, четвертый и петый масштабные резисторы, второй, третий,- четвертый и пятый ключи и запоминающий конденсатор, вход формирователя импульсов подключен к второму входу компаратора, первый выход триггера управления подключен к управляющим входам второго и пятого ключей, а второй выход триггера управления подключен к управляющим входам третьего и четвертого ключей, информационные входы второго и четвертого ключей объединены и подключены к первому выводу третьего масштабного резистора, выход второго ключа и информашгониый вход третьего ключа объединены и через запоминающий конденсатор,* подключены к шине нулевого потенциала, первый вывод четвертого масштабного резистора подключей к выходу третьего ключа, а первый вывод пятого масштабного резистора подключен к информационному входу пятого ключа; вторые выводы четвертого и пятого масштабных резисторов объединены и подключены к входу интегратора, выходы четвертого и пятого ключей подключены к шине нулевого потенциала.