JPH0129979Y2 - - Google Patents
Info
- Publication number
- JPH0129979Y2 JPH0129979Y2 JP1984027083U JP2708384U JPH0129979Y2 JP H0129979 Y2 JPH0129979 Y2 JP H0129979Y2 JP 1984027083 U JP1984027083 U JP 1984027083U JP 2708384 U JP2708384 U JP 2708384U JP H0129979 Y2 JPH0129979 Y2 JP H0129979Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- board
- flat package
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は集積回路の外に任意の回路の構成され
ている基板を接続してなる混成回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a hybrid circuit formed by connecting an integrated circuit and a substrate on which an arbitrary circuit is constructed.
近時ほとんどの電子回路は集積回路化される傾
向にあるが、インダクタンスを含む回路、例えば
コイルとコンデンサを組合せて構成される遅延線
の回路のように集積回路化が困難なものもあり、
全体の回路にこのような回路を含む場合には集積
回路の外部に接続する必要が生ずる。TTL素子
を用いた飽和型論理回路に遅延線を組合せてバツ
フアードデイレーラインを構成する場合もこのよ
うな例に相当する。 Recently, most electronic circuits have tended to be integrated circuits, but there are some circuits that include inductance, such as delay line circuits made up of a combination of coils and capacitors, which are difficult to integrate.
If such a circuit is included in the overall circuit, it will be necessary to connect it to the outside of the integrated circuit. Such an example also corresponds to the case where a buffered delay line is constructed by combining a delay line with a saturation type logic circuit using TTL elements.
そしてプリント基板上にコイルやコンデンサを
配置して遅延線の回路を構成し、集積回路のフラ
ツトパツケージ上にその基板を載置してフラツト
パツケージの端子を介して遅延線の回路と集積回
路を接続し、外部端子をデユアルインラインパツ
ケージ(以下DIPという)の外部に露呈させた混
成回路は実開昭58−89953号公報によつて公知で
ある。しかし第1図の説明図に示すようにフラツ
トパツケージ21と基板20を重ねてその両方に
外部端子B1、外部端子B2を接続するので点線
で表してあるDIPの外に露呈させる位置は下側の
フラツトパツケージ21に接続する外部端子B1
の位置に統一せざるを得ない。しかも基板20に
はチツプ部品を用いる等により小型化されている
が、回路部品が配置されている。そのような高さ
のある混成回路を樹脂封止して外部端子を引き出
す場合、DIPの中央よりかなり下側の位置から水
平に引き出すことになる。DIPの成形時には外部
端子の水平部分22を中心にして金型が上下にあ
るが、水平部分22が中央からずれると成形後に
金型がスムーズに離れにくい。無論金型では1度
に多数の成形が行われるが、部分的に金型が離れ
たり離れなかつたりするのでDIPの表面にきずが
ついたり、外部端子が曲る事故が多く歩留りが悪
かつた。 Then, a delay line circuit is constructed by arranging coils and capacitors on a printed circuit board, and the board is placed on the flat package of the integrated circuit, and the delay line circuit and the integrated circuit are connected via the terminals of the flat package. A hybrid circuit in which external terminals are exposed to the outside of a dual in-line package (hereinafter referred to as DIP) is known from Japanese Utility Model Application Laid-Open No. 58-89953. However, as shown in the explanatory diagram of Fig. 1, the flat package 21 and the board 20 are stacked and the external terminals B1 and B2 are connected to both, so the position exposed outside the DIP indicated by the dotted line is on the bottom side. External terminal B1 connected to the flat package 21 of
We have no choice but to unify the position. In addition, the board 20 is miniaturized by using chip parts, etc., and circuit parts are arranged thereon. If such a tall hybrid circuit is sealed with resin and the external terminals are pulled out, it must be pulled out horizontally from a position well below the center of the DIP. During DIP molding, the molds are vertically centered around the horizontal portion 22 of the external terminal, but if the horizontal portion 22 is off center, it is difficult to separate the mold smoothly after molding. Of course, many molds are made at once using a mold, but because the molds sometimes separate or do not separate, the surface of the DIP gets scratched and external terminals often bend, resulting in poor yields. .
本考案はこのような欠点を改善し、DIPのほぼ
中央の高さから外部端子を引き出し得る混成回路
を提供する。 The present invention improves these drawbacks and provides a hybrid circuit that allows external terminals to be drawn out from approximately the center height of the DIP.
、本考案は複数の回路素子を配置して回路の構
成されている基板が集積回路のフラツトパツケー
ジ上に載置してあり、集積回路と基板の回路の接
続は該基板の側辺でフラツトパツケージの端子を
介して行われており、該基板と該フラツトパツケ
ージを挾んで2列に外部端子を露呈させた状態で
全体を樹脂封止してある混成回路において、フラ
ツトパツケージの端子に接続する外部端子は該接
続部分から上側に延在した後水平に屈曲されてお
り、該水平部分が基板に接続する外部端子の水平
部分と同じ高さにしてあることを特徴とする。 In the present invention, a board on which a circuit is constructed by arranging a plurality of circuit elements is placed on a flat package of an integrated circuit, and the connection between the integrated circuit and the circuit on the board is made by using a flat board on the side of the board. This is done through the terminals of the flat package, and in a hybrid circuit in which the board and the flat package are sandwiched and the whole is sealed with resin with external terminals exposed in two rows, the terminals of the flat package are The external terminal connected to the board extends upward from the connection part and then is bent horizontally, and the horizontal part is at the same height as the horizontal part of the external terminal connected to the board.
以下第2図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第3図乃至第7図を参照しながら説明する。第
3図と第4図は基板に構成されている主に遅延線
の回路と集積回路の接続を述べるための説明図で
あり、第5図と第6図は混成回路の部分斜視図で
あり、第7図は混成回路の長さ方向の側面からの
説明図である。 Taking the circuit diagram of the buffered delay line shown in FIG. 2 as an example, an explanation will be given below with reference to FIGS. 3 to 7 showing embodiments of the hybrid circuit of the present invention. Figures 3 and 4 are explanatory diagrams for explaining the connections between the delay line circuit and the integrated circuit configured on the board, and Figures 5 and 6 are partial perspective views of the hybrid circuit. , FIG. 7 is an explanatory diagram of the hybrid circuit viewed from the side in the length direction.
第2図においてG1からG6まではTTL素子、
1は入力端子、2から6までは出力端子、Vcは
電源端子、Eはアース端子である。点線で囲まれ
た部分が遅延線を構成しており、素子G1から素
子G6までは集積回路内に構成される。 In Figure 2, G1 to G6 are TTL elements,
1 is an input terminal, 2 to 6 are output terminals, V c is a power supply terminal, and E is an earth terminal. A portion surrounded by a dotted line constitutes a delay line, and elements G1 to G6 are configured within an integrated circuit.
第3図にはコイルとコンデンサを公知の方法に
より配置して導体パターン等で接続することによ
り遅延線を構成してある基板10、集積回路のフ
ラツトパツケージ11が夫々平面的に示してあ
る。白丸は外部端子の存在し得る平面のピツチ位
置を表しており、リードフレームを用いて形成さ
れる場合の規格により定まつている。VcA,
NA,EA,1Aから6Aまでは夫々外部端子で
あり客先の仕様又は設計時の規格により位置が定
まつている。基板10は平行移動した状態で第4
図のようにフラツトパツケージ11上に載置され
る。 FIG. 3 shows a substrate 10 and an integrated circuit flat package 11, each of which constitutes a delay line by arranging coils and capacitors using a known method and connecting them with conductor patterns. The white circles represent pitch positions on a plane where external terminals can exist, which are determined by the standard when formed using a lead frame. V c A,
NA, EA, 1A to 6A are external terminals, and their positions are determined by the customer's specifications or standards at the time of design. The substrate 10 is moved in parallel to the fourth
It is placed on a flat package 11 as shown in the figure.
基板10の表面の遅延線を構成するコイルやコ
ンデンサは図示も省略してあり、導体パターンも
側辺の溝と主要な溝の周りのものだけを表してあ
る。溝70には電源端子Vcの役割をする外部端
子VcA、溝77には入力端子1の役割をする外
部端子1A、溝78にはアース端子Eの役割をす
る外部端子EAが夫々固着されて図示されていな
い導体パターンにより遅延線の回路に接続する。
溝76には出力端子2の役割をする外部端子2A
が固着され、導体パターン12により外部端子2
Aは溝73に電気的に接続する。溝75には出力
端子4の役割をする外部端子4Aが固着され、導
体パターン13により溝74に接続する。溝79
に固着される外部端子NAは空端子である。フラ
ツトパツケージ11には6個のTTL素子を構成
してあるが、夫々の素子に第2図と同じ符号を付
して第3図のように対応させることにより外部端
子の仕様を満たすようにしてある。81から87
はフラツトパツケージ11の外側に水平に露呈し
ている主要な端子であり、黒丸のある端子は符号
の付していない端子も含めて垂直に上側に折り曲
げられて基板10下側からその対応する溝に嵌め
込まれる。素子G3、素子G5素子G6の出力側
の端子85、端子86、端子87はフラツトパツ
ケージ11の側辺で下側に折り曲げられて夫々外
部端子3A、外部端子5A、外部端子6Aに接続
される。 Coils and capacitors constituting the delay line on the surface of the substrate 10 are not shown, and only the side grooves and the conductor patterns around the main grooves are shown. An external terminal V c A serving as the power supply terminal V c is fixed to the groove 70 , an external terminal 1 A serving as the input terminal 1 to the groove 77 , and an external terminal EA serving as the earth terminal E fixed to the groove 78 . It is connected to the delay line circuit by a conductor pattern (not shown).
The groove 76 has an external terminal 2A serving as the output terminal 2.
is fixed, and the external terminal 2 is fixed by the conductor pattern 12.
A is electrically connected to the groove 73. An external terminal 4A serving as an output terminal 4 is fixed to the groove 75 and connected to the groove 74 through the conductor pattern 13. Groove 79
The external terminal NA fixed to is an empty terminal. The flat package 11 is made up of six TTL elements, and by assigning the same reference numerals to each element as in Figure 2 and making them correspond as shown in Figure 3, the specifications of the external terminals are satisfied. There is. 81 to 87
are the main terminals exposed horizontally on the outside of the flat package 11, and the terminals with black circles, including the terminals without symbols, are bent vertically upwards and their corresponding terminals are exposed from the bottom of the board 10. Fitted into the groove. Output side terminals 85, 86, and 87 of elements G3, G5, and G6 are bent downward at the sides of the flat package 11 and connected to external terminals 3A, 5A, and 6A, respectively. .
そして素子G2の出力側の端子83は溝73に
嵌め込まれ、導体パターン12を経て外部端子2
Aに接続される。素子G2の入力側の端子81と
溝71の間は平たい金属片により形成されたジヤ
ンパーリードJ1により接続される。溝71には
図示されていない導体パターンによつて遅延線の
回路が接続する。又素子G4の出力側の端子84
は溝74に嵌め込まれ、導体パターン13を経て
外部端子4Aに接続される。入力側の端子82と
溝72の間はジヤンパーリードJ1と同じように
形成されているジヤンパーリードJ2により接続
され、端子82が遅延線の回路に接続する。 The output side terminal 83 of the element G2 is fitted into the groove 73 and passes through the conductor pattern 12 to the external terminal 2.
Connected to A. The terminal 81 on the input side of the element G2 and the groove 71 are connected by a jumper lead J1 formed of a flat metal piece. A delay line circuit is connected to the groove 71 by a conductor pattern (not shown). Also, the output side terminal 84 of element G4
is fitted into the groove 74 and connected to the external terminal 4A via the conductive pattern 13. The terminal 82 on the input side and the groove 72 are connected by a jumper lead J2 formed in the same manner as the jumper lead J1, and the terminal 82 is connected to a delay line circuit.
第4図は基板10をフラツトパツケージ11上
に載置した状態を平面的に表している。又一点鎖
線でフラツトパツケージ11の位置、点線でジヤ
ンパーリードJ1とジヤンパーリードJ2を夫々
表してある。 FIG. 4 shows a state in which the substrate 10 is placed on the flat package 11 in a plan view. Further, the position of the flat package 11 is indicated by a dashed line, and the jumper leads J1 and J2 are indicated by dotted lines.
第5図は第4図の外部端子VcAから外部端子
2Aまでの近傍の混成回路を具体的に表した部分
斜視図である。基板10は第3図、第4図と同じ
部分を図示してある。第6図は第4図の外部端子
EAから外部端子6Aまでの近傍の混成回路の部
分斜視図である。 FIG. 5 is a partial perspective view specifically showing the hybrid circuit in the vicinity of the external terminal V c A to the external terminal 2A in FIG. 4. The same parts of the substrate 10 as in FIGS. 3 and 4 are shown. Figure 6 is the external terminal of Figure 4.
FIG. 3 is a partial perspective view of a nearby hybrid circuit from EA to external terminal 6A.
外部端子VcA、外部端子2A、外部端子EAは
上側の細くなつた部分が基板10の溝に嵌め込ま
れて半田付けされており、中間でほぼ水平になり
さらに下側に延在する。ジヤンパーリードJ1、
ジヤンパーリードJ2は一端の細くなつた部分が
基板10の溝に半田付けされている。ジヤンパー
リードJ1の端子81に接続する側の端はU字形
に形成されており、下側に折り曲げられている端
子81の水平な部分を下から挾み込んだ状態で接
続する。ジヤンパーリードJ1はこのように接続
する位置で垂直に上側に引き出されており、フラ
ツトパツケージ11の底面14に沿つてU字形の
状態で水平に延在している。ジヤンパーリードJ
2についても同様である。外部端子2Aはジヤン
パーリードJ1の接続する端子81の上側の基板
10の溝76に半田付けされている。無論端子8
1と外部端子2Aは接触しておらず、この部分で
はいわば2階建ての端子構造が形成されている。
そして本考案の混成回路はフラツトパツケージ1
1の端子に接続する外部端子、例えば端子87に
接続する外部端子6Aは先端をU字形に形成して
あり、端子87を上から挾み込んだ状態で接続し
ている。先端からフラツトパツケージ11の側面
に沿つて上側に延びほぼ水平に曲つてからその後
下側に延びる。水平部分15の高さは基板10に
接続する外部端子、例えば外部端子EAの水平部
分16と同じにしてある。 The tapered upper portions of the external terminal V c A, the external terminal 2A, and the external terminal EA are fitted into the grooves of the board 10 and soldered, and become substantially horizontal in the middle and extend further downward. Jumper lead J1,
The jumper lead J2 has a tapered portion at one end soldered to a groove in the substrate 10. The end of the jumper lead J1 on the side connected to the terminal 81 is formed in a U-shape, and the horizontal part of the terminal 81 bent downward is sandwiched from below for connection. The jumper lead J1 is pulled out vertically upward at the connection position as described above, and extends horizontally in a U-shape along the bottom surface 14 of the flat package 11. jumper lead J
The same applies to 2. The external terminal 2A is soldered to the groove 76 of the substrate 10 above the terminal 81 to which the jumper lead J1 is connected. Of course terminal 8
1 and the external terminal 2A are not in contact with each other, and a so-called two-story terminal structure is formed in this part.
The hybrid circuit of this invention is a flat package 1.
An external terminal connected to the terminal 1, for example, an external terminal 6A connected to the terminal 87, has a U-shaped tip, and is connected with the terminal 87 inserted from above. It extends upward from the tip along the side surface of the flat package 11, curves approximately horizontally, and then extends downward. The height of the horizontal portion 15 is the same as that of the horizontal portion 16 of an external terminal connected to the substrate 10, for example, the external terminal EA.
第7図は基板10、フラツトパツケージ11の
他にフラツトパツケージ11の端子87に接続す
る外部端子6A、基板10に接続する外部端子4
Aと外部端子EAを外部端子を代表させて図示し
てあるが、点線のように混成回路をDIPにより樹
脂封止した場合にフラツトパツケージ11の端子
に接続する外部端子と基板10に接続する外部端
子をパツケージのほぼ中央の同じ高さから水平部
分により引き出すことができる。本考案の混成回
路はこのようにフラツトパツケージ11の端子に
接続する外部端子の水平部分を基板に接続する外
部端子の高い位置にある水平部分と一致させるこ
とができる。そして成形後の金型をスムーズに離
れやすくしてDIPの歩留りを高くできると共に外
観的な形状を良くすることにより商品価値を向上
させ得る。なお本考案は遅延線の回路の構成され
ている基板と集積回路の接続した混成回路につい
て説明したが基板に構成される回路について特に
限定する必要はない。 In addition to the board 10 and the flat package 11, FIG. 7 shows an external terminal 6A connected to the terminal 87 of the flat package 11, and an external terminal 4 connected to the board 10.
A and the external terminal EA are shown as representative external terminals, but when the hybrid circuit is sealed with resin by DIP as shown by the dotted line, the external terminal that is connected to the terminal of the flat package 11 and the board 10 are connected. External terminals can be pulled out from the horizontal part from approximately the same height in the center of the package cage. The hybrid circuit of the present invention thus allows the horizontal portions of the external terminals connected to the terminals of the flat package 11 to coincide with the higher horizontal portions of the external terminals connected to the board. Furthermore, by making it easier to smoothly remove the mold after molding, the yield of DIP can be increased, and the product value can be improved by improving the external shape. Although the present invention has been described with reference to a hybrid circuit in which a substrate on which a delay line circuit is formed and an integrated circuit are connected, there is no particular limitation on the circuit formed on the substrate.
第1図は従来の混成回路の説明図、第2図は本
考案の混成回路に用いられるバツフアードデイレ
ーラインの回路図、第3図、第4図、第7図は本
考案の混成回路の実施例を示す説明図、第5図と
第6図は本考案の混成回路の部分斜視図である。
1:入力端子、2,3,4,5,6:出力端
子、10:基板、11:フラツトパツケージ、1
2,13:導体パターン、14:底面、15,1
6:水平部分、1A〜6A:外部端子、G1〜G
6:TTL素子、J1,J2:ジヤンパーリード。
Figure 1 is an explanatory diagram of a conventional hybrid circuit, Figure 2 is a circuit diagram of a buffered delay line used in the hybrid circuit of the present invention, and Figures 3, 4, and 7 are diagrams of the hybrid circuit of the present invention. 5 and 6 are partial perspective views of the hybrid circuit of the present invention. 1: Input terminal, 2, 3, 4, 5, 6: Output terminal, 10: Board, 11: Flat package, 1
2, 13: Conductor pattern, 14: Bottom surface, 15, 1
6: Horizontal part, 1A to 6A: External terminal, G1 to G
6: TTL element, J1, J2: jumper lead.
Claims (1)
る基板が集積回路のフラツトパツケージ上に載置
してあり、集積回路と基板の回路の接続が該基板
の側辺でフラツトパツケージの端子を介して行わ
れており、該基板と該フラツトパツケージを挾ん
で2列に外部端子を露呈させた状態で全体を樹脂
封止してある混成回路において、フラツトパツケ
ージの端子に接続する外部端子は該接続部分から
上側に延在した後水平に屈曲されており、該水平
部分が基板に接続する外部端子の水平部分と同じ
高さにしてあることを特徴とする混成回路。 A board on which a circuit is constructed by arranging a plurality of circuit elements is placed on a flat package of an integrated circuit, and the connection between the integrated circuit and the circuit of the board is made through the terminals of the flat package on the side of the board. In a hybrid circuit that is entirely resin-sealed with the board and the flat package sandwiched between them to expose external terminals in two rows, the external terminals connected to the terminals of the flat package are A hybrid circuit characterized in that the terminal is bent horizontally after extending upward from the connection part, and the horizontal part is at the same height as the horizontal part of the external terminal connected to the board.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984027083U JPS60141155U (en) | 1984-02-27 | 1984-02-27 | hybrid circuit |
US06/701,211 US4656442A (en) | 1984-02-27 | 1985-02-13 | Hybrid circuit device |
IT8547722A IT1180736B (en) | 1984-02-27 | 1985-02-25 | HYBRID CIRCUIT DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984027083U JPS60141155U (en) | 1984-02-27 | 1984-02-27 | hybrid circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60141155U JPS60141155U (en) | 1985-09-18 |
JPH0129979Y2 true JPH0129979Y2 (en) | 1989-09-12 |
Family
ID=30523699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984027083U Granted JPS60141155U (en) | 1984-02-27 | 1984-02-27 | hybrid circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60141155U (en) |
-
1984
- 1984-02-27 JP JP1984027083U patent/JPS60141155U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60141155U (en) | 1985-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4506238A (en) | Hybrid circuit device | |
KR100229518B1 (en) | Semiconductor device and manufacturing method thereof | |
US6028352A (en) | IC stack utilizing secondary leadframes | |
JP2000133767A (en) | Laminated semiconductor package and its manufacture | |
JPS63206166A (en) | High-power module | |
JP2002512431A (en) | Simplified microelectronic connector and method of manufacture | |
JPH0129979Y2 (en) | ||
US4656442A (en) | Hybrid circuit device | |
JPH11135571A (en) | Ball grid array semiconductor package | |
US4628597A (en) | Method of making an electrical connector | |
US6424025B1 (en) | Cross grid array package structure and method of manufacture | |
JPH0130786Y2 (en) | ||
JPH025491Y2 (en) | ||
JPH0393257A (en) | Resin-sealed semiconductor device | |
KR100253393B1 (en) | Semiconductor package | |
JPH0473298B2 (en) | ||
JPS6233345Y2 (en) | ||
JPS61128550A (en) | Semiconductor device | |
CA1175957A (en) | Integrated circuit package | |
JPS6314470Y2 (en) | ||
JPS59189662A (en) | Resin-sealed type semiconductor device | |
JPH05136327A (en) | Semiconductor package | |
JPH0119395Y2 (en) | ||
KR900008256Y1 (en) | Multi connecting inductor | |
KR0123425B1 (en) | Semiconductor package and the mounting method having cut outer lead |