[go: up one dir, main page]

JPH01272339A - サイクリツクデータ伝送方式 - Google Patents

サイクリツクデータ伝送方式

Info

Publication number
JPH01272339A
JPH01272339A JP10200888A JP10200888A JPH01272339A JP H01272339 A JPH01272339 A JP H01272339A JP 10200888 A JP10200888 A JP 10200888A JP 10200888 A JP10200888 A JP 10200888A JP H01272339 A JPH01272339 A JP H01272339A
Authority
JP
Japan
Prior art keywords
cyclic
transmission
slot
data
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10200888A
Other languages
English (en)
Inventor
Yasuhiro Tanaka
康博 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10200888A priority Critical patent/JPH01272339A/ja
Publication of JPH01272339A publication Critical patent/JPH01272339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はプロセス制御システムなどに用いるサイクリ
ックデータ伝送方式に関するものである。
〔従来の技術〕
第4図は例えばデンジ トウキヨウ 1982年「ハイ
スピード ダイレクト デジタル コントロール シス
テムに関するオプティカル データウエイの最新の動向
 P74〜75」 (アイイーイーイー トウキヨウ 
セクション 1982年発行) (Denshi To
kyo 1982 rRECENTLY DEVELO
PED 0PTICAL DATI聞AY FORII
IGII 5PEI!D DII?ECTDIGITA
L  C0NTR0L  SYSTEM   P  7
 4 〜7 5  J  (IEEETOKYO5EC
TION 1982)に示された、従来のサイクリック
データ伝送方式に用いられる、時分割多重フレーム(F
M)のスロット割付けを示すデータフォーマット図であ
り、図中、41はフレーム同期スロット、51はR/W
制御スロット、52はサイクリックアドレス情報スロッ
ト、43はサイクリックデータ伝送スロット割付のサイ
クリックデータ伝送エリアである。
また、第1図はサイクリックデータ伝送システムの一例
を示すシステム構成図であり、図において、1〜3は伝
送装置1〜伝送装置3.4は中央同期装置、5はループ
伝送路、11,21.31はそれぞれ、伝送装置の1.
伝送装置■2.伝送装置■3のサイクリックメモリ■、
サイクリ・ンクメモリ■、サイクリックメモリ■、12
はサイクリックメモリ■11をアクセスする、伝送装置
■1の外部制御機器としてのCP、U、22はサイクリ
ックメモリ■21をアクセスする、伝送装置■2の外部
制御機器としてのプログラマブルコントローラ(PC)
、32は、サイクリックメモリ■31をアクセスする、
伝送装置■3の外部制御機器としてのプロセス入出力装
置(Pro)である。
次に動作について説明する。中央同期装置4は、前記時
分割多重フレームによるデータを、ループ伝送路5に送
出する。この時分割多重フレームは、先頭にフレーム同
期スロット41を持ち、またサイクリックアドレス、情
報スロット52には、各伝送装置1,2.3のサイクリ
ックメモリ11゜21.31の書替えを行なうアドレス
変換用の情報が付加されている。また、R/W制御スロ
ット51には、読込みサイクルであることを示す所定マ
ークコードが付加されている。そしてサイクリックデー
タ伝送エリア43は、すべてリセットした状態とされて
いる。
ループ伝送路5に接続された各伝送装置1,2゜3は、
送信されてきた前記時分割多重フレームのフレーム同期
スロット41を検出すると、フレームの開始をv2識す
る。
またR/W制御スロット51のデータ内容から、読出し
サイクルであることがわかると、サイクリックアドレス
情報スロット52のデータをアドレス変換し、しかして
その変換データが自己の送信したいサイクリックメモリ
のアドレスであれば、サイクリックデータ送信エリア4
3の該当スロットにそのサイクリックデータを書き込む
中央同期装置4は、送出した時分割多重フレームが、ル
ープを1周回して来ると、R/W制御スロット51の読
み出しサイクルであることを示す所定マークコードを書
込みサイクルであることを示す他の所定マークコードに
書替え、時分割多重フレームを再び、ループ伝送路5に
送出する。
ループ伝送路5に接続された各伝送装置は、フレーム同
期スロット41を再び検出すると、フレームの開始を認
識する。そしてR/W制御スロット51を判断して、書
込みサイクルであることを判断すると、サイクリックア
ドレス情報スロット52のデータをアドレス変換し、フ
レーム中のサイクリックデータを自分のサイクリックメ
モリへ書込むことにより、サイクリックメモリの更新を
行なう。
中央同期装置4は、送出したフレームがループ伝送路5
を2周回してきたとき、R/W制御スロット51の内容
を調べ、その内容が書込みサイクルであることを示す前
記他の所定マークコードであることを判断すると、フレ
ーム番号を更新して新しい時分割多重フレームを生成し
、それをループ伝送路5に送出する。
このようにしてフレームがループ伝送路5を2周回する
と、すべてのサイクリックメモリの同一エリアが更新さ
れ、サイクリックメモリ内容の共通性が保障されるよう
になっている。
〔発明が解決しようとする課題〕
従来のサイクリックデータ伝送方式は以上のように構成
されているので、サイクリックデータ伝送エリア43内
のサイクリックデータ伝送スロツト群に相当するサイク
リックデータを、ループ伝送路5に接続された全サイク
リックメモリ1112.13が更新されるためには、フ
レ・−ムが前記ループ伝送路5を2周回しなければなら
ず、伝送効率が低下するという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、伝送効率の高いサイクリックデータ伝送方
式を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るサイクリックデータ伝送方式は、サイク
リックデータ伝送スロットへの書込み権を示すスロット
及びサイクリック先頭アドレススロットを時分割多重フ
レームにそれぞれ設け、前記書込み権を持つ伝送装置の
みが、サイクリックデータ伝送スロットサイクリックデ
ータを書込むことができるようにするとともに、サイク
リックメモリ上の先頭アトし・スをサイクリック先頭ア
ドレススロットへ書込むことができ、また書込みが終了
したら書込み権を次段の伝送装置に手渡すようにしたも
のである。
〔作用〕
この発明におけるサイクリックデータ伝送方式は、ある
伝送装置がサイクリックデータを書込んだフレームが1
周回する間に、全サイクリックメモリが更新され、さら
に次段の隣接する伝送装置に達すると、新たなサイクリ
ックデータが書込まれる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。尚、
この実施例におけるサイクリックデータ伝送方式のシス
テム構成は、上述した第1図のシステム構成と同一であ
り、したがってその構成の説明は省略する。
第2図は、この発明の時分割多重フレーム(FM)のス
ロット割付を示したもので、図において41はフレーム
同期スロット、42はサイクリック先頭アドレススロッ
ト、43はサイクリックデータ伝送スロット群から成る
サイクリックデータ伝送エリア、44は書込み権スロッ
トである。
次に動作について説明する。時分割多重フレームの書き
込み権スロット44には、書込み権ありの所定マークコ
ード又は、書込み権なしの所定マークコードが中央同期
装置4によりセットされて伝送される。ここで、書込み
権ありを受信した、例えば伝送装置1は、次のフレーム
のサイクリック先頭アドレススロット42と、サイクリ
ックデータ伝送エリア43のサイクリックデータ伝送ス
ロット群への書込み権をもつことになる。このように、
書込み権を獲得すると、書込み権スロット44に書込み
権なしの所定マークコードを送出する。そしてこのよう
にして、書込み権獲得後においては、伝送装置は、該伝
送装置専用のサイクリックメモリ11のエリア内のデー
タを順番に送信していく。
サイクリックメモリ11割付けの一例を第3図に示す。
図において、最も細分化されたエリア内のデータが、−
回分として送出されるサイクリックデータを示す。しか
して、1つの伝送装置が複数の細分化エリアを持つ場合
(例えば第3図において伝送装置2は4つの細分化エリ
アを持つ)、これらをすべて送信しおわるまで該伝送装
置の書込み権は保持しておく、そして送信が完了すると
、書込み権スロット44に書込み権ありの所定マークコ
ードを送出することにより、次段に隣接する伝送装置へ
書込み権をバス(手渡し)する。
サイクリックデータ受信時は、書込み潅の有無に関係な
く、サイクリック先頭アドレススロット42のアドレス
が示すサイクリックメモリのロケーションを先頭として
、サイクリックデータ伝送エリア43内のサイクリック
データ伝送スロット群のデータをサイクリックメモリに
順次格納する。
なお、上記実施例では書込み権スロット44を時分割多
重フレームの最後に配置し、書込み権11得時、次フレ
ームにサイクリックデータを書込んだが、書込み権スロ
ット44を、サイクリック先頭アドレススロット42お
よびサイクリックデータ伝送エリア43内のサイクリッ
クデータ伝送スロット群よりも前に配置し、書込み権獲
得時、同一フレームにサイクリックデータを書込んでも
よい。
また、サイクリック先頭アドレススロット42とサイク
リックデータ伝送エリア43の位置関係を入れ替えても
よい。
〔発明の効果〕
以上のように、この発明によればサイクリックデータ伝
送方式におけるサイクリックデータの書込み権を示すス
ロットを時分割多重フレームに設け、前記書込み権をも
つ伝送装置のみが、サイクリックデータ伝送スロットへ
サイクリックデータを書込むことができるようにすると
共に、サイクリックメモリ上の先頭アドレスをサイクリ
ック先頭アドレススロットへ書込むことができ、また書
込みが終了したら書込み権を順次、次段側隣接の伝送装
置にバスしてゆくように構成したので、伝送効率の高い
サイクリックデータ伝送方式が、容易に得られ効果があ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例及び従来のサイクリックデ
ータ伝送システムのシステム構成図、第2図は、上記実
施例によるサイクリックデータ伝送方式の時分割フレー
ムスロット割付けを示すデータフォーマット図、第3図
はサイクリックメモリの割付けを説明する説明図、第4
図は従来のサイクリックデータ伝送方式の時分割フレー
ム割付けを示すデータフォーマット図である。 1は伝送装置1 (伝送装置)、2は伝送装置2(伝送
装置)、3は伝送装置3(伝送装置)4は中央同期装置
、5はループ伝送路、11はサイクリックメモリ1 (
サイクリックメモリ)、21はサイクリックメモリ2 
(サイクリックメモリ)、31はサイクリックメモリ3
 (サイクリックメモI7) 、12はCPU (外部
側?a機器)、22はプログラマブルコントローラ(外
部制御機器)、32はプロセス入出力装置(外部制御機
器)、42はサイクリック先頭アドレススロット、43
はサイクリックデータ伝送エリア、44は書込み権スロ
ット、FMは時分割多重フレームである。 なお、図中、同一符号は同−又は相当部分を示す。 第1m 5ニル−7°@道路 +2.22,32 :外部制御機器 第2!!I FM:時介割今!フし一ム 42:ffイ7リ−y7先脛アドレススロット44  
: @iとと権スTJ−/ト

Claims (1)

    【特許請求の範囲】
  1. 時分割多重フレームから成るデータを出力する中央同期
    装置と、ループ伝送路と、このループ伝送路を介し前記
    中央同期装置と接続される複数の伝送装置と、前記複数
    の伝送装置の各々に接続されていると共に各伝送装置専
    用の伝送エリアをそれぞれが有する複数のサイクリック
    メモリと、前記複数のサイクリックメモリのそれぞれに
    対応して設けられている複数の外部制御機器とから構成
    され、前記伝送装置は、該伝送装置のサイクリックメモ
    リ内の専用伝送エリアと他の伝送装置のサイクリックメ
    モリ内の当該伝送装置に割当てられている専用伝送エリ
    ア間においてデータ伝送を行い、前記外部制御機器は、
    当該サイクリックメモリとデータ伝送を行うようにした
    サイクリックデータ伝送方式において、前記時分割多重
    フレームにサイクリック先頭アドレススロット及び書込
    み権スロットを設け、前記書込み権スロットに書込み権
    がセットされた際には、前記サイクリック先頭アドレス
    スロット、サイクリックデータ伝送スロット群にそれぞ
    れサイクリック先頭アドレス、サイクリックデータを書
    込み、該書込み終了後には次段に隣接する前記伝送装置
    に前記書込み権を手渡すと共に、前記サイクリックデー
    タの読込み時には、前記サイクリック先頭アドレススロ
    ットにより示される前記サイクリックメモリのエリアか
    ら順次、前記サイクリックデータ伝送スロット群のデー
    タを読出すようにしたことを特徴とするサイクリックデ
    ータ伝送方式。
JP10200888A 1988-04-25 1988-04-25 サイクリツクデータ伝送方式 Pending JPH01272339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10200888A JPH01272339A (ja) 1988-04-25 1988-04-25 サイクリツクデータ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10200888A JPH01272339A (ja) 1988-04-25 1988-04-25 サイクリツクデータ伝送方式

Publications (1)

Publication Number Publication Date
JPH01272339A true JPH01272339A (ja) 1989-10-31

Family

ID=14315747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10200888A Pending JPH01272339A (ja) 1988-04-25 1988-04-25 サイクリツクデータ伝送方式

Country Status (1)

Country Link
JP (1) JPH01272339A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289842A (ja) * 1990-04-06 1991-12-19 Hitachi Ltd 共通メモリ通信方法
JP2014052786A (ja) * 2012-09-06 2014-03-20 Nec Network & Sensor Systems Ltd 計算機、計算機システム及び共有メモリ制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289842A (ja) * 1990-04-06 1991-12-19 Hitachi Ltd 共通メモリ通信方法
JP2014052786A (ja) * 2012-09-06 2014-03-20 Nec Network & Sensor Systems Ltd 計算機、計算機システム及び共有メモリ制御方法

Similar Documents

Publication Publication Date Title
US4731785A (en) Combined circuit switch and packet switching system
JP3843667B2 (ja) データ転送制御装置及び電子機器
KR920006858A (ko) 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치
JPH0425582B2 (ja)
JPS62233870A (ja) 順次通信制御装置
JPS60500195A (ja) デイジタル通信リンクに円滑に割込む方法と装置
JPH01272339A (ja) サイクリツクデータ伝送方式
JPH0221619B2 (ja)
US6088810A (en) Apparatus for synchronized data interchange between locally dedicated sources
JP3029170B2 (ja) データ伝送方法と装置および非同期制御システム
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
JP3265026B2 (ja) 入出力データ交換方式
JPS6023387B2 (ja) デ−タ入力装置
JP3947330B2 (ja) 同期シリアル通信コントローラ
JPS6367702B2 (ja)
JPH02307151A (ja) プロセッサ・システム
JP3146864B2 (ja) 単方向ループ型伝送回路
JP2817974B2 (ja) バスインターフェイス装置
JP2823625B2 (ja) データ処理装置
JPS5830256A (ja) 通信制御装置
JPS5943022B2 (ja) デ−タ伝送装置
JPH1029477A (ja) 電子制御装置及びその制御方法
JPS59154871A (ja) フアクシミリ通信方式
JPH05233028A (ja) プログラマブルコントローラのデータ授受方法
JPS6028459B2 (ja) デ−タ伝送方式