JPH01251917A - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPH01251917A JPH01251917A JP7661088A JP7661088A JPH01251917A JP H01251917 A JPH01251917 A JP H01251917A JP 7661088 A JP7661088 A JP 7661088A JP 7661088 A JP7661088 A JP 7661088A JP H01251917 A JPH01251917 A JP H01251917A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- panel
- capacitor
- snubber
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001816 cooling Methods 0.000 claims abstract description 29
- 230000005669 field effect Effects 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 14
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000000498 cooling water Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、高速スイッチング素子を多数並列接続したス
イッチング回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a switching circuit in which a large number of high-speed switching elements are connected in parallel.
（従来の技術）
近年、加速器等の分野で高速スイッチング素ｌり
子（本ｓ：Ｍでは電界効果型トランジスタについてア）
を数十個から数百側を並列接続し、高周波でスイッチン
グすることが多くなってきている。(Prior art) In recent years, high-speed switching elements have been developed in the field of accelerators, etc.
Increasingly, tens to hundreds of devices are connected in parallel and switched at high frequencies.
その様な回路図と構造図を第５図乃至第８図にイリ
示す。尚本考案では電界効果型トランジスタ（以下ＦＥ
Ｔと言う）を５個並列接続した場合の構造例を示す。第
５図回路図及び第６図乃至第８図構造図において、２八
〜２′ｆ２はＦＥＴ保護用ヒユーズ、３Ａ〜３ＥはＦＥ
Ｔ、４Ａ〜４Ｃは環流ダイオード、６Ａ〜６ＥはＦＥＴ
スイッチング時の振動をダンピングするスナバ−抵抗、
７Ａ〜７ＥはＦＥＴオフ時の過電圧を抑制するスナバ−
コンデンサ、８は直流電源ｌとＦＥＴ保護用ヒユーズ２
Ａ〜２Ｅを接続するＤ側ブス、９はＦＥＴのソース側か
ら負荷５までを接続するＳ側ブス、１０は直流電源と負
荷及び環流ダイオードのアノード側全接続するＮ側ブス
、１１はＦＥＴオフ時の配線のインダクタンスによる過
電圧を防止するコンデンサ、２９１〜２９ＥはＦＥＴ保
護用ヒユーズを収納するヒユーズホルダー１、？１７Ａ
〜２０ＥはＦＥＴ保護用ヒユーズ２Ａ〜２ＥからＦＥＴ
３ Ａ〜３Ｅのドレイン側までの分岐用配線で電流バ
ランスを良くする為に各配線長を同一にする必要が有る
。３０はＦＥＴ ３ Ａ〜３Ｅ１スナバ−抵抗６Ａ〜６
Ｅ、スナバ−コンデンサ７Ａ〜７Ｅ。Such circuit diagrams and structural diagrams are illustrated in FIGS. 5 through 8. In this invention, we use a field effect transistor (hereinafter referred to as FE).
An example of a structure in which five (referred to as T) are connected in parallel is shown. In the circuit diagram in Figure 5 and the structural diagrams in Figures 6 to 8, 28 to 2'f2 are FET protection fuses, and 3A to 3E are FE fuses.
T, 4A to 4C are freewheeling diodes, 6A to 6E are FETs
Snubber resistor damps vibrations during switching,
7A to 7E are snubbers that suppress overvoltage when the FET is off.
Capacitor, 8 is DC power supply 1 and FET protection fuse 2
9 is the S-side bus that connects A to 2E, 9 is the S-side bus that connects the FET source side to load 5, 10 is the N-side bus that connects the DC power supply, the load, and the anode side of the freewheeling diode, 11 is the FET off 291-29E are fuse holder 1 that houses FET protection fuses. 17A
~20E is FET protection fuse 2A~2E to FET
In order to improve the current balance in the branch wiring from 3A to 3E to the drain side, it is necessary to make each wiring length the same. 30 is FET 3A~3E1 snubber resistor 6A~6
E, snubber capacitors 7A to 7E.
を同一ノ母ネルに配置する水冷パネル、３１は水冷パネ
ル３０を冷却する冷却水配管、３２Ａ〜３２Ｆ、は環流
ダイオード４Ａ〜４Ｃを冷却する自冷の冷却フィン、３
３は環流ダイオード４Ａ〜４Ｃと冷却フィン３２Ａ〜３
２Ｃｆ配置するダイオ−トノ母ネル、４２はヒユーズホ
ルダー２９に〜２９ＥとＦＥＴ保護用ヒユーズ２Ａ〜２
Ｅを収納するヒユーズパネル、４１はＳ側ブス取付用支
え、４０はヒユーズパネル４２を支えるヒユーズパネル
支えである。31 are cooling water pipes that cool the water-cooled panel 30, 32A to 32F are self-cooling cooling fins that cool the circulating diodes 4A to 4C, and 3
3 are free-circulating diodes 4A to 4C and cooling fins 32A to 3
2Cf is placed in the diode motherboard, 42 is in the fuse holder 29~29E and FET protection fuse 2A~2
41 is a support for attaching the S side bus, and 40 is a fuse panel support that supports the fuse panel 42.
かかる構成において、ＦＥＴ １回路について第６図の
Ａ−Ａ断面を示す第７図を用いて配置を説明する。ＦＥ
Ｔ ３ Ａは水冷パネル３０上で、尚かつ冷却水配管３
１の真上に設置し、ＦＥＴ ３ Ａの右横にスナバ−抵
抗６Ａを設置する。スナバ−コンデンサ７Ａはスナバ−
抵抗６Ａの片側とＦＥＴ ３ Ａのソース側端子間の中
間に配置する。又Ｓ側プス９は水冷パネル３０上にＳ側
プス取付用支え４１を介して、ＦＥＴ ３ Ａのソース
側近傍に水冷／４’ネル３０と平行に配置する。ＦＥＴ
保護用ヒユーズ２人はヒユーズホルダー２９１に収納し
たものをヒユーズパネル４２に取付け、尚かつヒ為−ズ
ノＪ？ネル支え４０を介して水冷パネル３０の下部に取
付る。Ｄ側プス８はヒユーズパネル４２とヒユーズ／４
’ネル支え４００間に絶縁物を介してヒユーズパネル４
２と平行に取付る。第６図のＢ−Ｂ断面を示す第８図の
環流ダイオード４Ａは冷却フィン３２ｋにネジ込まれ、
ダイオードパネル３３と冷却フィン、？、？Ａはネジに
よシ固定される。又Ｎ側プス１０はダイオードパネル３
３と平行に絶縁物を介して固定される。コンデンサ１１
はＤ側プス８とＮ側プス１０の中間に配置される。In this configuration, the arrangement of one FET circuit will be explained using FIG. 7 showing a cross section taken along line AA in FIG. 6. FE
T 3 A is on the water cooling panel 30 and on the cooling water pipe 3
A snubber resistor 6A is installed on the right side of FET 3A. Snubber capacitor 7A is a snubber
It is placed midway between one side of the resistor 6A and the source side terminal of the FET 3A. Further, the S-side bus 9 is arranged on the water-cooling panel 30 via the S-side bus mounting support 41 in parallel with the water-cooling/4' channel 30 near the source side of the FET 3A. FET
The two protective fuses are stored in the fuse holder 291 and attached to the fuse panel 42. It is attached to the lower part of the water cooling panel 30 via the flannel support 40. D side pusher 8 has fuse panel 42 and fuse/4
'The fuse panel 4 is inserted between the panel supports 400 and an insulator.
Install parallel to 2. The freewheeling diode 4A in FIG. 8 showing the BB cross section in FIG. 6 is screwed into the cooling fin 32k,
Diode panel 33 and cooling fins? ,? A is fixed with a screw. Also, the N side bus 10 is the diode panel 3.
3 through an insulator. capacitor 11
is arranged between the D-side pushpull 8 and the N-side pushpull 10.
次に接続について説明する。Next, the connection will be explained.
Ｄ側プス８よシ分岐用配線２０ｋを介してとュ−、ｅ
ホ＃ ／ −２９Ａの上部に接続され、ＦＥＴ保護保護
用ヒダ２Ａ’ｌ’ｉＬ、ヒユーズホルダー２９１の下部
よりＦＥＴ ３ Ａのドレイン側端子に接続される。又
ＦＥＴ ３ Ａのドレイン側端子はスナバ−抵抗６Ａに
接続され、スナバ−抵抗とスナバ−コンデンサ７Ａはコ
ンデンサリード線の片端で接続される。From the D side bus 8, connect the toe and e via the branch wiring 20k
It is connected to the upper part of the FET protection fold 2A'l'iL and the lower part of the fuse holder 291 to the drain side terminal of the FET 3A. Further, the drain side terminal of FET 3A is connected to a snubber resistor 6A, and the snubber resistor and snubber capacitor 7A are connected at one end of a capacitor lead wire.
スナバ−コンデンサ７Ａの他端はＦＥＴ Ｊ Ａのソー
ス側端子と接続され、ＦＥＴ ３ Ａのソース側端子は
Ｓ側プス９と配線を介して接続される。Ｓ側プス９は水
冷パネル３０の右端よ多負荷５とダイオードパネル３３
及び環流ダイオードのカンード側に接続され、環流ダイ
オード３２にのアノード側よりＮ側プスに接続される。The other end of the snubber capacitor 7A is connected to the source side terminal of FET JA, and the source side terminal of FET 3A is connected to the S side bus 9 via wiring. The S side pushbutton 9 connects the multi-load 5 and diode panel 33 to the right end of the water cooling panel 30.
The anode side of the freewheeling diode 32 is connected to the N-side bus.
コンデンサ１１はＤ側プス８とＮ側プス１０（環流ダイ
オード３２にのアノード側）に最短で接続される。他Ｆ
ＥＴ ３ Ｂ〜３Ｅについても同様に接続及び配置され
る。The capacitor 11 is connected to the D side pin 8 and the N side pin 10 (anode side of the freewheeling diode 32) at the shortest possible distance. Other F
ET 3 B to 3 E are also connected and arranged in the same manner.
（発明が解決しようとする課題）
しかる配置及び接続において、ＦＥＴ ｆニスイツチン
グした場合、ＦＥＴ保護用ヒユーズ、ＦＥＴ 、ダイオ
ードが別々に配置されていること及び各ＦＥＴからの配
線を同一長さにするため、配線が長くなシ、配線のイン
ダクタンスが増大して、ＦＥＴに過電圧が印加されＦＥ
Ｔが破損することがあった。これを防止するために、配
線インダクタンスの増加に応シてＦＩＴのスナバ−コン
デンサ容量を増大していたが、スナバ−コンデンサ容量
を増大させると損失の増加をまねき、効率の低下、装置
が大形化すると言う問題点があった。(Problem to be Solved by the Invention) In the case of FET fnitswitching in the appropriate arrangement and connection, the FET protection fuse, FET, and diode are arranged separately, and the wiring from each FET is made to have the same length. , the wiring is long, the inductance of the wiring increases, overvoltage is applied to the FET, and the FE
T was sometimes damaged. In order to prevent this, the snubber capacitor capacity of the FIT has been increased in response to the increase in wiring inductance, but increasing the snubber capacitor capacity leads to an increase in loss, a decrease in efficiency, and a large device. There was a problem that it became
本発明は、上記問題点に対してなされたもので、ＦＥＴ
の電流バランスを良好にし、かつ配線インダクタンスを
低減したコンパクトで高効率なスイッチング回路を提供
することにある。The present invention has been made to solve the above problems, and is based on the FET
The object of the present invention is to provide a compact and highly efficient switching circuit that has good current balance and reduced wiring inductance.
［発明の構成］
（課題を解決するための手段）
本発明は、上記目的を達成するために、ＦＥＴ保護用ヒ
ユーズとＦＥＴとスナバ−抵抗及びスナバ−コンデンサ
をコンパクトにまとめたものを水冷ノ４ネルに配置し、
尚かつ水冷・母ネルに環流ダイオードを直付けすること
により水冷ノぐネルを冷却フィンとして兼用し、又水冷
パネルをＳ側プスとして兼用することによシ配線のイン
ダクタンスの低減を計り１次に電流バランスを改善する
ために水冷／？ネルにスリットを設けたことを特徴とす
る。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the present invention provides a compact arrangement of an FET protection fuse, an FET, a snubber resistor, and a snubber capacitor in a water-cooled unit. Place it on the flannel,
In addition, by directly attaching a freewheeling diode to the water cooling main panel, the water cooling nozzle can also be used as a cooling fin, and the water cooling panel can also be used as an S side pushpiece to reduce the inductance of the wiring. Water cooling to improve current balance/? It is characterized by a slit in the flannel.
（作用）
本発明によれば、電流分担の改善、配線インダクタンス
の低減が計れるＦＥＴの並列接続構造を提供することが
できる。(Function) According to the present invention, it is possible to provide a parallel connection structure of FETs that can improve current sharing and reduce wiring inductance.
（実施例）
本発明の一実施例を第１図回路図及び第２図及び第３図
（Ｃ−Ｃ矢視）及び第４図（Ｄ−Ｄ断面）に示す。第１
図乃至第４図において、第５図乃至第８図と同一の要素
は同一符号を記ｊ〜で説明を省略する。(Embodiment) An embodiment of the present invention is shown in the circuit diagram of FIG. 1, and FIGS. 2 and 3 (viewed along the line C-C) and FIG. 4 (cross section taken along the line D-D). 1st
In the figures to FIG. 4, the same elements as in FIGS. 5 to 8 are denoted by the same reference numerals, and the explanation thereof will be omitted.
第１図乃至第４図において、６０に〜６０ＥはＦＥＴ個
々にもうけた環流ダイオード、６１Ａ〜６１Ｅは配線の
インダクタンスによる過電圧を個々のＦＥＴ入力で防止
するコンデンサ、第２図に示す５０は環流ダイオード６
０１〜６０Ｅの冷却フィン兼用、Ｓ側ブス兼用、スリッ
ト入シ水冷パネル、５１は冷却水配管、５２は負荷側用
Ｓ側ブスである。In Figures 1 to 4, 60 to 60E are free-wheeling diodes provided in each FET, 61A to 61E are capacitors that prevent overvoltage caused by wiring inductance at the input of each FET, and 50 shown in Figure 2 is a free-wheeling diode. 6
01 to 60E serve as cooling fins, serve as S-side busses, and have slit water cooling panels; 51 is a cooling water pipe; 52 is an S-side bus for the load side.
次に配置について説明する。Next, the arrangement will be explained.
第２図のＤ−Ｄ断面を示す第４図に示すように、Ｄ側ブ
ス８とＮ側ブス１０を近接配置した導体をスリット入り
水冷パネル上部にＮ側プス支え７０とＤ側ブス支え７１
を介して取付る。第２図のＣ−Ｃ断面を示す第３図でＦ
ＩＴ ３ Ａはスリット入り水冷パネル５０上で冷却水
配管５ノの真上に配置し、ＦＥＴ ３ Ａの左側にＦＥ
Ｔ保護用ヒユーズ２Ａとヒユーズホルダー２９ｋを配置
し、Ｆ’ＥＴ ３ Ａの右側にスナバ−抵抗６Ａとスナ
バ−コンデンサ７Ａｉスナバ−コンデンサ７Ａのリード
線長さ以内に配置する。環流ダイオード６０にはＦＥＴ
３ Ａの上部でコンデンサ６１にのリード線長さ以内
に配置し、尚かつスリット入シ水冷パネルに直付けする
。スリット入り水冷ツヤネル５０のスリット間隔は、Ｆ
ＥＴ保護保護用ヒダ２Ａ、ＦＥＴ３に、環流ダイオ−）
’６ＱＡ、スナバー抵抗６Ａ及びスナバ−コンデンサ７
Ａ’ｉｌユニットとして、他ユニットとの間にスリット
を設ける。スリット入シ水冷パネル５０の右端上部より
Ｎ側プス１０と近接して負荷用Ｓ側ブス５２を取り出す
構造である。As shown in FIG. 4, which shows the DD cross section of FIG.
Attach via. In Figure 3 showing the C-C cross section of Figure 2,
IT3A is placed directly above the cooling water pipe 5 on the slit water cooling panel 50, and the FE is placed on the left side of FET3A.
A T protection fuse 2A and a fuse holder 29k are arranged, and the snubber resistor 6A and snubber capacitor 7Ai are arranged on the right side of the F'ET 3A within the lead wire length of the snubber capacitor 7A. FET is installed in the freewheeling diode 60.
3. Place it within the lead wire length of the capacitor 61 at the top of the capacitor 61, and directly attach it to the water-cooled panel with a slit. The slit spacing of the water-cooled glossy flannel 50 with slits is F
ET protection fold 2A, FET3, free circulation diode)
'6QA, snubber resistor 6A and snubber capacitor 7
As an A'il unit, a slit is provided between it and other units. The structure is such that the load S-side bus 52 is taken out from the upper right end of the slit water-cooled panel 50 in close proximity to the N-side bus 10.
次だ接続について説明する。Next, I will explain the connection.
Ｄ側ブス８の一端よりヒユーズホルダー２９１の上部に
接続し、ＦＥＴ保護保護用ヒダ２Ａを介して、ヒユーズ
ホルダ−２９Ａ下部よｆｉ Ｆ’ＥＴ ３ Ａ ｆ７）
ドレイン側に接続する。ＦＥＴ ３ Ａのドレイン側と
スナバ−抵抗６Ａの一端とを最短で接続する。スナバ−
抵抗６Ａの他端とスナバ−コンデンサ７Ａのリード線ヲ
接続し、スナバ−コンデンサ７Ａの他端とＦＥＴ ３
Ａのソース側と接続する。ＦＥＴ、？Ａのソース側と環
流ダイオード６０にのカンード側とを最短で接続する。Connect from one end of the D-side bus 8 to the upper part of the fuse holder 291, and connect it to the lower part of the fuse holder 29A via the FET protection fold 2A.
Connect to the drain side. Connect the drain side of FET 3A and one end of snubber resistor 6A at the shortest possible distance. Snubber
Connect the other end of the resistor 6A to the lead wire of the snubber capacitor 7A, and connect the other end of the snubber capacitor 7A to the FET 3.
Connect to the source side of A. FET? The source side of A and the cand side of the freewheeling diode 60 are connected at the shortest possible distance.
環流ダイオード６０にのアノード側はＮ側プス１θとコ
ンデンサ６１ｋに接続する。コンデンサ６１人の他方は
ヒユーズホルダー２９Ａの上部と接続する。The anode side of the freewheeling diode 60 is connected to the N-side pin 1θ and the capacitor 61k. The other of the capacitors 61 is connected to the top of the fuse holder 29A.
尚、前述説明においては、水冷パネル５０に環流ダイオ
ードを直付けした例を説明したが、高速スイッチング素
子或は抵抗器、及びコンデンサが直付は出来るような構
造のものであれば、これらの部品も直付けすることによ
り一層インダクタンスを低減出来る。In the above explanation, an example was explained in which a freewheeling diode was directly attached to the water cooling panel 50, but if the structure allows for direct attachment of high-speed switching elements, resistors, and capacitors, these parts may be used. By directly attaching the inductance, the inductance can be further reduced.
［発明の効果］
以上説明したように第１図乃至第４図に示す本発明の一
実施例の如く構成すれば、Ｄ側プス８とＮ側ブス１０を
近接配置でき、ＦＥＴ保護保護用ヒダ、？Ａ、ＦＥＴＪ
Ａ、スナノ櫂−抵抗６Ａ、スナバ−コンデンサ７Ａ、環
流ダイオード６０Ａ、コンデンサ６１ｋをコンデンサリ
ード線長さ以内に配置すること、及び環流ダイオード６
０にの冷却をスリット入シ水冷パネル５０で兼用し、尚
かつ水冷・母ネル５０をＳ側ブスと兼用することにより
配線のインダクタンスの低減が計れる。又スリット入り
水冷ノ４ネル５０を使用することでＦＥＴ個々の電流に
よる相互干渉をなくし電流バランスを良好にでき、コン
ノヤクトで高効率なスイッチング回路を提供できる。[Effects of the Invention] As explained above, if the embodiment of the present invention shown in FIGS. ,? A.FETJ
A, snubber resistor 6A, snubber capacitor 7A, freewheeling diode 60A, capacitor 61k placed within the length of the capacitor lead wire, and freewheeling diode 6
By using the slit water-cooled panel 50 to cool the air and the water-cooled mother panel 50, and also use the water-cooled mother panel 50 as the S-side bus, it is possible to reduce wiring inductance. Furthermore, by using the water-cooled channel 50 with slits, it is possible to eliminate mutual interference due to the currents of individual FETs, improve the current balance, and provide a highly efficient switching circuit with a connoisseur.
第１図は本発明の回路図、第２図は本発明の構造図、第
３図は第２図のＣ−Ｃ矢視図、第４図は第２図のＤ−Ｄ
断面図、第５図は従来の回路図、第６図は従来の構造図
、第７図は第６図のＡ−Ａ断面図、第８図は第６図のＢ
−Ｂ矢視図である。
２Ａ〜、？Ｅ：ＦＥＴ保護用ヒユーズ、３Ａ〜３Ｅ：Ｆ
ＥＴ、４Ａ〜４Ｃ：環流ダイオード、６Ａ〜６Ｅ：スナ
バ−抵抗、７Ａ〜７Ｅ：スナバ−コンデンサ、３０：水
冷ノ母ネル、３２Ａ〜３２Ｃ：ダイオード用冷却フィン
、３３：ダイオードパネル、６０Ａ〜６０Ｅ：環流ダイ
オード、６１八〜６１Ｅ：コンデンサ、５０ニスリツト
入シ水冷ノｆネル。
出願人代理人 弁理士 鈴 江 武 彦１０’
第１図
３Ａ ’第３
図
第７囚
第８図FIG. 1 is a circuit diagram of the present invention, FIG. 2 is a structural diagram of the present invention, FIG. 3 is a view taken along the line C-C in FIG. 2, and FIG. 4 is a D-D diagram in FIG.
5 is a conventional circuit diagram, FIG. 6 is a conventional structural diagram, FIG. 7 is a sectional view taken along line A-A in FIG. 6, and FIG. 8 is a cross-sectional view taken along line B in FIG.
-B arrow view. 2A~,? E: FET protection fuse, 3A to 3E:F
ET, 4A to 4C: Freewheeling diode, 6A to 6E: Snubber resistor, 7A to 7E: Snubber capacitor, 30: Water cooling motherboard, 32A to 32C: Cooling fin for diode, 33: Diode panel, 60A to 60E: Freewheeling diode, 618-61E: Capacitor, water-cooled channel with 50 nitride slit. Applicant's agent Patent attorney Takehiko Suzue 10' Figure 1 3A '3
Figure 7 Prisoner Figure 8
Claims (1)
ネルに取り付け、その近傍に電界効果形トランジスタ、
スナバ回路、前記電界効果形トランジスタの保護用ヒュ
ーズを最短配線して配置したものを１ユニットとし、該
ユニットを前記冷却パネルに複数個配列し、かつユニッ
トとユニットの間にそれぞれスリットを設け、更に前記
冷却パネルに接近した平行なドレイン側母線と負側母線
を配置し、かつ前記冷却パネルをソース側導体として兼
用するために前記スリットの反開口部側にソース側母線
を取り付けたことを特徴とするスイッチング回路。In order to cool the freewheeling diode, one end of it is attached directly to the cooling panel, and a field effect transistor and a field effect transistor are installed near it.
A snubber circuit, a protective fuse for the field effect transistor arranged in the shortest possible wiring is considered as one unit, a plurality of the units are arranged on the cooling panel, and a slit is provided between each unit, and A drain side bus bar and a negative side bus bar are arranged in parallel close to the cooling panel, and the source side bus bar is attached to the side opposite to the opening of the slit in order to use the cooling panel as a source side conductor. switching circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661088A JPH01251917A (en) | 1988-03-31 | 1988-03-31 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661088A JPH01251917A (en) | 1988-03-31 | 1988-03-31 | Switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01251917A true JPH01251917A (en) | 1989-10-06 |
Family
ID=13610108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7661088A Pending JPH01251917A (en) | 1988-03-31 | 1988-03-31 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01251917A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107824U (en) * | 1990-02-22 | 1991-11-06 | ||
| FR2667746A1 (en) * | 1990-10-08 | 1992-04-10 | Ferraz | Semiconductor static power switch |
| US5208495A (en) * | 1991-12-30 | 1993-05-04 | Ferraz | Static power switch incorporating semi-conductor |
-
1988
- 1988-03-31 JP JP7661088A patent/JPH01251917A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107824U (en) * | 1990-02-22 | 1991-11-06 | ||
| FR2667746A1 (en) * | 1990-10-08 | 1992-04-10 | Ferraz | Semiconductor static power switch |
| US5208495A (en) * | 1991-12-30 | 1993-05-04 | Ferraz | Static power switch incorporating semi-conductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007977Y1 (en) | Snubber circuit of power converter | |
| US5623399A (en) | Inverter apparatus having capacitors mounted proximal to associated switching circuits | |
| US4905123A (en) | Heat sink bus assembly | |
| EP3073812B1 (en) | Integrated power electronics assembly module | |
| CA2317350C (en) | Power converter apparatus | |
| US5130918A (en) | Electronic power switch | |
| CN218868114U (en) | Drive module and control cabinet | |
| JPH03285570A (en) | Inverter device | |
| ATE171318T1 (en) | POWER CONVERTER SYSTEM WITH LIQUID OR AIR-COOLED POWER SEMICONDUCTORS AND DC VOLTAGE CIRCUIT | |
| JPH1155938A (en) | Capacitor connection method, and power converter | |
| JPH01251917A (en) | Switching circuit | |
| JP6720601B2 (en) | Power converter | |
| JP2003018860A (en) | Power converter | |
| JP2751543B2 (en) | Inverter | |
| JP2850623B2 (en) | Semiconductor device | |
| JPH0756629Y2 (en) | Snubber circuit of semiconductor switch element | |
| JP3487235B2 (en) | Semiconductor module pair connection structure and inverter | |
| JP2782647B2 (en) | Semiconductor device | |
| JP2002125381A (en) | Power converter | |
| JPH11103577A (en) | Inverter | |
| JPH0541396U (en) | Inverter device | |
| JP3449217B2 (en) | Semiconductor module | |
| JP2564267B2 (en) | Inverter device | |
| KR0128200Y1 (en) | Inverter stack | |
| EP4131760A1 (en) | Highly integrated mosfet half-bridge power module for power converters |