JPH0124822Y2 - - Google Patents
Info
- Publication number
- JPH0124822Y2 JPH0124822Y2 JP1979160722U JP16072279U JPH0124822Y2 JP H0124822 Y2 JPH0124822 Y2 JP H0124822Y2 JP 1979160722 U JP1979160722 U JP 1979160722U JP 16072279 U JP16072279 U JP 16072279U JP H0124822 Y2 JPH0124822 Y2 JP H0124822Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- relay
- zero
- diode
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000004804 winding Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Keying Circuit Devices (AREA)
- Switch Cases, Indication, And Locking (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は交流入力を投入、切断する交流スイツ
チ回路に関する。一般に負荷に対して交流入力を
投入、切断する場合にリレーやマグネツトスイツ
チ等の機械的接点を使用すると電力をそのまま投
入、切断するため、接点でチヤツター、電気火花
を発生する。このため接点の容量を大きくしてお
かねばならず、またこの時発生するノイズにより
周囲の回路に悪影響を与える。
チ回路に関する。一般に負荷に対して交流入力を
投入、切断する場合にリレーやマグネツトスイツ
チ等の機械的接点を使用すると電力をそのまま投
入、切断するため、接点でチヤツター、電気火花
を発生する。このため接点の容量を大きくしてお
かねばならず、またこの時発生するノイズにより
周囲の回路に悪影響を与える。
このような問題を解決する方法として交流入力
波形がゼロクロスする点を検出して、オン、オフ
を行うゼロクロス出力型半導体（例えばトライア
ツクを使用したソリツド、ステート、リレー等）
を使用する方法がある。
波形がゼロクロスする点を検出して、オン、オフ
を行うゼロクロス出力型半導体（例えばトライア
ツクを使用したソリツド、ステート、リレー等）
を使用する方法がある。
この半導体スイツチを使用した場合機械的接点
のような問題はないが半導体素子のオフ時のリー
ク電流が無視できず、また交流入力の雷サージ電
圧等に対して弱いという問題がある。
のような問題はないが半導体素子のオフ時のリー
ク電流が無視できず、また交流入力の雷サージ電
圧等に対して弱いという問題がある。
本考案の目的は以上のような問題点を解決する
交流スイツチ回路を提供することにある。
交流スイツチ回路を提供することにある。
リレーのリレー接点とゼロクロス出力型の半導
体スイツチを直列にして負荷と接続し、スイツチ
投入に際しリレー接点、ゼロクロス出力型半導体
スイツチの順に投入し、切断の場合はゼロクロス
出力型半導体スイツチ、リレー接点の順に切断す
る様に構成した制御回路を有する交流スイツチ回
路において、 該制御回路を該リレーの巻線と半導体スイツチ
のそれぞれに対応して設けられた第１、第２ドラ
イバDR１，DR２、該第１ドライバの入力段に
設けられた第１のダイオードＤ１と第２の抵抗Ｒ
１の第１並列回路、 該第２ドライバの入力段に設けられ、第１のダ
イオードＤ１と逆方向に接続された第２のダイオ
ードＤ２と第２の抵抗Ｒ２よりなる第２並列回
路、 及び 該第１、第２並列回路と該第１、第２ドライバ
の接続点にそれぞれ接続された第１、第２のコン
デンサＣ１，Ｃ２により構成するとともに、 投入、切断を示す信号が入力される端子INに
対し、上記第１、第２並列回路はそれぞれ上記第
１、第２のコンデンサの接続位置と対向する接続
位置で互いに並列接続されてなることを特徴とす
る。
体スイツチを直列にして負荷と接続し、スイツチ
投入に際しリレー接点、ゼロクロス出力型半導体
スイツチの順に投入し、切断の場合はゼロクロス
出力型半導体スイツチ、リレー接点の順に切断す
る様に構成した制御回路を有する交流スイツチ回
路において、 該制御回路を該リレーの巻線と半導体スイツチ
のそれぞれに対応して設けられた第１、第２ドラ
イバDR１，DR２、該第１ドライバの入力段に
設けられた第１のダイオードＤ１と第２の抵抗Ｒ
１の第１並列回路、 該第２ドライバの入力段に設けられ、第１のダ
イオードＤ１と逆方向に接続された第２のダイオ
ードＤ２と第２の抵抗Ｒ２よりなる第２並列回
路、 及び 該第１、第２並列回路と該第１、第２ドライバ
の接続点にそれぞれ接続された第１、第２のコン
デンサＣ１，Ｃ２により構成するとともに、 投入、切断を示す信号が入力される端子INに
対し、上記第１、第２並列回路はそれぞれ上記第
１、第２のコンデンサの接続位置と対向する接続
位置で互いに並列接続されてなることを特徴とす
る。
次に図面により本考案の詳細を説明する。
第１図は本考案の実施例による交流スイツチ回
路、第２図は動作タイミングチヤート、第３図は
第１図におけるコントロール回路の一例を示す。
路、第２図は動作タイミングチヤート、第３図は
第１図におけるコントロール回路の一例を示す。
本考案のスイツチ回路は第１図に示すように負
荷Ｌに対しリレーRLとソリツド、ステート、リ
レーSSRを直列に接続している。スイツチ投入時
はコントロール回路CONTの端子INに入力信号
が加えられるとバツフアBFの出力はロウレベル
になりコンデンサーＣ１に充電されている電荷は
ダイオードＤ１を通つて急速に放電し、ドライバ
ーDR１がすぐに動作しリレーRLのコイルが駆動
されリレーRLの接点が閉じる。
荷Ｌに対しリレーRLとソリツド、ステート、リ
レーSSRを直列に接続している。スイツチ投入時
はコントロール回路CONTの端子INに入力信号
が加えられるとバツフアBFの出力はロウレベル
になりコンデンサーＣ１に充電されている電荷は
ダイオードＤ１を通つて急速に放電し、ドライバ
ーDR１がすぐに動作しリレーRLのコイルが駆動
されリレーRLの接点が閉じる。
一方コンデンサーＣ２の電荷は抵抗Ｒ２を通し
た時定数で放電するため一定時間経過してからド
ライバーDR２が動作しSSRがオンになり第２図
のタイムチヤートに示すように次のゼロクロス点
で交流入力が負荷Ｌに加わる。
た時定数で放電するため一定時間経過してからド
ライバーDR２が動作しSSRがオンになり第２図
のタイムチヤートに示すように次のゼロクロス点
で交流入力が負荷Ｌに加わる。
次に交流スイツチ回路を切断するときはコント
ローラCONTの端子INに加わる信号を反転する。
するとコンデンサーＣ２はダイオードＤ２を通し
て急速に充電されドライバーDR２がオフとなり
SSRが次のゼロクロス点でオフになる。
ローラCONTの端子INに加わる信号を反転する。
するとコンデンサーＣ２はダイオードＤ２を通し
て急速に充電されドライバーDR２がオフとなり
SSRが次のゼロクロス点でオフになる。
一方コンデンサーＣ１を抵抗Ｒ１を通した時定
数で充電されるため一定時間経過してドライバー
DR１がオフとなりリレーRLのコイルの電流が切
断され接点が開く。
数で充電されるため一定時間経過してドライバー
DR１がオフとなりリレーRLのコイルの電流が切
断され接点が開く。
なおコントロール回路CONTのドライバー素
子DR１，DR２は低出力インピーダンス、高入
力インピーダンスの素子（例えばCMOSIC等）
を使用する。
子DR１，DR２は低出力インピーダンス、高入
力インピーダンスの素子（例えばCMOSIC等）
を使用する。
以上述べたように本考案の交流スイツチ回路に
よるとリレーRLの接点を流れる電流は必ず電流
０から流れ始め、接点が切れる時は電流０の状態
で切れるため、接点は定常電流に耐えれば良く小
型にすることができる。
よるとリレーRLの接点を流れる電流は必ず電流
０から流れ始め、接点が切れる時は電流０の状態
で切れるため、接点は定常電流に耐えれば良く小
型にすることができる。
またこの電流スイツチ回路が切断している時は
SSRには電圧がかからないのでリーク電流の影響
もなく、またサージ電圧により半導体素子が破か
いされる必配もない信頼度の高い交流スイツチ回
路を実現できる効果がある。
SSRには電圧がかからないのでリーク電流の影響
もなく、またサージ電圧により半導体素子が破か
いされる必配もない信頼度の高い交流スイツチ回
路を実現できる効果がある。
第１図は本考案の実施例による交流スイツチ回
路、第２図は動作タイムチヤート、第３図は第１
図におけるコントロール回路の一例を示す。 図においてCONTはコントロール回路、Ｌは
負荷、RLはリレー、SSRはソリツド、ステート、
リレー、BFはバツフア、Ｄ１，Ｄ２はダイオー
ド、DR１，DR２はドライバー、Ｃ１，Ｃ２は
コンデンサー、Ｒ１，Ｒ２は抵抗を示す。
路、第２図は動作タイムチヤート、第３図は第１
図におけるコントロール回路の一例を示す。 図においてCONTはコントロール回路、Ｌは
負荷、RLはリレー、SSRはソリツド、ステート、
リレー、BFはバツフア、Ｄ１，Ｄ２はダイオー
ド、DR１，DR２はドライバー、Ｃ１，Ｃ２は
コンデンサー、Ｒ１，Ｒ２は抵抗を示す。
Claims (1)
- 【実用新案登録請求の範囲】 リレーのリレー接点とゼロクロス出力型の半導
体スイツチを直列にして負荷と接続し、スイツチ
投入に際しリレー接点、ゼロクロス出力型半導体
スイツチの順に投入し、切断の場合はゼロクロス
出力型半導体スイツチ、リレー接点の順に切断す
る様に構成した制御回路を有する交流スイツチ回
路において、 該制御回路を該リレーの巻線と半導体スイツチ
のそれぞれに対応して設けられた第１、第２ドラ
イバDR１，DR２、該第１ドライバの入力段に
設けられた第１のダイオードＤ１と第２の抵抗Ｒ
１の第１並列回路、 該第２ドライバの入力段に設けられ、第１のダ
イオードＤ１と逆方向に接続された第２のダイオ
ードＤ２と第２の抵抗Ｒ２よりなる第２並列回
路、 及び 該第１、第２並列回路と該第１、第２ドライバ
の接続点にそれぞれ接続された第１、第２のコン
デンサＣ１，Ｃ２により構成するとともに、 投入、切断を示す信号が入力される端子INに
対し、上記第１、第２並列回路はそれぞれ上記第
１、第２のコンデンサの接続位置と対向する接続
位置で互いに並列接続されてなることを特徴とす
る交流スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979160722U JPH0124822Y2 (ja) | 1979-11-20 | 1979-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979160722U JPH0124822Y2 (ja) | 1979-11-20 | 1979-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5678125U JPS5678125U (ja) | 1981-06-25 |
| JPH0124822Y2 true JPH0124822Y2 (ja) | 1989-07-26 |
Family
ID=29671844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979160722U Expired JPH0124822Y2 (ja) | 1979-11-20 | 1979-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0124822Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815027B2 (ja) * | 1985-09-19 | 1996-02-14 | ソニ−・テクトロニクス株式会社 | スイツチ回路 |
| JP2006345658A (ja) * | 2005-06-09 | 2006-12-21 | Ntt Data Ex Techno Corp | 交流電源スイッチ回路及び交流電源の制御方法 |
| JP5501667B2 (ja) * | 2009-06-17 | 2014-05-28 | パナソニック株式会社 | 交流・直流両用スイッチ |
-
1979
- 1979-11-20 JP JP1979160722U patent/JPH0124822Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5678125U (ja) | 1981-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197658B1 (en) | Mosfet ac switch | |
| US4245184A (en) | AC Solid-state circuit breaker | |
| US7304828B1 (en) | Intelligent solid state relay/breaker | |
| US4709160A (en) | Solid state dc power switch | |
| JPH0124822Y2 (ja) | ||
| US3590334A (en) | Static economizer circuit for power contactors | |
| US6683393B2 (en) | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US7183672B2 (en) | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| KR860006818A (ko) | Ac전원 스위칭용 전자릴레이를 갖춘 혼성 릴레이 회로 | |
| US4006367A (en) | Solid state alternating current switching device | |
| US4603370A (en) | Power-saving relay circuit | |
| US4117349A (en) | Solid state alternating current switching device | |
| US20040075965A1 (en) | MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| JPH02133808A (ja) | 突入電流防止回路 | |
| JP3440680B2 (ja) | ソリッドステートリレー | |
| JPS5818355Y2 (ja) | 抵抗値切替回路 | |
| KR930005473Y1 (ko) | 돌입 전류 제한회로 | |
| RU2179775C2 (ru) | Устройство для защиты от перегрузки по току | |
| SU1422284A1 (ru) | Устройство дл защиты цепи посто нного тока от перегрузок и короткого замыкани | |
| JPH0528891A (ja) | リレー回路 | |
| JPH01206523A (ja) | 入力開閉器 | |
| JPH02116220A (ja) | 無接点スイッチ | |
| JPH0312072Y2 (ja) | ||
| SU907768A1 (ru) | Управл емое сопротивление | |
| JPH0422626Y2 (ja) |