JPH01202907A - 増幅回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、縦続接続の第１及び第２段を具え、第１段は
同一導電型の第１及び第２のトランジスタのロングテー
ルペアと、該第１及び第２のトランジスタの出力電極を
第１の電圧基準点にそれぞれ結合する第１及び第２の抵
抗とを具え、第２段は電流増幅回路と第３の抵抗とを具
え、前記第１の抵抗の出力電極側端を、前記第３の抵抗
と前記電流増幅回路の入力端子路とをこの順序で経て第
２の電圧基準点に結合し、前記第２の抵抗の出力電極側
端を前記電流増幅回路の出力電流路を経て前記第２の電
圧基準点に結合して成る増幅回路配置に関するものであ
る。

トランジスタのロングテールペアは増幅回路配置にしば
しば使用され、特に集積増幅回路に使用されている。個
々の集積回路製造技術においては、特定の導電型のトラ
ンジスタの製造の方が反対導電型のトランジスタよりも
好まれる。これは、例えば特定の導電型のトランジスタ
はいわゆる“縦形”　トランジスタの形態とされ、反対
導電型のトランジスタはいわゆる“横形”　トランジス
タの形態とされるためである。“縦形′°トランジスタ
構造は“横形”トランジスタ構造よりも高い利得及び高
いカットオフ周波数を有し、このため多くの用途におい
ては“横形”トランジスタの使用をできるだけ避けるこ
とが試みられている。しかし、場合によりこれを妨げる
いくつかの理由がある。

その一つの理由は、ある用途においては増幅回路配置の
電源電圧に重畳される雑音が増幅回路配置の出力信号に
全く或は殆んど現われないようにする必要がある点にあ
る。頭書に記載した種類の増幅回路配置は米国特許第４
７１０７２８号から既知である。この既知の増幅器にお
いては第１段の（差動）出力端子は第１及び第２の抵抗
の出力電極側端で構成される。これらの点に発生する信
号電圧は第１及び第２の抵抗の両端間に発生するため、
第１の電圧基準点に関連する。これがため、前記信号電
圧が第３のトランジスタの制御電極に供給される場合、
第３のトランジスタの共通電極が接続されている第１の
電圧基準点に発生する雑音は前記制御電極と共通電極と
の間に発生する信号に何の影響も与えない。しかし、こ
のことは例えば２つ以上の電源電位の供給が許されない
限り第３のトランジスタを反対導電型にしなければなら
ず、これは上述したように多くの場合好ましくない。本
発明の目的はこの問題を緩和することにある。

この目的のために、本発明は頭書に記載した種類の増幅
回路において、第４の抵抗を前記第２の抵抗の出力電極
側端と前記電流増幅回路の出力電流路との間に直列に挿
入し、且つ前記第４の抵抗の出力電流側端を第２段の出
力端子とし、且つ前記第１．第２．第３及び第４の抵抗
の抵抗値と前記電流増幅回路の利得を、動作中第２段の
出力端子の電圧が第２の電圧基準点の電位に対する第１
の電圧基準点の電位の変化と略々無関係になるように選
択したことを特徴とする。

本発明は、第２段を上述した回路構成に構成し、第１〜
第４の抵抗の抵抗値及び電流増幅器の利得を適切に選択
すると、第１段の出力信号を第２段の出力端子に、第２
の電圧基準点に対して第１の電圧基準点に発生する雑音
が第２段の出力端子に発生する第２の電圧基準点に対す
る信号に殆んど或は全く影響を与えないように結合する
ことができることを確かめ、斯る認識に基づいて為した
ものである。第１及び第２の電圧基準点間の電圧の極性
を適切に選択すれば、第２段（この段も第１段と同一導
電型のトランジスタを具えるものとすることができる）
の出力端子の信号を例えば同一導電型の他のトランジス
タの制御電極に供給することができる。このトランジス
タの共通電極は第２の電圧基準点に接続する（この点に
はロングテールペアの“テール”を接続することができ
る）。

本明細書において、“制御電極”、“出力電極”及び“
共通電極”とは、関連するトランジスタがバイポーラト
ランジスタの場合には“ベース電極”、“コレクタ電極
”及び“ドレイン電極”をそれぞれ意味し、関連するト
ランジスタが電界効果トランジスタの場合には“ゲート
電極”、“ドレイン電極”及び“ンース電極”を意味す
るものと理解されたい。電流増幅器段の利得Ｇは１より
小さくしても、１に等しくしても、或は１より大きくし
てもよいこと勿論である。

前記第２段は前記第１段と同一の導電型の第３及び第４
のトランジスタを含み、該第３及び第４のトランジスタ
の出力電極を前記第１の電圧基準点に接続し、前記第３
及び第４のトランジスタの制御電極−共通電極通路を前
記第１の抵抗の出力電極側端と前記第３の抵抗との間及
び前記第２の抵抗の出力電極側端と前記第４の抵抗との
間にそれぞれ接続した構成にすることができる。他方、
第３及び第４の抵抗の値が第１及び第２の抵抗の値より
高い場合には第３及び第４の抵抗をそれぞれ第１及び第
２の抵抗に直接接続することができる。

図面につき本発明を説明する。

図面は本発明増幅回路配置の特定の実施例を示し、この
増幅回路配置は縦続接続の第１及び第２段１及び２を具
えている。第１段１はｎｐｎ　）ランジスタ３及び４の
ロングテールペアを具えている。

トランジスタ３及び４のコレクタ電極はそれぞれ第１及
び第２の抵抗６及び７を経て第１の電圧基準点５に接続
し、共通接続エミッタは電流源９を経て第２の電圧基準
点８に接続する。第２段２はいわゆる電流ミラー回路の
形態の電流増幅回路１０を具えている。この回路１０は
、エミッタが共通に接続され且つ第２の電圧基準点８に
接続された１対のｎｐｎ　　）ランジスタ１１及び１２
を具えている。これらトランジスタのベースも共通に接
続され、且つトランジスタ１１のコレクタに接続される
。回路１０の入力電流路はトランジスタ１１のコレクタ
／ベースから電圧基準点８まで延在し、その出力電流路
はトランジスタ１２のコレクタから電圧基準点８まで延
在する。抵抗６のコレクタ側端をｎｐｎ　　）ランジス
タ１３のベースエミッタ通路及び第３の抵抗１４をこの
順序で経てトランジスタ１１のコレクタ／ベースに接続
すると共に、抵抗７のコレクタ側端をｎｐｎ　　）ラン
ジスタ１５のベースエミッタ通路及び第４の抵抗１６を
この順序で経てトランジスタ１２のコレクタに接続する
。トランジスタ１３及び１５のコレクタを電圧基準点５
に接続する。抵抗１６とトランジスタ１２のコレクタと
の共通接続点をもって段２の出力端子１７を構成し、こ
の出力端子は破線で示すように必要に応じ他のｎｐｎ　
　）ランジスタ１８のベースに接続することができる。

抵抗６．７．１４及び１６の抵抗値ＲＬ　Ｒ７＋　Ｒ１
４及びＲｉと増幅器１０の電流利得Ｇをトランジスタ１
３及び１５の電流利得８．３及びＢｌｓに関連して、次
の等式： ％式％ を略々満足するように選択する。その理由は以下におい
て明らかにある。

動作状態では点８に対し正の供給電圧が点５に供給され
、人力信号がトランジスタ３及び４のベース（点１９及
び２０）間に供給される。トランジスタ３及び４のコレ
クタに現われる出力差信号電圧がエミッタホロワトラン
ジスタ１３及び抵抗１４を経て増幅器１０の入力電流路
に供給され４と共に、エミッタホロワトランジスタ１５
及び抵抗１６を経て増幅器１０の出力電流路と出力端子
１７との共通接続点に供給される。増幅器１０の出力電
流路を流れる信号電流は既知のように増幅器１０の入力
電流路を流れる信号電流のＧ倍になる。これがため総合
結果は段１の出力信号が第２の出力端子１７に満足に結
合されることになる。

点５の電位が点８の電位に対し変化すると、トランジス
タ１３０ベース電流がｉだけ変化する。ベース電流の変
化はトランジスタ１３のエミッタ７４流及び従って抵抗
１４及び増幅器１０の入力電流路を流れる電流にｌ（ｔ
＋ｅ＋ａ）の変化を発生する。この結果、増幅器１０の
出力電流及び従ってトランジスタ１５のエミッタ電流及
び抵抗１６を流れる電流にＧｌ（１＋Ｂ１３）の変化が
発生する。これがため、トランジスタ１５のベース電流
の変化はＧ　ｒ　（１＋Ｂ　１３）／　（１＋Ｂ　Ｉｓ
）になる。

これがため点５に対する出力端子１７の電位変化はＲｆ
ｆＧｉ（１＋Ｂ＋３）／（１＋ＢＩ５）＋ＲＩ６６１　
（１”ＢＩ３）になる。しかし、点８に対する点５の電
位変化Ｖは ｖ＝Ｒｓｉ＋Ｌａ１（１＋Ｂ＋３）で与えられる。前述
したように、Ｒ６＋　Ｒ７＋　ＲＩ４＋　ＲＩ６及びＧ
はＢ、３及びＢＩＳに対して次の等式： ％式％） を略々満足するように選択する。斯くすると、出力端子
１７の点５に対する電位変化はＶに略々等しくなる（尚
、実際には集積回路技術で製造される回路素子の不可避
の製造公差のために、例えば５％の誤差が発生し得る）
。換言すれば、出力端子１７の点８に対する電位変化は
所要の如く略々零になる。

エミッタホロワトランジスタ１３及び１５は実際上抵抗
１４及び１６と点５との間にそれぞれ接続されたそれぞ
れ内部抵抗Ｒ６／　（ＤＢ　＋　３）及びＲ７／（１＋
Ｂ、Ｓ）を有する信号電圧源を構成し、段２の入力部の
段１の出力部への負荷を本質的に低減するためのもので
ある。抵抗１４及び１６の値が抵抗６及び７の値に対し
高い場合にはこれらのエミッタホロワを省略し、抵抗１
４を抵抗６のコレクタ側端に直接接続すると共に抵抗１
６を抵抗７のコレクタ側端に直接接続して、抵抗６及び
７自体が抵抗１４及び１６と点５との間に接続された内
部抵抗Ｒ６及びＲ７の信号電圧源を構成するようにする
ことができる。この場合得られる結果は、上記等式中の
Ｂ１３＋ＢＩ５を０にしたものと等価になり、 Ｇ　（Ｒ７”Ｒ１６）・Ｒ８＋ＲＩ４ になる。

必要に応じ、抵抗１４及び１６の各々の両端間に、でき
れば各別の抵抗と直列に各別のコンデンサを設けて回路
の周波数応答を改善することもできる。

上述した回路内のｎｐｎ　　トランジスタは、点５及び
８間に供給される供給電圧の極性が逆の場合にはｐｎｐ
　　）ランジスタと置き換えることができること明らか
である。或は又、これらトランジスタはｎ−チャネル（
供給電圧の極性が逆の場合にはｐ−チャネル）電界効果
トランジスタと置き換えることができる。この場合電界
効果トランジスタのゲート、ドレイン及びソースが上述
したバイポーラトランジスタのベース、コレクタ及びエ
ミッタに対応する。増幅器１０に対して図示した簡単な
電流ミラー構成は他の形態の電流増幅回路、例えば当業
者に公知の多くの他の電流ミラー回路の１つと置き換え
ることができる。

本明細書の記載を読めば、当業者なら他の多くの変更が
考えられる。これらの変更は種々の回路配置及びその回
路部分の設計、製造及び使用において既に知られている
他の特徴であって上述した特徴の代りに又は加えて使用
し得る特徴を含むことができる。本発明は特許請求の範
囲に記載されたものに限定されるものでなく、これらの
変更もその範囲に含むものである。

【図面の簡単な説明】

図面は本発明増幅回路配置の一実施例の回路図である。 １・・・第１段　　　　　２・・・第２段３．４・・・
第１．第２のトランジスタ５．８・・・第１．第２の電
圧基準点 ６．７・・・第１．第２の抵抗 ９・・・電流源 １０・・・電流増幅回路（電流ミラー回路）１１、１２
・・・トランジスタ対 １３、１５・・・第３．第４のトランジスタ（エミッタ
ホロワ） １４、１６・・・第３．第４の抵抗 １７・・・出力端子 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、縦続接続の第１及び第２段を具え、第１段は同一導
   電型の第１及び第２のトランジスタのロングテールペア
   と、該第１及び第２のトランジスタの出力電極を第１の
   電圧基準点にそれぞれ結合する第１及び第２の抵抗とを
   具え、第２段は電流増幅回路と第３の抵抗とを具え、前
   記第１の抵抗の出力電極側端を、前記第３の抵抗と前記
   電流増幅回路の入力電流路とをこの順序で経て第２の電
   圧基準点に結合し、前記第２の抵抗の出力電極側端を前
   記電流増幅回路の出力電流路を経て前記第２の電圧基準
   点に結合して成る増幅回路配置において、第４の抵抗を
   前記第２の抵抗の出力電極側端と前記電流増幅回路の出
   力電流路との間に直列に挿入し、且つ前記第４の抵抗の
   出力電流側端を第２段の出力端子とし、且つ前記第１、
   第２、第３及び第４の抵抗の抵抗値と前記電流増幅回路
   の利得を、動作中第２段の出力端子の電圧が第２の電圧
   基準点の電位に対する第１の電圧基準点の電位の変化と
   略々無関係になるように選択したことを特徴とする増幅
   回路配置。 ２、前記第２段は前記第１段と同一の導電型のトランジ
   スタを含んでいることを特徴とする請求項１記載の増幅
   回路配置。 ３、前記第２段は前記第１段と同一の導電型の第３及び
   第４のトランジスタを含み、該第３及び第４のトランジ
   スタの出力電極を前記第１の電圧基準点に接続し、前記
   第３及び第４のトランジスタの制御電極−共通電極通路
   を前記第１の抵抗の出力電極側端と前記第３の抵抗との
   間及び前記第２の抵抗の出力電極側端と前記第４の抵抗
   との間にそれぞれ接続してあることを特徴とする請求項
   １又は２記載の増幅回路配置。 ４、前記第３及び第４の抵抗の抵抗値を前記第１及び第
   ２の抵抗の抵抗値より高くし、前記第３及び第４の抵抗
   をそれぞれ前記第１及び第２の抵抗に直接接続してある
   ことを特徴とする請求項１又は２記載の増幅回路配置。 ５、前記ロングテールペアのテールを第２の電圧基準点
   に接続してあることを特徴とする請求項１〜４の何れか
   に記載の増幅回路配置。