JPH01202072A - ノイズリデューサ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は映像信号のノイズを抑制するノイズリゾ１−
サ回路に関する。

（従来の技術） ノイズリデューサの原理を第５図を使って説明する。映
像信号をＮヶのフレームメモリーに記憶し％Ｎ枚のフＶ
−ムの平均を求めると信号成分は、フレーム間に変化が
なければ、そのままの直となるのに対して、ノイズは、
フレーム間に相関がないので電力で’／Ｎ　ｌこ減衰す
る。しかし、現実の映は信号には動きがあり、Ｃのまま
加算したのでは、動画部は、時間的にぼけてしまう、又
フレームメモリーは高師であるから％Ｎ枚のフレームメ
モリーを用いた巡回型のフィルタに代って、１枚のフレ
ームメモリーによる巡回型溝によることが考えられ、そ
の代表的な構成は第６図グ）様になる。

この回路の伝達特性は ゛となる。ココで係数Ｋ　Ｏ＜Ｋ＜１はｇ＝ＸＩＺ）−
Ｘ　ｌｚ）　＝　Ｘ　（ｚ）　−Ｙ　Ｉｚ）　＠Ｚ−’
のＩ！！数であり、第７図の様な％注を持、つ、ｅは、
＠７き部分【出信景である。

動きが大きい所では、Ｋ＝０となり、（１）式はＹ　（
ｚ）＝　Ｘ　（Ｚ）となるので、動画部は、ぼけないｌ
１ｊ７１象となる。動きが小さい所では、に−’ｙＯと
なりノイズは、電力相で（１−に’／（１＋Ｋ）倍に抑
制することができる。しかし、ここで問題となるのは、
勧き部分検出信号とが、現フレームの信号ｘ　（ｚ）と
、前フレームの信号Ｘ　（Ｚ）・Ｚ−１との差ではなく
、前フレームｘ　ｉｚ）の出力信号Ｙ　［ｚ）のフレー
ム遅延信号Ｙ　（ｚ）・２−＋　　との差であることで
ある。このため勧き部分検出信号に誤まりが、起こる可
能性が高くなり、エツジ部分や細かい絵柄の部分でぼけ
た画Ｉ象となる。

（発明が解決しようとする諌渭） 動き部分検出信号を、従来は、現フレーム映ぼ信号と前
フレーム映は１百号のノイズリデューサ回路出力映像信
号のフレーム遅延信号により求めていたので、ｔａき部
品検出に誤まりが起る可能性が高く、映像のぼけとなっ
ていた。

この発明はこのような間頑５こ鑑み映ぼのぼけを少ｆｘ
＜ｔ、ｆ、ニーノイズリデューサ回路を提供することを
目的とする。

〔発明の構成〕

（課項を解決するための手段及び作用）動き部分検出を
正確に行うために、入力映像信号ｘ　（ｚ）と入力映像
信号ｘ　（ｚ）の単位遅延素子の出力ｘ　ｚ　＊　Ｚ−
’　　との差により動き部分検出信号を求め、この動き
部分信号により係数にの制御を行う。

（実施例） 以下本＠−１の一実施例を図面を参照して詳述する第１
図において、入力端子１から人力した映像信号は、減算
器３及び７に入力すると共に単位遅延素子この場合フレ
ームメモリー２番こ入力する。

フレームメモリー２の出力は、７＄、算３３ｉこ入力し
。

現フレーム信号との差分値が計算される。減算器３の出
力は加算１Ｗ４Ｇこ出力されろと共に、＠き部分検出信
号εとして、非啄を処理回路５に出力さ几る。ＭＪＪＸ
ａ４に入力したｅは１巡回するループのフレームメモリ
ー６の出力とｖＯｊｔされ、加算料εは、非ａを処理回
路５に出力される。非線型処理回路５では、入力したε
と係数Ｋ（ε、ε］の乗算を行い、その乗算結果にεを
減算器７及び巡回するループのフレームメモリー６に出
力する。

ここで、係数には従来εのみの関係で第７図の様な特性
を持っているが、本実施例では、例えば第２図の様な正
確な動き部分検出信号εによりて決まる特性を持つ係数
である。減算器７に入力したにεは、入力映像信号から
減算され出力端子８に出力される。

本実施例の伝達時性は となり従来の実施例と等しくなる。係数にの制御が正確
な動き部分検出信号ε憂こよりて行なわれたので動き部
分検出の誤りがなくぼけのないノイズリデューサ回路が
実現できる。

第３図は、係数にの制御の池の実施例である。

本実施例は、従来と同様にＫはεの関数であるが、この
関数の特性をＮＩ道＠準備し、正確な動き部分信号ｅの
匝により切り換えて使用するものである。第３図は、Ｎ
＝３の場合である。特性の切り変え方法は以下の様にな
る。

０＜ＩＩＩ＜Ｔｌ　：４１）性１使用 Ｔ１く１εｌ＜Ｔ２：特性２使用 Ｔ２＜Ｉｇｌ　　　　：特性３使用 ここで０＜ＴＩ＜Ｔ２である。

この様ｌこすればＣの誤まりが起りた場合でも、正確な
動き部分信号εにより、その誤まりを抑制することが可
能となる。

第４図は、請求範囲第２項の実施例である。

本発明の実施例（第１図）では、従来の実施例（第５図
）の場合巡回するループの信号は、映１象信号であるの
に対して、ノイズ成分だけとなるので遅延素子（フレー
ムメモリー）の語長をφさくすることが可能とする。

映１象信号８　ｂｉｔ　（０〜２５５）の場合、第１図
の非線型処理回路５の出力のレンジは６　ｂｉｔ　（−
３２−３１）あれば十分で、にの％性がＭ２図の場合、
第４図の様になり、フレームメモリー６の語長は６　ｂ
ｉｔとなり、映謙信号ｓ　ｂｔｔよりも小さくできる、
この様にすること醗こよりハード規模を小さくすること
ができる。

〔発明の効果〕

動き検出を正確に行うことにより、ぼけの少さいノイズ
リデューサ回路を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は、係数に
の１ＷＩＪ呻の一実施例を示す図、第３図は、係数にの
１８１１鐸の他の実施例を示す図、第４図は、非暖形回
路５の出力レンジを示す図、第５図はノイズリデューサ
の原理を示す図、第６図は、従来の実施例を示す図、第
７図は、従来の係数にの制御を示す図である。 １・・・入力端子、２・・・フレームメモリー、３・・
・減算器、４・・・ｖＤ算器、５・・・非線型処理回路
、６・・・フレームメモリー、７・・・減算器、８・・
・出力端子。 代理人　弁理士　　則　近　憲　佑 同　　松山光之 第１図 第４図 体しネの熱凭胡り 第６図

Claims (1)

【特許請求の範囲】
1. （１）入力映像信号と入力映像信号の単位遅延素子の出
   力との差分値を求める第１の減算器と、この第１の減算
   器の出力信号と巡回するループの単位遅延素子の出力と
   の和を求める加算器と、この加算器の出力に前記第１の
   減算器の出力により非線型処理を行う処理回路とこの処
   理回路の出力を巡回するループの単位遅延素子の入力と
   すると共に、出力と入力映像信号との差分値を求める第
   ２の減算器とを有しこの第２の減算器の出力を出力映像
   信号とし、前記第１の減算器の出力により前記非線型処
   理特性の制御を行うことを特徴とするノイズリデューサ
   回路。