JPH01125853A - Method for manufacturing leads in semiconductor devices - Google Patents
Method for manufacturing leads in semiconductor devicesInfo
- Publication number
- JPH01125853A JPH01125853A JP62283841A JP28384187A JPH01125853A JP H01125853 A JPH01125853 A JP H01125853A JP 62283841 A JP62283841 A JP 62283841A JP 28384187 A JP28384187 A JP 28384187A JP H01125853 A JPH01125853 A JP H01125853A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- shield
- lower plate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000010409 thin film Substances 0.000 claims description 21
- 239000011810 insulating material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 7
- 230000005674 electromagnetic induction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
半導体装置におけるリードに関し、
クロストークを生しさせないことを目的とし、ICパッ
ケージの基板を構成する上板と下板をグリーンシートに
より形成する基板形成工程と、該上板と該下板とにより
リードを挟持する位置に、該リードを遮蔽する導電性情
+1’2をパターニングするシールド薄膜形成工程と、
該シールド薄膜形成工程により形成された導電性情II
りを樋状に押圧変形する押圧工程と、咳押圧工程により
樋状に形成された導電性薄膜の内曲面を絶縁材により充
満する絶縁材充填工程と、該絶縁材充填工程により上記
上板と上記下板に充填した絶縁材のうち少なくともいず
れか一方にリードを形成するリード形成工程と、該リー
ド形成工程を経た上記上板と上記下板にそれぞれ形成し
た上記導電性Fi膜により上記リードを囲繞するととも
に、上記下板と上記上板とを接合する接合工程とを含み
構成し、または、ICチップを取付けるセラミンクパッ
ケージ内に設けたリードと、該リードを、絶縁材を介し
て覆う導電材を含み構成する。[Detailed Description of the Invention] [Summary] In order to prevent crosstalk regarding leads in a semiconductor device, a substrate forming process in which the upper and lower plates constituting the substrate of an IC package are formed using green sheets. , a shielding thin film forming step of patterning conductive information +1'2 for shielding the leads at a position where the leads are sandwiched between the upper plate and the lower plate;
Conductive information II formed by the shield thin film forming step
a pressing step of pressing and deforming the conductive thin film into a gutter shape; an insulating material filling step of filling the inner curved surface of the conductive thin film formed into a gutter shape by the pressing step with an insulating material; A lead forming step of forming a lead on at least one of the insulating materials filled in the lower plate, and a conductive Fi film formed on the upper plate and the lower plate after the lead forming step, respectively. A conductive material that surrounds and includes a bonding step of bonding the lower plate and the upper plate, or a lead provided within a ceramic package to which an IC chip is attached, and a conductive material that covers the lead via an insulating material. Contains and consists of materials.
本発明は、半導体装置におけるリードの構造およびその
製造方法に関する。The present invention relates to a lead structure in a semiconductor device and a manufacturing method thereof.
セラミック基板等を使用したIC用のパッケージにリー
ドを形成する場合には、例えば第6図に見られるように
、基板a上にコンタクトメタルb、バリアメタルCを積
層し、その上に金の薄膜dを形成するようにしている。When forming leads on an IC package using a ceramic substrate or the like, for example, as shown in FIG. d.
しかし、ICが高集積化されるにともなって、ICチッ
プ内の電極数が多くなり、この電極に接続するリード相
互の間でクロストークが生じ易く、半導体装置の誤動作
原因となるといった問題がある。However, as ICs become more highly integrated, the number of electrodes within an IC chip increases, and crosstalk is likely to occur between the leads connected to these electrodes, causing problems such as malfunction of semiconductor devices. .
本発明はこのような問題に鑑みてなされたものであって
、クロストークの生じない半導体装置におけるリード、
及びその製造方法を提供することを目的とする。The present invention has been made in view of such problems, and provides leads in semiconductor devices that do not cause crosstalk.
The purpose is to provide a method for producing the same.
上記目的は、ICチップを取付けるセラミックパッケー
ジ内に絶縁材を介して導電材により囲繞された半導体装
置におけるリード、または、ICパッケージの基板を構
成する上板と下板をグリーンシートにより形成する基板
形成工程と、咳上板と謹下板とによりリードを挟持する
位置に、該リードを遮蔽する導電性薄膜をパターニング
するシールド薄膜形成工程と、該シールド薄膜形成工程
により形成された導電性薄膜を樋状に押圧変形する押圧
工程と、該押圧工程により樋状に形成された導電性薄膜
の内曲面を絶縁材により充満する絶縁材充填工程と、該
地材充填工程により上記上板と上記下板に充填した絶縁
材のうち少なくともいずれか一方にリードを形成するリ
ード形成工程と、該リード形成工程を経た上記上板と上
記下板にそれぞれ形成した上記導電性薄膜により上記リ
ードを囲繞するとともに、上記下板と上記上板とを接合
する接合工程とを含む半導体装置におけるリードの製造
方法によって達成される。The above purpose is to form a lead in a semiconductor device in which an IC chip is mounted in a ceramic package surrounded by a conductive material via an insulating material, or a substrate in which the upper and lower plates constituting the substrate of an IC package are formed using green sheets. a shield thin film forming step of patterning a conductive thin film that shields the lead at a position where the lead is sandwiched between the upper plate and the lower plate; and a conductive thin film formed by the shield thin film forming step. A pressing step of pressing and deforming the conductive thin film into a shape, an insulating material filling step of filling the inner curved surface of the conductive thin film formed into a gutter shape by the pressing step with an insulating material, and a base material filling step of the above-mentioned upper plate and the above-mentioned lower plate. a lead forming step of forming a lead on at least one of the insulating materials filled in the insulating material, and surrounding the lead with the conductive thin film formed on the upper plate and the lower plate, respectively, which have undergone the lead forming step; This is achieved by a method for manufacturing leads in a semiconductor device, which includes a bonding step of bonding the lower plate and the upper plate.
即ち本発明は、基板形成工程によりICパッケージの基
板を構成する上板と下板を形成し、これらの対向するそ
れぞれの面に、シールド用薄膜形成工程によってシール
ド形成用の導電性薄膜を形成する。That is, in the present invention, an upper plate and a lower plate constituting the substrate of an IC package are formed in a substrate forming process, and a conductive thin film for forming a shield is formed on each of these opposing surfaces in a shielding thin film forming process. .
そして、この導電性F4膜を、押圧工程によって押圧し
て樋状のシールドとし、その内曲面上に絶縁処理工程に
よって絶縁材で充満するとともに、上板か下板の少なく
とも何れか一方の絶縁材上にリードを形成する。Then, this conductive F4 film is pressed in a pressing process to form a gutter-shaped shield, and its inner curved surface is filled with an insulating material in an insulation treatment process, and at least one of the upper plate and the lower plate is insulated. Form a lead on top.
さらに、上板と下板のシールドを一体的に合わ、せてこ
れらの上板と下板を接合する。Furthermore, the shields of the upper and lower plates are integrally fitted together, and the upper and lower plates are joined together.
他方、リードに電流が流れるた場合に、シールドによっ
て電気的に遮餅されるため、他のリードに電磁誘導や線
間容量を発生させることがない。On the other hand, when a current flows through a lead, it is electrically blocked by the shield, so that no electromagnetic induction or line capacitance is generated in other leads.
(a)一実施例の説明
第1〜3図は本発明の一実施例を示すものであって、図
中符号1は、ICパッケージに使用する基板で、例えば
アルミナ、ガラスセラミック等の絶縁性セラッミクより
形成されており、この基板1は、チップ収納部2を中央
に穿設した上板3と、この上板3の下面に接合する下板
4とから構成されている。(a) Description of one embodiment Figures 1 to 3 show an embodiment of the present invention, and reference numeral 1 in the figure indicates a substrate used for an IC package, for example, an insulating material such as alumina or glass ceramic. The substrate 1 is made of ceramic, and includes an upper plate 3 having a chip storage section 2 bored in the center, and a lower plate 4 joined to the lower surface of the upper plate 3.
この上板3の下面、及び下板4の上面には、樋状の溝5
.5が複数形成され、その内曲面にはタングステンペー
ストや、モリブデン・マンガンペースト等の導電材より
なるシールド6・・、7・・が設けられており、またそ
の内部は、ポリイミド、ガラス等の絶縁材8.8により
充満され、さらに、上板3、下板4の少なくともいずれ
か一方の絶縁材8上には金、銀、銅等によりメタライズ
したり−ド9が形成されていて、シールド6.7が一体
的に接合された状態で、絶縁材8を介してリード9を囲
繞するように構成されている。A gutter-shaped groove 5 is provided on the lower surface of the upper plate 3 and the upper surface of the lower plate 4.
.. A plurality of shields 6, 7, etc. made of conductive material such as tungsten paste, molybdenum/manganese paste, etc. are provided on the inner curved surface, and the inside is made of insulating material such as polyimide or glass. Further, on the insulating material 8 of at least one of the upper plate 3 and the lower plate 4, a metallized metallization material 9 of gold, silver, copper, etc. is formed, and the shield 6. .7 is integrally joined and is configured to surround the lead 9 with an insulating material 8 interposed therebetween.
10・・は、上板3と下板4によって挟持されるリード
ピンで、リード9・・の外端と接触する位置に取付けら
れている。10... are lead pins held between the upper plate 3 and the lower plate 4, and are attached at positions where they come into contact with the outer ends of the leads 9....
なお、図中符号11・・は、各リード9・・の内端に導
通するスルーホール電極、12はICチンブ、13は、
スルーホール電極11とICチップ12の電極を接続す
るワイヤを示している。In the figure, reference numerals 11, . . . are through-hole electrodes that are electrically connected to the inner ends of the leads 9, 12 are IC chips, and 13 are
A wire connecting the through-hole electrode 11 and the electrode of the IC chip 12 is shown.
上記した実施例において、リード9に流れる電流は、シ
ールド6.7によって電気的に遮断されるため、他のリ
ード9に電磁誘導や線間容量を発生させることがない。In the embodiment described above, the current flowing through the lead 9 is electrically blocked by the shield 6.7, so that no electromagnetic induction or line capacitance is generated in other leads 9.
次に、上記したシールド6.7及びリード9の作製を第
4.5図に示した工程に沿って説明する。Next, the production of the shield 6.7 and lead 9 described above will be explained along the steps shown in FIG. 4.5.
セラミックを焼成する前の状態、例えば一般にグリーン
シートと呼ばれる可塑性の状態で、このグリーンシート
をパッケージ基Fi1の上板3と下板4の大きさに形成
する(第4図イ)。Before firing the ceramic, for example in a plastic state generally called a green sheet, this green sheet is formed into the size of the upper plate 3 and lower plate 4 of the package substrate Fi1 (FIG. 4A).
そして、このグリーンシート状態の下板4の上面に、シ
ールド7を形成しようとする部分を除いて、レジスト1
4によってマスキングしく第5図口)、この上からタン
グステンペースト、モリブデン・マンガンペースト等の
導電材薄膜15をスパッタ法、真空蒸着法等によりメタ
ライズする(第5図b)。Then, a resist 1 is applied to the upper surface of the lower plate 4 in this green sheet state, except for the part where the shield 7 is to be formed.
4), and then a conductive thin film 15 of tungsten paste, molybdenum/manganese paste or the like is metalized by sputtering, vacuum evaporation, etc. (FIG. 5b).
次に、リフトオフ法によりレジスト14を除くと、シー
ルド7を形成しようとする部分に導電材薄膜15だけが
残るため(第4図口、第5図C)、この上から例えば断
面半円状の突出部16aを有するプレス部材16を用い
、突出部16aをこの導電性gi膜15に押当てると、
下板4は押圧されてその表面に溝5が形成されるととも
に、導電性薄1215は樋状になりシールド7が構成さ
れる(第4図ハ、第5図d)。Next, when the resist 14 is removed by the lift-off method, only the conductive material thin film 15 remains in the area where the shield 7 is to be formed (Figure 4, Figure 5 C). When the protrusion 16a is pressed against the conductive GI film 15 using the press member 16 having the protrusion 16a,
The lower plate 4 is pressed to form a groove 5 on its surface, and the conductive thin film 1215 becomes gutter-shaped to form the shield 7 (FIGS. 4C and 5D).
そこで、この樋状のシールド7の両端部を下板4の上面
に露出させたまま、シールド7の内曲面をアルミナ、ポ
リイミド等の絶縁材8により充填しく第4図工、第5図
e)、さらに、下板4上にレジスト膜16を一様に形成
した後、シールド7両端に接触しないリード9を形成す
るため、リード形成用のパターン溝17を絶縁部材8上
中央に沿ってこのレジスト1vc16をパターニングす
る(第5図f)。Therefore, while leaving both ends of this gutter-shaped shield 7 exposed on the upper surface of the lower plate 4, the inner curved surface of the shield 7 was filled with an insulating material 8 such as alumina or polyimide (Fig. 4, Fig. 5 e). Furthermore, after forming the resist film 16 uniformly on the lower plate 4, in order to form the leads 9 that do not touch both ends of the shield 7, pattern grooves 17 for lead formation are formed along the center of the top of the insulating member 8 in the resist film 1vc16. (Fig. 5f).
ここで、下板4の上に導電材18によりメタライズした
後(第5図g)、リフトオフ法によってレジスト膜16
を除去すると、樋状のシールド7の両端部の間に非接触
状態で導電材18が残り、リード9として使用すること
になる(第4図ホ、第5図h)。Here, after metallizing the lower plate 4 with a conductive material 18 (FIG. 5g), a resist film 16 is formed by a lift-off method.
When removed, the conductive material 18 remains in a non-contact state between both ends of the trough-shaped shield 7, and is used as the lead 9 (FIG. 4(e), FIG. 5(h)).
他方、上板3の下面に、下板4と同様の工程を経て樋状
のシールド6を形成し、その内部に絶縁材8を充填する
(第4図へ〜す)。On the other hand, a gutter-shaped shield 6 is formed on the lower surface of the upper plate 3 through the same process as the lower plate 4, and the inside thereof is filled with an insulating material 8 (see FIG. 4).
そして、以上の工程を経た状態において、下板4のリー
ド9・・上にリードビン10・・を乗せた状態で、上板
3のシールド6両端部を下板4のシールド7の両端部に
接触させ、アルミナ系の接着剤によりこれらを接合しく
第4閃ヌ)、最後に、上板3と下板4を焼成すると、パ
ッケージの基板1の作製が終了する(第4図ル、第5図
i)。After the above steps are completed, both ends of the shield 6 of the upper plate 3 are brought into contact with both ends of the shield 7 of the lower plate 4, with the lead bin 10 placed on the leads 9 of the lower plate 4. Finally, the upper plate 3 and the lower plate 4 are fired to complete the fabrication of the package substrate 1 (Fig. 4, Fig. 5). i).
なお、スルーホール電極11・・は、上板3にシールド
6を形成する直前か直後に、上板3のICチップ収納部
2の近傍にスルーホールを設け、ここに導電材を充填す
ることにより形成される。The through-hole electrodes 11 are formed by providing a through-hole in the vicinity of the IC chip accommodating portion 2 of the upper plate 3 immediately before or after forming the shield 6 on the upper plate 3, and filling the through-hole with a conductive material. It is formed.
(b)他の実施例の説明
以上の実施例は、セラミックの基板を使用したリードに
ついて説明したが、樹脂性基板に適用するすることもで
きる。この場合には、基板を焼成する工程を省略するこ
とは言うまでもない。(b) Description of other embodiments In the above embodiments, leads using a ceramic substrate have been described, but the present invention can also be applied to a resin substrate. In this case, it goes without saying that the step of firing the substrate is omitted.
以上述べたように本発明によれば、ICパンケージに取
付けるリードの周囲に、絶縁材を介してシールドを取付
けるようにしたので、リードに大電流が流れた場合に、
シールドによって電気的に遮断することができ、他のリ
ードに発生する電磁誘導や線間容量を未然に消滅するこ
とができる。As described above, according to the present invention, a shield is attached via an insulating material around the leads attached to the IC pancage, so that when a large current flows through the leads,
It can be electrically interrupted by a shield, and electromagnetic induction and line capacitance generated in other leads can be eliminated.
第1〜3図は、本発明の一実施例を示す平面図、要部断
面図及び斜視図、
第4図は、本発明の製造方法を示すフローチャート図、
第5図は、同上方法により作製されるリードの加工状態
を示す断面図、
第6図は、従来装置のリードを示す断面図である。
(符合の説明)
1・・・パッケージ基板、
3・・・上板、
4・・・下板、
6.7・・・シールド、
8・・・絶縁材、
9 ・ ・ ・リード、
11・・・スルーホール、
14・・・レジスト、
15.18・・・導電材、
16・・・レジスト膜。
Φ K
ト
ゝ■
ト
■ の8
ど
の
/l
■
ば)1 to 3 are a plan view, a sectional view, and a perspective view of an embodiment of the present invention; FIG. 4 is a flowchart showing a manufacturing method of the present invention; and FIG. 5 is a fabrication method according to the above method. FIG. 6 is a sectional view showing a lead of a conventional device. (Explanation of symbols) 1...Package board, 3...Top plate, 4...Lower plate, 6.7...Shield, 8...Insulating material, 9...Lead, 11... -Through hole, 14...Resist, 15.18...Conductive material, 16...Resist film. Φ K トゝ■ ト■ no8 which/l ■ ba)
Claims (2)
ージ(1)内にリード(9)を埋込むとともに、 該リード(9)を、絶縁材(8)を介して導電材(6、
7)により囲繞したことを特徴とする半導体装置におけ
るリード。(1) A lead (9) is embedded in the ceramic package (1) to which the IC chip (12) is attached, and the lead (9) is connected to the conductive material (6,
7) A lead in a semiconductor device characterized by being surrounded by.
ーンシートにより形成する基板形成工程と、 該上板と該下板とによりリードを挟持する位置に、該リ
ードを遮蔽する導電性薄膜をパターニングするシールド
薄膜形成工程と、 該シールド薄膜形成工程により形成された導電性薄膜を
樋状に押圧変形する押圧工程と、 該押圧工程により樋状に形成された導電性薄膜の内曲面
を絶縁材により充満する絶縁材充填工程と、 該絶縁材充填工程により上記上板と上記下板に充填した
絶縁材のうち少なくともいずれか一方にリードを形成す
るリード形成工程と、 該リード形成工程を経た上記上板と上記下板にそれぞれ
形成した上記導電性薄膜により上記リードを囲繞すると
ともに、上記下板と上記上板とを接合する接合工程から
なる半導体装置におけるリードの製造方法。(2) A substrate forming process in which the upper and lower plates constituting the substrate of the IC package are formed from green sheets, and a conductive thin film is placed at a position where the leads are sandwiched between the upper plate and the lower plate to shield the leads. a step of forming a shield thin film by patterning; a pressing step of pressing and deforming the conductive thin film formed in the shield thin film forming step into a trough shape; a lead forming step of forming a lead in at least one of the insulating materials filled in the upper plate and the lower plate through the insulating material filling step; A method for manufacturing leads in a semiconductor device, comprising a bonding step of surrounding the leads with the conductive thin films formed on the upper plate and the lower plate, respectively, and bonding the lower plate and the upper plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283841A JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283841A JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01125853A true JPH01125853A (en) | 1989-05-18 |
JP2575749B2 JP2575749B2 (en) | 1997-01-29 |
Family
ID=17670851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283841A Expired - Lifetime JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2575749B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369059A (en) * | 1989-12-08 | 1994-11-29 | Cray Research, Inc. | Method for constructing a reduced capacitance chip carrier |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086852A (en) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | Semiconductor device |
-
1987
- 1987-11-10 JP JP62283841A patent/JP2575749B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086852A (en) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369059A (en) * | 1989-12-08 | 1994-11-29 | Cray Research, Inc. | Method for constructing a reduced capacitance chip carrier |
Also Published As
Publication number | Publication date |
---|---|
JP2575749B2 (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5763939A (en) | Semiconductor device having a perforated base film sheet | |
US4912547A (en) | Tape bonded semiconductor device | |
KR100328143B1 (en) | Lead frame with layered conductive plane | |
US5227583A (en) | Ceramic package and method for making same | |
JPH05343588A (en) | Partial mold-type pcb chip-carrier type package | |
US3662230A (en) | A semiconductor interconnecting system using conductive patterns bonded to thin flexible insulating films | |
US5258575A (en) | Ceramic glass integrated circuit package with integral ground and power planes | |
KR920000076B1 (en) | Semiconductor device | |
US5119272A (en) | Circuit board and method of producing circuit board | |
KR920008899A (en) | Integrated circuit die | |
JP3138539B2 (en) | Semiconductor device and COB substrate | |
EP0186818B1 (en) | Chip to pin interconnect method | |
KR100192631B1 (en) | Semiconductor device | |
JPH01125853A (en) | Method for manufacturing leads in semiconductor devices | |
JPS5914894B2 (en) | Ceramic package | |
CA1197627A (en) | Device enclosure for high density tape bonding | |
JPH0517709B2 (en) | ||
JPH03109760A (en) | Semiconductor device | |
JPS6221267B2 (en) | ||
KR100241199B1 (en) | Semiconductor device, manufacturing method thereof, and tape carrier for semiconductor device | |
JPH0787236B2 (en) | Semiconductor mounting equipment | |
KR19980078349A (en) | Semiconductor package and manufacturing method | |
JPH0223031B2 (en) | ||
JPH06216492A (en) | Electronic device | |
JPH0371648A (en) | Electronic component mounting board |