JP2575749B2 - Method for manufacturing lead in semiconductor device - Google Patents
Method for manufacturing lead in semiconductor deviceInfo
- Publication number
- JP2575749B2 JP2575749B2 JP62283841A JP28384187A JP2575749B2 JP 2575749 B2 JP2575749 B2 JP 2575749B2 JP 62283841 A JP62283841 A JP 62283841A JP 28384187 A JP28384187 A JP 28384187A JP 2575749 B2 JP2575749 B2 JP 2575749B2
- Authority
- JP
- Japan
- Prior art keywords
- lower plate
- lead
- upper plate
- thin film
- conductive thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 title description 5
- 239000010409 thin film Substances 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000005674 electromagnetic induction Effects 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置におけるリードの製造方法に関し、 クロストークを生じさせないリードを製造することを
目的とし、 ICパッケージの基板を構成する上板と下板を形成する
工程と、前記上板と前記下板とによるリード挟持位置に
リード遮蔽用の導電性薄膜パターンを形成する工程と、
前記導電性薄膜パターンを樋状に押圧変形する工程と、
樋状に変形された前記導電性薄膜パターンの内曲面を絶
縁材により充満する工程と、前記上板と前記下板に充填
された前記絶縁材のうち少なくとも一方の上にリードを
形成する工程と、前記上板と前記下板の上のそれぞれの
前記導電性薄膜パターンにより前記絶縁材を介して前記
リードを囲繞するとともに、前記上板と前記下板とを接
合する工程とを含み構成し、または、前記上板と前記下
板は、それぞれグリーンシートから形成する工程を含み
構成する。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for manufacturing a lead in a semiconductor device, with the aim of manufacturing a lead that does not cause crosstalk, and forming an upper plate and a lower plate constituting a substrate of an IC package. And forming a conductive thin film pattern for lead shielding at a position where the upper plate and the lower plate sandwich the lead,
Pressing and deforming the conductive thin film pattern in a gutter shape,
A step of filling an inner curved surface of the conductive thin film pattern deformed into a gutter shape with an insulating material, and a step of forming a lead on at least one of the insulating materials filled in the upper plate and the lower plate. Surrounding the leads via the insulating material by the respective conductive thin film patterns on the upper plate and the lower plate, and joining the upper plate and the lower plate. Alternatively, the upper plate and the lower plate each include a step of forming a green sheet.
本発明は、半導体装置におけるリードの製造方法に関
する。The present invention relates to a method for manufacturing a lead in a semiconductor device.
セラミック基板等を使用したIC用のパッケージにリー
ドを形成する場合には、例えば第６図に見られるよう
に、基板ａ上にコンタクトメタルｂ、バリアメタルｃを
積層し、その上に金の薄膜ｄを形成するようにしてい
る。When forming leads on an IC package using a ceramic substrate or the like, for example, as shown in FIG. 6, a contact metal b and a barrier metal c are laminated on a substrate a, and a gold thin film is formed thereon. d is formed.
しかし、ICが高集積化されるにともなって、ICチップ
内の電極数が多くなり、この電極に接続するリード相互
の間でクロストークが生じ易く、半導体装置の誤動作原
因となるといった問題がある。However, as ICs become more highly integrated, the number of electrodes in the IC chip increases, and crosstalk tends to occur between leads connected to these electrodes, which causes malfunctions of semiconductor devices. .
本発明はこのような問題に鑑みてなされたものであっ
て、クロストークの生じない半導体装置におけるリード
の製造方法を提供することを目的とする。The present invention has been made in view of such a problem, and an object of the present invention is to provide a method for manufacturing a lead in a semiconductor device that does not cause crosstalk.
上記目的は、ICパッケージの基板を構成する上板と下
板を形成する工程と、前記上板と前記下板とによるリー
ド挟持位置にリード遮蔽用の導電性薄膜パターンを形成
する工程と、前記導電性薄膜パターンを樋状に押圧変形
する工程と、樋状に変形された前記導電性薄膜パターン
の内曲面を絶縁材により充満する工程と、前記上板と前
記下板に充填された前記絶縁材のうち少なくとも一方の
上にリードを形成する工程と、前記上板と前記下板の上
のそれぞれの前記導電性薄膜パターンにより前記絶縁材
を介して前記リードを囲繞するとともに、前記上板と前
記下板とを接合する工程とを有することを特徴とする半
導体装置におけるリードの製造方法によって達成され
る。また、その上板と下板は、グリーンシートにより形
成されることによって達成される。The object is to form an upper plate and a lower plate constituting a substrate of an IC package, a step of forming a conductive thin film pattern for lead shielding at a position where a lead is sandwiched between the upper plate and the lower plate, and Pressing the conductive thin film pattern into a gutter shape, filling the inner curved surface of the gutter-shaped conductive thin film pattern with an insulating material, and filling the upper plate and the lower plate with the insulating material. Forming a lead on at least one of the materials, and surrounding the lead via the insulating material by the respective conductive thin film patterns on the upper plate and the lower plate; and Bonding the lead to the lower plate. Further, the upper plate and the lower plate are achieved by being formed of a green sheet.
即ち本発明は、基板形成工程によりICパッケージの基
板を構成する上板と下板を形成し、これらの対向するそ
れぞれの面に、シールド用薄膜形成工程によってシール
ド形成用の導電性薄膜を形成する。That is, according to the present invention, an upper plate and a lower plate which constitute a substrate of an IC package are formed by a substrate forming process, and a conductive thin film for forming a shield is formed on each of these opposing surfaces by a thin film forming process for a shield. .
そして、この導電性薄膜を、押圧工程によって押圧し
て樋状のシールドとし、その内曲面上に絶縁処理工程に
よって絶縁材で充満するとともに、上板か下板の少なく
とも何れか一方の絶縁材上にリードを形成する。Then, the conductive thin film is pressed by a pressing step to form a gutter-shaped shield, and the inner curved surface thereof is filled with an insulating material by an insulating process, and the insulating film is formed on at least one of the upper plate and the lower plate. To form leads.
さらに、上板と下板のシールドを一体的に合わせてこ
れらの上板と下板を接合する。Further, the upper plate and the lower plate are joined together by integrally joining the shields of the upper plate and the lower plate.
このような製造方法によれば、配線と同じような工程
によってリードの周囲に筒状のシールドを形成している
ので、筒状のシールドを精度良く形成することができ
る。そして、このような工程により形成されたリードに
電流を流すと、リードがシールドによって電気的に遮断
されるため、他のリードに電磁誘導や線間容量を発生さ
せることがない。According to such a manufacturing method, since the cylindrical shield is formed around the lead by the same process as the wiring, the cylindrical shield can be accurately formed. When a current is applied to the lead formed by such a process, the lead is electrically interrupted by the shield, so that no electromagnetic induction or line capacitance is generated in other leads.
（ａ）一実施例の説明 第１〜３図は本発明の一実施例を示すものであって、
図中符号１は、ICパッケージに使用する基板で、例えば
アルミナ、ガラスセラミック等の絶縁性セラッミクより
形成されており、この基板１は、チップ収納部２を中央
に穿設した上板３と、この上板３の下面に接合する下板
４とから構成されている。(A) Description of one embodiment FIGS. 1 to 3 show one embodiment of the present invention.
In the figure, reference numeral 1 denotes a substrate used for an IC package, which is formed of, for example, an insulating ceramic such as alumina or glass ceramic. The lower plate 4 is joined to the lower surface of the upper plate 3.
この上板３の下面、及び下板４の上面には、樋状の溝
５、５が複数形成され、その内曲面にはタングステンペ
ーストや、モリブデン・マンガンペースト等の導電材よ
りなるシールド６・・、７・・が設けられており、また
その内部は、ポリイミド、ガラス等の絶縁材８、８によ
り充満され、さらに、上板３、下板４の少なくともいず
れか一方の絶縁材８上には金、銀、銅等によりメタライ
ズしたリード９が形成されていて、シールド６、７が一
体的に接合された状態で、絶縁材８を介してリード９を
囲繞するように構成されている。A plurality of trough-shaped grooves 5, 5 are formed on the lower surface of the upper plate 3 and the upper surface of the lower plate 4, and the inner curved surface thereof has a shield 6 made of a conductive material such as tungsten paste or molybdenum / manganese paste. , 7.. Are provided, and the inside thereof is filled with insulating materials 8, 8 such as polyimide, glass, etc., and further, on the insulating material 8 of at least one of the upper plate 3 and the lower plate 4. Is formed so as to surround the lead 9 via an insulating material 8 in a state in which the shields 6 and 7 are integrally joined together with a metallized lead 9 made of gold, silver, copper or the like.
10・・は、上板３と下板４によって挟持されるリード
ピンで、リード９・・の外端と接触する位置に取付けら
れている。.. Are lead pins sandwiched between the upper plate 3 and the lower plate 4 and are mounted at positions where they contact the outer ends of the leads 9.
なお、図中符号11・・は、各リード９・・の内端に導
通するスルーホール電極、12はICチップ、13は、スルー
ホール電極11とICチップ12の電極を接続するワイヤを示
している。In the drawing, reference numerals 11... Indicate through-hole electrodes conducting to the inner ends of the leads 9..., 12 indicates an IC chip, and 13 indicates a wire connecting the through-hole electrodes 11 and the electrodes of the IC chip 12. I have.
上記した実施例において、リード９に流れる電流は、
シールド６、７によって電気的に遮断されるため、他の
リード９に電磁誘導や線間容量を発生させることがな
い。In the above embodiment, the current flowing through the lead 9 is:
Since the shields 6 and 7 are electrically disconnected, no electromagnetic induction or line capacitance is generated in the other leads 9.
次に、上記したシールド６、７及びリード９の作製を
第４、５図に示した工程に沿って説明する。Next, the manufacture of the shields 6, 7 and the leads 9 will be described with reference to the steps shown in FIGS.
セラミックを焼成する前の状態、例えば一般にグリー
ンシートと呼ばれる可塑性の状態で、このグリーンシー
トをパッケージ基板１の上板３と下板４の大きさに形成
する（第４図イ）。In a state before the ceramic is fired, for example, in a plastic state generally called a green sheet, the green sheet is formed into the size of the upper plate 3 and the lower plate 4 of the package substrate 1 (FIG. 4A).
そして、このグリーンシート状態の下板４の上面に、
シールド７を形成しようとする部分を除いて、レジスト
14によってマスキングし（第５図ａ）、この上からタン
グステンペースト、モリブデン・マンガンペースト等の
導電材薄膜15をスパッタ法、真空蒸着法等によりメタラ
イズする（第５図ｂ）。Then, on the upper surface of the lower plate 4 in the green sheet state,
Except for the portion where the shield 7 is to be formed, the resist
14 (FIG. 5a), and a conductive material thin film 15 such as a tungsten paste or a molybdenum / manganese paste is metallized thereon by a sputtering method, a vacuum deposition method or the like (FIG. 5b).
次に、リフトオフ法によりレジスト14を除くと、シー
ルド７を形成しようとする部分に導電材薄膜15だけが残
るため（第４図ロ、第５図ｃ）、この上から例えば断面
半円状の突出部16aを有するプレス部材16を用い、突出
部16aをこの導電性薄膜15に押当てると、下板４は押圧
されてその表面に溝５が形成されるとともに、導電性薄
膜15は樋状になりシールド７が構成される（第４図ハ、
第５図ｄ）。Next, if the resist 14 is removed by the lift-off method, only the conductive material thin film 15 remains in the portion where the shield 7 is to be formed (FIGS. 4B and 5C). When the protruding portion 16a is pressed against the conductive thin film 15 using the press member 16 having the protruding portion 16a, the lower plate 4 is pressed to form the groove 5 on the surface thereof, and the conductive thin film 15 is formed in a gutter shape. And the shield 7 is configured (FIG. 4, c
FIG. 5d).
そこで、この樋状のシールド７の両端部を下板４の上
面に露出させたまま、シールド７の内曲面をアルミナ、
ポリイミド等の絶縁材８により充填し（第４図ニ、第５
図ｅ）、さらに、下板４上にレジスト膜16を一様に形成
した後、シールド７両端に接触しないリード９を形成す
るため、リード形成用のパターン溝17を絶縁部材８上中
央に沿ってこのレジスト膜16をパターニングする（第５
図ｆ）。Therefore, the inner curved surface of the shield 7 is made of alumina, while both ends of the gutter-shaped shield 7 are exposed on the upper surface of the lower plate 4.
Fill with an insulating material 8 such as polyimide (FIG.
Further, after a resist film 16 is uniformly formed on the lower plate 4, a pattern groove 17 for forming a lead is formed along the center of the insulating member 8 to form a lead 9 which does not contact both ends of the shield 7. Pattern the lever film 16 (fifth step).
Figure f).
ここで、下板４の上に導電材18によりメタライズした
後（第５図ｇ）、リフトオフ法によってレジスト膜16を
除去すると、樋状のシールド７の両端部の間に非接触状
態で導電材18が残り、リード９として使用することにな
る（第４図ホ、第５図ｈ）。Here, after the metallization on the lower plate 4 with the conductive material 18 (FIG. 5g), the resist film 16 is removed by a lift-off method. The remaining 18 will be used as the lead 9 (FIG. 4E, FIG. 5H).
他方、上板３の下面に、下板４と同様の工程を経て樋
状のシールド６を形成し、その内部に絶縁材８を充填す
る（第４図ヘ〜リ）。On the other hand, a gutter-shaped shield 6 is formed on the lower surface of the upper plate 3 through the same process as that of the lower plate 4, and the inside thereof is filled with an insulating material 8 (FIGS. 4A to 4H).
そして、以上の工程を経た状態において、下板４のリ
ード９・・上にリードピン10・・を乗せた状態で、上板
３のシールド６両端部を下板４のシールド７の両端部に
接触させ、アルミナ系の接着剤によりこれらを接合し
（第４図ヌ）、最後に、上板３と下板４を焼成すると、
パッケージの基板１の作製が終了する（第４図ル、第５
図ｉ）。Then, in the state after the above steps, both ends of the shield 6 of the upper plate 3 are brought into contact with both ends of the shield 7 of the lower plate 4 with the lead pins 10... Then, they are bonded with an alumina-based adhesive (FIG. 4 (d)). Finally, when the upper plate 3 and the lower plate 4 are fired,
The manufacture of the package substrate 1 is completed (FIGS. 4 and 5).
Figure i).
なお、スルーホール電極11・・は、上板３にシールド
６を形成する直前か直後に、上板３のICチップ収納部２
の近傍にスルーホールを設け、ここに導電材を充填する
ことにより形成される。The through-hole electrodes 11 are placed in the IC chip housing 2 of the upper plate 3 immediately before or immediately after the shield 6 is formed on the upper plate 3.
Is formed by providing a through hole in the vicinity of, and filling a conductive material therein.
（ｂ）他の実施例の説明 以上の実施例は、セラミックの基板を使用したリード
について説明したが、樹脂性基板に適用することもでき
る。この場合には、基板を焼成する工程を省略すること
は言うまでもない。(B) Description of Other Embodiments In the above embodiment, the lead using the ceramic substrate has been described, but the present invention can be applied to a resin substrate. In this case, it goes without saying that the step of firing the substrate is omitted.
以上述べたように本発明によれば、上板と下板の上に
形成した遮蔽用の導電性薄膜パターンを押圧して樋状に
整形し、さらに、その樋状の導電性薄膜パターン上に絶
縁材を充填し、その上にリードを形成し、ついで、導電
性薄膜パターンによって絶縁状態でリードを囲繞するよ
うに上板と下板を接合したので、配線と同じような工程
で筒状のシールドを精度良く形成することができる。こ
のように、ICパッケージに取付けるリードの周囲に、絶
縁材を介してシールドを取付けるようにしたので、リー
ドに大電流が流れた場合に、シールドによって電気的に
遮断することができ、他のリードに発生する電磁誘導や
線間容量を未然に消滅することができる。As described above, according to the present invention, the conductive thin film pattern for shielding formed on the upper plate and the lower plate is pressed and shaped into a gutter shape, and further, on the gutter-shaped conductive thin film pattern. Filling the insulating material, forming the lead on it, and then joining the upper plate and the lower plate so as to surround the lead in an insulated state by the conductive thin film pattern. The shield can be formed with high accuracy. As described above, the shield is attached around the lead to be attached to the IC package via an insulating material. When a large current flows through the lead, the lead can be electrically interrupted by the shield. The electromagnetic induction and the line-to-line capacitance generated during the operation can be eliminated.
第１〜３図は、本発明の一実施例を示す平面図、要部断
面図及び斜視図、 第４図は、本発明の製造方法を示すフローチャート図、 第５図は、同上方法により作製されるリードの加工状態
を示す断面図、 第６図は、従来装置のリードを示す断面図である。 （符合の説明） １……パッケージ基板、 ３……上板、 ４……下板、 ６、７……シールド、 ８……絶縁材、 ９……リード、 11……スルーホール、 14……レジスト、 15、18……導電材、 16……レジスト膜。1 to 3 are a plan view, a cross-sectional view and a perspective view of an essential part showing an embodiment of the present invention, FIG. 4 is a flowchart showing a manufacturing method of the present invention, and FIG. FIG. 6 is a cross-sectional view showing a processed state of the lead, and FIG. (Explanation of reference numerals) 1 ... Package board, 3 ... Top plate, 4 ... Bottom plate, 6, 7 ... Shield, 8 ... Insulation material, 9 ... Lead, 11 ... Through hole, 14 ... Resist, 15, 18: Conductive material, 16: Resist film.
Claims (2)
を形成する工程と、 前記上板と前記下板とによるリード挟持位置にリード遮
蔽用の導電性薄膜パターンを形成する工程と、 前記導電性薄膜パターンを樋状に押圧変形する工程と、 樋状に変形された前記導電性薄膜パターンの内曲面を絶
縁材により充満する工程と、 前記上板と前記下板に充填された前記絶縁材のうち少な
くとも一方の上にリードを形成する工程と、 前記上板と前記下板の上のそれぞれの前記導電性薄膜パ
ターンにより前記絶縁材を介して前記リードを囲繞する
とともに、前記上板と前記下板とを接合する工程と を有することを特徴とする半導体装置におけるリードの
製造方法。A step of forming an upper plate and a lower plate constituting a substrate of an IC package; and a step of forming a conductive thin film pattern for lead shielding at a position where a lead is sandwiched between the upper plate and the lower plate. A step of pressing and deforming the conductive thin film pattern into a gutter shape; a step of filling an inner curved surface of the gutter-shaped deformed conductive thin film pattern with an insulating material; and filling the upper plate and the lower plate with each other. Forming a lead on at least one of the insulating materials; and surrounding the lead via the insulating material with the conductive thin film patterns on the upper plate and the lower plate, respectively. And a step of joining the lower plate and the lower plate.
シートから形成することを特徴とする特許請求の範囲の
第１項に記載の半導体装置におけるリードの製造方法。2. The method according to claim 1, wherein the upper plate and the lower plate are each formed of a green sheet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283841A JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283841A JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125853A JPH01125853A (en) | 1989-05-18 |
| JP2575749B2 true JP2575749B2 (en) | 1997-01-29 |
Family
ID=17670851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283841A Expired - Lifetime JP2575749B2 (en) | 1987-11-10 | 1987-11-10 | Method for manufacturing lead in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575749B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369059A (en) * | 1989-12-08 | 1994-11-29 | Cray Research, Inc. | Method for constructing a reduced capacitance chip carrier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086852A (en) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | Semiconductor device |
-
1987
- 1987-11-10 JP JP62283841A patent/JP2575749B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125853A (en) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5006673A (en) | Fabrication of pad array carriers from a universal interconnect structure | |
| US5315486A (en) | Hermetically packaged HDI electronic system | |
| US5227583A (en) | Ceramic package and method for making same | |
| JP3170199B2 (en) | Semiconductor device, method of manufacturing the same, and substrate frame | |
| JPH11297889A (en) | Semiconductor package, mounting board and mounting method by use of them | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP2575749B2 (en) | Method for manufacturing lead in semiconductor device | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| JPH0558657B2 (en) | ||
| JP4013339B2 (en) | Manufacturing method of electronic component having bump | |
| JP2665914B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0517709B2 (en) | ||
| JPS6016749B2 (en) | Packages for integrated circuits | |
| JP4587587B2 (en) | Electronic component mounting board | |
| JP3878842B2 (en) | Multiple wiring board | |
| JPH03261153A (en) | Package for semiconductor device | |
| JPH01132147A (en) | Semiconductor device | |
| JPH04139737A (en) | Method for mounting semiconductor chip | |
| JP2003283067A (en) | Multi-cavity wiring board | |
| JP2728583B2 (en) | Manufacturing method of semiconductor device storage package | |
| JPH075642Y2 (en) | Integrated circuit package with fixing member | |
| JPS605224B2 (en) | Packages for integrated circuits | |
| JPS6362335A (en) | Integrated circuit device |