JPH01120987A - 補助メッセージ伝達システムおよび方法 - Google Patents
補助メッセージ伝達システムおよび方法Info
- Publication number
- JPH01120987A JPH01120987A JP63252198A JP25219888A JPH01120987A JP H01120987 A JPH01120987 A JP H01120987A JP 63252198 A JP63252198 A JP 63252198A JP 25219888 A JP25219888 A JP 25219888A JP H01120987 A JPH01120987 A JP H01120987A
- Authority
- JP
- Japan
- Prior art keywords
- message
- encoded
- data
- parallel
- transmission system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、一般には、音声およびデータスイッチのよう
なディジタル交換機、特に分散された交換機環境におい
て制御のために複数のプロセッサを用いるシステムに関
するものである。さらに詳細には、本発明は、分散され
た複数のシステムユニットの監視、メツセージ伝達およ
び限定された制御用のディジタルスイッチ内での準独立
的システムならびに方法、すなわちディジタルスイッチ
でのロバストな並列メツセージ伝達および回復システム
ならびに方法に関するものである。
なディジタル交換機、特に分散された交換機環境におい
て制御のために複数のプロセッサを用いるシステムに関
するものである。さらに詳細には、本発明は、分散され
た複数のシステムユニットの監視、メツセージ伝達およ
び限定された制御用のディジタルスイッチ内での準独立
的システムならびに方法、すなわちディジタルスイッチ
でのロバストな並列メツセージ伝達および回復システム
ならびに方法に関するものである。
［従来の技術１
従来のディジタル時分割交換システムは最上位に二重化
された中央制御装置（ｃＣ）、次に中央メツセージ制御
装置、そしてその次にはネットワークモジュール（ＮＷ
）本体と入出力制御装置からなる階層的、二面構成をと
っている。この一般的アーキテクチャは、またその中で
本発明のシステムおよび方法が働くアーキテクチャても
ある。
された中央制御装置（ｃＣ）、次に中央メツセージ制御
装置、そしてその次にはネットワークモジュール（ＮＷ
）本体と入出力制御装置からなる階層的、二面構成をと
っている。この一般的アーキテクチャは、またその中で
本発明のシステムおよび方法が働くアーキテクチャても
ある。
このような従来技術は１９８０年７月１５日にカブニア
等（Ｇａｇｎｉｅｒ ａｔ ａｌ）に付与された米国特
許第４．２１３，２０１号に開示されており、この米国
特許はその特許番号を引用することで木明りＩｌ書の一
部とする。
等（Ｇａｇｎｉｅｒ ａｔ ａｌ）に付与された米国特
許第４．２１３，２０１号に開示されており、この米国
特許はその特許番号を引用することで木明りＩｌ書の一
部とする。
この範時に入る交換システムの有用な概説はテレシス（
Ｔｅｌｅｓｉｓ） 、第１θ巻、第３号、 １９８３年
の第６頁におけるｒＤＭＳ−１００の技術発展」という
標題のロバート・ウッド（Ｒｏｂｅｒｔ Ｗｏｏｄ）の
論文にある。
Ｔｅｌｅｓｉｓ） 、第１θ巻、第３号、 １９８３年
の第６頁におけるｒＤＭＳ−１００の技術発展」という
標題のロバート・ウッド（Ｒｏｂｅｒｔ Ｗｏｏｄ）の
論文にある。
以上に引用したガグニア等の米国特許においては、シス
テムユニットは中央制御値＠（（：Ｃ）により固定的に
制御されている。例えば中央メツセージ制御装置（ｃＭ
Ｃ，上記米国特許の第１４図）は独立的な処理能力を有
することなしに限られた数のＭ密に定められた範囲の領
域を受持っている。しかしながら技術的発展の過程で、
ディジタル交換システムは現在では分散処理を示してお
り、そこでメツセージスイッチ（１１ｔｓ）はそれ自身
のプロセッサ、それ自身のファームウェアおよびソフト
ウェアを持っている。スイッチングネットワークモジエ
ール（Ｎ ’、１ ）についても同様である。
テムユニットは中央制御値＠（（：Ｃ）により固定的に
制御されている。例えば中央メツセージ制御装置（ｃＭ
Ｃ，上記米国特許の第１４図）は独立的な処理能力を有
することなしに限られた数のＭ密に定められた範囲の領
域を受持っている。しかしながら技術的発展の過程で、
ディジタル交換システムは現在では分散処理を示してお
り、そこでメツセージスイッチ（１１ｔｓ）はそれ自身
のプロセッサ、それ自身のファームウェアおよびソフト
ウェアを持っている。スイッチングネットワークモジエ
ール（Ｎ ’、１ ）についても同様である。
［発明が解決しようとする課題］
従って、交換システム内での分散処理は、非常゛に多数
のプロセッサがあることを意味し、このことは高水準の
信頼性を１，１を持しようとすれば、各個々のプロセッ
サはそれらが正常に動作しないときには、非常に高度な
信頼性をもってディスエーブルおよびまたはリセットさ
れることが可能でなければならないことを意味する。
のプロセッサがあることを意味し、このことは高水準の
信頼性を１，１を持しようとすれば、各個々のプロセッ
サはそれらが正常に動作しないときには、非常に高度な
信頼性をもってディスエーブルおよびまたはリセットさ
れることが可能でなければならないことを意味する。
そこで、本発明の目的は、かかる用途に好適な並列メツ
セージ伝達システムおよび方法を提供することにある。
セージ伝達システムおよび方法を提供することにある。
［課題を解決するための手段］
このような目的を達成するために、本発明システムは、
複数の構成モジュールを有し、その各々はデータ制御プ
ロセッサを含み、およびその各々がデータリンクを通じ
て他の構成モジュールと交信するようにした分散データ
処理システム間で動作する並列メツセージ伝達システム
において、（ａ）データリンクの１つを通して符号化さ
れたメツセージを送信する手段と、 （ｂ） データリンクの１つから符号化されたメツセ
ージを抜鮒出す手段と、 （ｃ）符号化されたメツセージを認知して復号化し、お
よび符号化されたメツセージに応じてあらかじめ定めら
れたデータ；シＩＪ御プロセッサを直接：１ｉｌＪ御す
るメツセージ復号化手段とを具えたことを特徴とする。
複数の構成モジュールを有し、その各々はデータ制御プ
ロセッサを含み、およびその各々がデータリンクを通じ
て他の構成モジュールと交信するようにした分散データ
処理システム間で動作する並列メツセージ伝達システム
において、（ａ）データリンクの１つを通して符号化さ
れたメツセージを送信する手段と、 （ｂ） データリンクの１つから符号化されたメツセ
ージを抜鮒出す手段と、 （ｃ）符号化されたメツセージを認知して復号化し、お
よび符号化されたメツセージに応じてあらかじめ定めら
れたデータ；シＩＪ御プロセッサを直接：１ｉｌＪ御す
るメツセージ復号化手段とを具えたことを特徴とする。
本発明方法は、構成モジュール間にデータ伝送リンクを
有する分散データ処理システム内でのロバストな並列メ
ツセージ伝達方法において（ａ）データリンクの１つを
通して符号化されたメツセージを送信するステップと、 （ｂ）符号化されたメツセージを抜き出すステップと、 （ｃ）符号化されたメツセージをあらかじめ定められた
ソフトウェア フィルタリング ルーチンにより認知あ
るいは拒否させるステップと、認知された符号化された
メツセージに応じて分散データ処理システム内のあらか
じめ定められたデータプロセッサを制御するステップと
を具えたことを特徴とする。
有する分散データ処理システム内でのロバストな並列メ
ツセージ伝達方法において（ａ）データリンクの１つを
通して符号化されたメツセージを送信するステップと、 （ｂ）符号化されたメツセージを抜き出すステップと、 （ｃ）符号化されたメツセージをあらかじめ定められた
ソフトウェア フィルタリング ルーチンにより認知あ
るいは拒否させるステップと、認知された符号化された
メツセージに応じて分散データ処理システム内のあらか
じめ定められたデータプロセッサを制御するステップと
を具えたことを特徴とする。
［作 用］
本発明によれば、主メツセージ伝達システムから独立し
た、また交換階梯上での同一レベルのプロセッサで制御
されるシステムモジュールの範囲を越えて動作する並列
制御メツセージ伝達システムおよび方法が提供される。
た、また交換階梯上での同一レベルのプロセッサで制御
されるシステムモジュールの範囲を越えて動作する並列
制御メツセージ伝達システムおよび方法が提供される。
勿論、各レベルは上位レベルの動作の完全性に従属し、
また全体としては階梯の最上位にある計算モジエール（
ｃＭ）の正常性に従属する（制御されつるレベルの数な
どは、同じレベル内でもレベルの数でも拡大することが
できる）。各単一レベルは２つの面または二重化したモ
ジュールを有しており、またシステムはただ一面のみで
その機能を果たすことができるので動作上の信頼性は実
際上非常に高いものである。
また全体としては階梯の最上位にある計算モジエール（
ｃＭ）の正常性に従属する（制御されつるレベルの数な
どは、同じレベル内でもレベルの数でも拡大することが
できる）。各単一レベルは２つの面または二重化したモ
ジュールを有しており、またシステムはただ一面のみで
その機能を果たすことができるので動作上の信頼性は実
際上非常に高いものである。
［実施例］
以下に、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図に示されるディジタル交換システムは、３つの二
重化された（０面および１面）階層の構成要素から成っ
ている。すなわち、このディジタル交換システムは、計
算モジュール（ｃＭ）１０および１１と、メツセージス
イッチ（ＭＳ）１２および１３と、ネットワークモジュ
ール（ＮＭ）１４および１５（前に述べたように、レベ
ルを多くしたり、同じレベルでのモジュールあるいはス
イッチの数を多くすることは可能である）とから成って
いる。計算モジュールｌＯおよび１１は全く同一の３２
ビツトプロセツサを基にした制御モジュールであり、常
時２つのＣＭのうちの１つのＣＭだけがスイッチを制御
するのであるが、同期かつ連続して動作する。スイッチ
の制御はビデオデイスプレィ端末（ＶＤＴ） １６およ
び１７の一方を介してオペレータにより、あるいはソフ
トウェアにより自動的に、または制御しているＣＭが正
常性を失った場合にはＣＭＩＧおよび１１の一方から他
方への中断なく移される。
重化された（０面および１面）階層の構成要素から成っ
ている。すなわち、このディジタル交換システムは、計
算モジュール（ｃＭ）１０および１１と、メツセージス
イッチ（ＭＳ）１２および１３と、ネットワークモジュ
ール（ＮＭ）１４および１５（前に述べたように、レベ
ルを多くしたり、同じレベルでのモジュールあるいはス
イッチの数を多くすることは可能である）とから成って
いる。計算モジュールｌＯおよび１１は全く同一の３２
ビツトプロセツサを基にした制御モジュールであり、常
時２つのＣＭのうちの１つのＣＭだけがスイッチを制御
するのであるが、同期かつ連続して動作する。スイッチ
の制御はビデオデイスプレィ端末（ＶＤＴ） １６およ
び１７の一方を介してオペレータにより、あるいはソフ
トウェアにより自動的に、または制御しているＣＭが正
常性を失った場合にはＣＭＩＧおよび１１の一方から他
方への中断なく移される。
ＣＭＩＩおよび１２のうちただ１つだけがいつでも制御
に従事するが、メツセージスイッチ（ＭＳ）１２および
１３は両方とも同時に動作し、主として制御中のＣ；、
１１０マたは１１から、これまた同時に動作するネット
ワークモジュール１４および１５への８ビツトのインバ
ンド（ｉｎ−ｂａｎｄ、１Ｂ）メツセージ伝達の導管の
役割を引受けている。ＭＳ１２および１３は、また、イ
ンバンド制御メツセージを周辺装置である人出力制御装
置（ＩＯＣ） １８に中継する。ＩＯＣは本システムに
突発的な崩壊が起きた時に本システムを再ブートストラ
ップするために必要な交換システム・イメージ・データ
を収容しているバック・アップ・データ記憶装置１９を
制御している。
に従事するが、メツセージスイッチ（ＭＳ）１２および
１３は両方とも同時に動作し、主として制御中のＣ；、
１１０マたは１１から、これまた同時に動作するネット
ワークモジュール１４および１５への８ビツトのインバ
ンド（ｉｎ−ｂａｎｄ、１Ｂ）メツセージ伝達の導管の
役割を引受けている。ＭＳ１２および１３は、また、イ
ンバンド制御メツセージを周辺装置である人出力制御装
置（ＩＯＣ） １８に中継する。ＩＯＣは本システムに
突発的な崩壊が起きた時に本システムを再ブートストラ
ップするために必要な交換システム・イメージ・データ
を収容しているバック・アップ・データ記憶装置１９を
制御している。
ＮＷ１４および１５は、ラインモジュール（ＬＭ）２２
および２３を通じて、ここでは２つの加入者端末装置２
゜および２１として示す本交換システムの端末利用者と
インタフェースしている。
および２３を通じて、ここでは２つの加入者端末装置２
゜および２１として示す本交換システムの端末利用者と
インタフェースしている。
ＣＭＩＯおよび１１． ＭＳ１２および１３、ＮＭ１４
および１５．１０Ｃ１８は受信器／送信器モジュール（
１’ｌ／ＴＭ） ２４ないし４１で連絡されている。例
えは、Ｒ／ＴＭ２４はＭＳ１２の８７７Ｍ２６およびＭ
Ｓ１３のＲ７７Ｍ２７と相互接続されている。本実施例
では、Ｒ／ＴＭは光受信器／送信器であり、Ｒ／ＴＭ間
の相互接続は長さｌｋｍまでの４９．１５２Ｍ１ｌｚの
レートで直列的に多重化したデータを伝送する光ファイ
バ・リンクを経由している。
および１５．１０Ｃ１８は受信器／送信器モジュール（
１’ｌ／ＴＭ） ２４ないし４１で連絡されている。例
えは、Ｒ／ＴＭ２４はＭＳ１２の８７７Ｍ２６およびＭ
Ｓ１３のＲ７７Ｍ２７と相互接続されている。本実施例
では、Ｒ／ＴＭは光受信器／送信器であり、Ｒ／ＴＭ間
の相互接続は長さｌｋｍまでの４９．１５２Ｍ１ｌｚの
レートで直列的に多重化したデータを伝送する光ファイ
バ・リンクを経由している。
第１図の最後のモジュール、すなわちリセットモジュー
ル（ＲＭ）は本発明の並列メツセージ伝達および回復シ
ステムでのキーとなる構成要素である。ＲＭ４２ないし
４７のおのおのは、その制御出力により、分散処理アー
キテクチャに従ってそれぞれが１つの中央処理装置（［
：ＰＵ）を有する連関したＣＭ、ＭＳまたはＮＭのＣＰ
Ｕを直接制御している。計算モジュール、メツセージス
イッチまたはネットワークモジュールの内部詳細につい
て考えることは、これらおのおのは連関したリセットモ
ジュール（ＲＭ）からのハード的な布線によりリセット
あるいはディスエーブルされつる１個のＣＰｕを持って
いることを知ることを除いて本発明の範囲外である。
ル（ＲＭ）は本発明の並列メツセージ伝達および回復シ
ステムでのキーとなる構成要素である。ＲＭ４２ないし
４７のおのおのは、その制御出力により、分散処理アー
キテクチャに従ってそれぞれが１つの中央処理装置（［
：ＰＵ）を有する連関したＣＭ、ＭＳまたはＮＭのＣＰ
Ｕを直接制御している。計算モジュール、メツセージス
イッチまたはネットワークモジュールの内部詳細につい
て考えることは、これらおのおのは連関したリセットモ
ジュール（ＲＭ）からのハード的な布線によりリセット
あるいはディスエーブルされつる１個のＣＰｕを持って
いることを知ることを除いて本発明の範囲外である。
リセットモジュール（ＲＭ）の詳細ブロックを第２図に
示す。ＲＭはクロックがある条件下で禁止されなければ
、信頼性のために正常リセット・クロック５１で各２４
秒ごとにリセットされるマイクロプロセッサ５０（例え
ば、ＩＮ置の８０３１） 、ファームウェアおよびデー
タを記’ＱするＥＦＲＯＭおよびＲＡＭ 。
示す。ＲＭはクロックがある条件下で禁止されなければ
、信頼性のために正常リセット・クロック５１で各２４
秒ごとにリセットされるマイクロプロセッサ５０（例え
ば、ＩＮ置の８０３１） 、ファームウェアおよびデー
タを記’ＱするＥＦＲＯＭおよびＲＡＭ 。
および対応する０面および１面のＲ７７Ｍの受信器から
の分離化されたメツセージデータビットを受信するアウ
トオブバンド（ｏｕｔ ｏｆ ｂａｎｄ、００Ｂ）デー
タシフトおよびラッチインタフェース５３から構成され
る、これらメツセージデータビットは本並列メツセージ
伝達および回復システムでの指令を伝えるものであり、
メツセージスイッチ１２および１３を通してＣＭ、ＮＭ
間を通過するインバンド（ＩＢ） ８ビツトデータ語の
部分ではないことからアウトオブバンド（ＯＯＢ）デー
タと名付けられている。ＯＯＢデータビットは１０ビッ
ト語でＲ７７Ｍ間を伝わる。このうちの８ビツト（Ｉｎ
−Ｂａｎｄ）は主分散プロセッサの制御下にある。残り
の２ビツトは目的のＲＭへのルート中で変えられること
がない。２ビツトのうち１つは００Ｂビツト（リンク）
であり他の１つは予備である。００Ｂデータは（第３図
および第４図に示すように） ｎ／Ｔモジュールにおい
て、システムモジュール間でのデータストリームへ多重
化されたり分離化されたりする。このことは本並列メツ
セージ伝達システム内で指令伝達の信頼性を保つのに必
要である。Ｒ／Ｔモジュールは厳密にいえばハードウェ
ア・モジュールであり、二重化されており、本交換シス
テム中で全く同一のデータストリームを多重化したり分
離化したりする。双対の万能非同期受信器／送信器（Ｕ
ＡＲＴ）５４ （例えば、インテル族８２５３０）はＲ
Ｍ４２および４３のようにＲＭがｃＭに付属する場合に
はビデオデイスプレィ端末および遠隔リンクモーデムと
のインターフェースを受は持つ。最後にＣＰｕインター
フェース５５はプロセッサ５０と、場合によっては、連
関するＣＭ、ＭＳまたはＮＷのＣＰＵとのインターフェ
ースである。インターフェース５５はＲＭを識別するた
めのラベルを記憶する識別用（ＩＤ） ＦＲＯＭをも有
している。さらに、ＲＭがＣＭ 、 Ｍ ＳまたはＮＭ
に取付けられているか否か、およびＲＮ＋が０面あるい
は１面のいずれかにあるかを示すのに用いられる情報が
ある。プロセッサ５０は、その一般的制御機能のほかに
ＯＯＢデータの正当性を保証するためのソフトウェアで
のフィルタリング機能を遂行する。そのことは、あとで
本並列メツセージ伝達システムの動作を述べるときに第
５図と関連して述べることにする。
の分離化されたメツセージデータビットを受信するアウ
トオブバンド（ｏｕｔ ｏｆ ｂａｎｄ、００Ｂ）デー
タシフトおよびラッチインタフェース５３から構成され
る、これらメツセージデータビットは本並列メツセージ
伝達および回復システムでの指令を伝えるものであり、
メツセージスイッチ１２および１３を通してＣＭ、ＮＭ
間を通過するインバンド（ＩＢ） ８ビツトデータ語の
部分ではないことからアウトオブバンド（ＯＯＢ）デー
タと名付けられている。ＯＯＢデータビットは１０ビッ
ト語でＲ７７Ｍ間を伝わる。このうちの８ビツト（Ｉｎ
−Ｂａｎｄ）は主分散プロセッサの制御下にある。残り
の２ビツトは目的のＲＭへのルート中で変えられること
がない。２ビツトのうち１つは００Ｂビツト（リンク）
であり他の１つは予備である。００Ｂデータは（第３図
および第４図に示すように） ｎ／Ｔモジュールにおい
て、システムモジュール間でのデータストリームへ多重
化されたり分離化されたりする。このことは本並列メツ
セージ伝達システム内で指令伝達の信頼性を保つのに必
要である。Ｒ／Ｔモジュールは厳密にいえばハードウェ
ア・モジュールであり、二重化されており、本交換シス
テム中で全く同一のデータストリームを多重化したり分
離化したりする。双対の万能非同期受信器／送信器（Ｕ
ＡＲＴ）５４ （例えば、インテル族８２５３０）はＲ
Ｍ４２および４３のようにＲＭがｃＭに付属する場合に
はビデオデイスプレィ端末および遠隔リンクモーデムと
のインターフェースを受は持つ。最後にＣＰｕインター
フェース５５はプロセッサ５０と、場合によっては、連
関するＣＭ、ＭＳまたはＮＷのＣＰＵとのインターフェ
ースである。インターフェース５５はＲＭを識別するた
めのラベルを記憶する識別用（ＩＤ） ＦＲＯＭをも有
している。さらに、ＲＭがＣＭ 、 Ｍ ＳまたはＮＭ
に取付けられているか否か、およびＲＮ＋が０面あるい
は１面のいずれかにあるかを示すのに用いられる情報が
ある。プロセッサ５０は、その一般的制御機能のほかに
ＯＯＢデータの正当性を保証するためのソフトウェアで
のフィルタリング機能を遂行する。そのことは、あとで
本並列メツセージ伝達システムの動作を述べるときに第
５図と関連して述べることにする。
第３図にＲ／Ｔモジュールの受信部分を示す。光ファイ
バがファイバハイブリット６０に入りそこで受信された
光信号が受信ファイバインターフェース６１に出力され
る、その出力はインバンドメツセージビットと００Ｂ直
列データである。００Ｂ直列データは直列／並列変換器
６２で並列に変換され、計算モジュールｌＯまたは１１
でのプロセッサバス（Ｐ−Ｂｕｓ）上にラッチされるが
保守のためだけに用い、られる。直列００ＢデータはＩ
ｔ／Ｔモジュールか接続される面に従って、選択スイッ
チ６４を経て、第２図に示すＲＭのＯまたは１のいずれ
かの入力に供給される。かくして各ＲＭはＯＯＢデータ
の２つの入力（平常動作の下では同一）を１つは０面か
ら１つは１面から受信する。
バがファイバハイブリット６０に入りそこで受信された
光信号が受信ファイバインターフェース６１に出力され
る、その出力はインバンドメツセージビットと００Ｂ直
列データである。００Ｂ直列データは直列／並列変換器
６２で並列に変換され、計算モジュールｌＯまたは１１
でのプロセッサバス（Ｐ−Ｂｕｓ）上にラッチされるが
保守のためだけに用い、られる。直列００ＢデータはＩ
ｔ／Ｔモジュールか接続される面に従って、選択スイッ
チ６４を経て、第２図に示すＲＭのＯまたは１のいずれ
かの入力に供給される。かくして各ＲＭはＯＯＢデータ
の２つの入力（平常動作の下では同一）を１つは０面か
ら１つは１面から受信する。
第４図にＲ／Ｔモジュールの送信部分を示す。
００ＢデータがＣＭまたはＭＳのプロセッサによりプロ
セッサバスに供給され、ラッチ７０でラッチされ並列／
直列変換器７１へ送り込まれ、そこでファイバインター
フェース７２、ハイブリッド６０を経てファイバへ送信
される。ＯＯＢデータはＣＭ（ｔｏまたは１１）のプロ
セッサにより階層での次のレベル、すなわちＭＳ１２お
よび１３へ送信するために生成され、ＭＳ１２および１
３は以下のレベル、すなわちＮＭ１４および１５への送
信に順次責任を持つことを理解してもらいたい。ＭＳは
００ＢメツセージをＣＭからの命令があったときのみ出
力する。このことはＯＯＢデータ送信を制御プロセッサ
、それがＣＭまたはＭＳにあるとしても、の正常性に従
属させるものである。しかしながら、もしＣＭＩＯと（
：Ｍｌｌの両方が動作しないとすると、全交換システム
がとにかく動作しないから木並列メツセージ伝達システ
ムの信頼性は損なわれない。同じことはＭＳ１２と１３
の両方が動作しないときにもいえる。しかしながら、受
信された００Ｂデータの運命は同じではない。リセット
モジュール、例えば４５は、もしＲ／Ｔモジュールおよ
び３９の１つを経由してＣＭＩＯおよび１１のいずれか
一方からの正当なＯＯＢ指令を受信すれば、なお連関す
るＭ Ｓ １３をディスエーブルまたはリセットするこ
とができる。これに反して、ＣＭＩＯまたは１１のプロ
セッサはＯＯＢ指令によってはディスエーブルまたはリ
セットはできないで、ただオペレータだけがＶＤＴ端末
１６または１７によりディスエーブルまたはリセットで
きる。実際、正常動作下ではＣＭに付属する１Ｍ４２お
よび４３はＶＤＴから発出するデータに対してはトラン
スペアレントである。これらのことおよび付随した詳細
については本システムの並列メツセージ伝達方法の以下
の記述によりさらに理解されよう。
セッサバスに供給され、ラッチ７０でラッチされ並列／
直列変換器７１へ送り込まれ、そこでファイバインター
フェース７２、ハイブリッド６０を経てファイバへ送信
される。ＯＯＢデータはＣＭ（ｔｏまたは１１）のプロ
セッサにより階層での次のレベル、すなわちＭＳ１２お
よび１３へ送信するために生成され、ＭＳ１２および１
３は以下のレベル、すなわちＮＭ１４および１５への送
信に順次責任を持つことを理解してもらいたい。ＭＳは
００ＢメツセージをＣＭからの命令があったときのみ出
力する。このことはＯＯＢデータ送信を制御プロセッサ
、それがＣＭまたはＭＳにあるとしても、の正常性に従
属させるものである。しかしながら、もしＣＭＩＯと（
：Ｍｌｌの両方が動作しないとすると、全交換システム
がとにかく動作しないから木並列メツセージ伝達システ
ムの信頼性は損なわれない。同じことはＭＳ１２と１３
の両方が動作しないときにもいえる。しかしながら、受
信された００Ｂデータの運命は同じではない。リセット
モジュール、例えば４５は、もしＲ／Ｔモジュールおよ
び３９の１つを経由してＣＭＩＯおよび１１のいずれか
一方からの正当なＯＯＢ指令を受信すれば、なお連関す
るＭ Ｓ １３をディスエーブルまたはリセットするこ
とができる。これに反して、ＣＭＩＯまたは１１のプロ
セッサはＯＯＢ指令によってはディスエーブルまたはリ
セットはできないで、ただオペレータだけがＶＤＴ端末
１６または１７によりディスエーブルまたはリセットで
きる。実際、正常動作下ではＣＭに付属する１Ｍ４２お
よび４３はＶＤＴから発出するデータに対してはトラン
スペアレントである。これらのことおよび付随した詳細
については本システムの並列メツセージ伝達方法の以下
の記述によりさらに理解されよう。
本交換システムが正常に動作している限り、本発明のメ
ツセージ伝達および回復システムは、厳密な意味でのト
ランスペアレントなモニターモードで動作する。もし何
らかの理由で本交換システムがダウンしたとすると、オ
ペレータは、まず第１に、主ＣＭ（１０または１１のい
ずれか）を、対応するＶＤＴおよびリセットモジュール
（１６／４２または１７／４３）により停止させなけれ
ばならない。その後に主ＣＭはメツセージスイッチ１２
および１３をリセットおよび再ブートストラップするた
めに用いられ、また必要ならネットワークモジュール１
４および１５もまたＭＳ１２および１３によりリセット
される。
ツセージ伝達および回復システムは、厳密な意味でのト
ランスペアレントなモニターモードで動作する。もし何
らかの理由で本交換システムがダウンしたとすると、オ
ペレータは、まず第１に、主ＣＭ（１０または１１のい
ずれか）を、対応するＶＤＴおよびリセットモジュール
（１６／４２または１７／４３）により停止させなけれ
ばならない。その後に主ＣＭはメツセージスイッチ１２
および１３をリセットおよび再ブートストラップするた
めに用いられ、また必要ならネットワークモジュール１
４および１５もまたＭＳ１２および１３によりリセット
される。
以上に述べたように、回復メツセージ伝達は、いかなる
分散されたプロセッサのダウンによっても混乱させられ
ない並列のアウトオブバンド・リンクによって進められ
るので、リセット指令は異常状態のプロセッサにまで到
達することはない。
分散されたプロセッサのダウンによっても混乱させられ
ない並列のアウトオブバンド・リンクによって進められ
るので、リセット指令は異常状態のプロセッサにまで到
達することはない。
第１図に示す好適な構成例においては、計算モジュール
ｌＯおよび１１に取りつけられたリセットモジュール４
２および４３だけが、それぞれＶＤＴ端末を持っている
。リセットモジュールは指定された指令文字（通常は＼
゛′）が入るまではトランスペアレントでありＶＤＴと
ＣＭ間に出入する文字を通過させるか、指定された指令
文字が入ってくるとリセットモジュールは指令収集モー
ドになる。文字はそこで１６ビツトのバッファに収集さ
れる：例えばＣＭをリセットするために次の指令が入れ
られる。
ｌＯおよび１１に取りつけられたリセットモジュール４
２および４３だけが、それぞれＶＤＴ端末を持っている
。リセットモジュールは指定された指令文字（通常は＼
゛′）が入るまではトランスペアレントでありＶＤＴと
ＣＭ間に出入する文字を通過させるか、指定された指令
文字が入ってくるとリセットモジュールは指令収集モー
ドになる。文字はそこで１６ビツトのバッファに収集さ
れる：例えばＣＭをリセットするために次の指令が入れ
られる。
＼ＢＯＯＴ ＜ｃｒ＞
ここで＜ ｃｒ＞は登録（ｅｎｔｅｒ）キーである。リ
セットモジュールのファームウェアはＹＥＳ／Ｎｏ確認
を要求する。そこでＹＥＳが確認されるとリセットパル
スがＣＰＵインターフェース５５を通して出力され、リ
セットモジュールはＶＤＴにＢＯＯＴ ＩＮＩＴＩＡＴ
ＥＤ（ブートストラップ開始）を表示する。
セットモジュールのファームウェアはＹＥＳ／Ｎｏ確認
を要求する。そこでＹＥＳが確認されるとリセットパル
スがＣＰＵインターフェース５５を通して出力され、リ
セットモジュールはＶＤＴにＢＯＯＴ ＩＮＩＴＩＡＴ
ＥＤ（ブートストラップ開始）を表示する。
以下は本システムでサポートされる指令の例の操作コー
ドおよびパラメータである。
ドおよびパラメータである。
操作コード パラメータ 効 果＼ＢＯＯＴ
Ｃ０ＬＤ （Ｄｅｆ、） 初期設定からのりセッ
トをする犬容ユ記 憶装置からロードし 完全停止したシステ ムを動き出させる ＼ＢＯＯＴ ＷＡＲＭ 現用のシステム
を再ロードすることなく リセットする ＼ＪＡＭ 現用＋７）ＣＭ ＣＰｔ
１を強制的に非現用とする ＼Ｉ’１ＥＬＥＡＳＥ 強制されたＪＡ
Ｍから解放し活動を許す ＼ＲＥＳＴＡＲＴ （：Ｍ ＣＰＩ＋
をよりわけ禁止なく処理を中断さ せつオーム再スター ト機能を有するソフ トウエアで（ロード することなく）再ス タートさせる ＶＤＴに入れることができるいかなる指令もプロセッサ
によりＣＭに入れることができる。このようにして、Ｃ
Ｍが（Ｍ自体のリセットを開始することが可能となり（
例えば、再ローデイングの試行が成功しなかった後に）
、そこで以下のやりとりがＣＭとＲＭとの間で行われる
。
Ｃ０ＬＤ （Ｄｅｆ、） 初期設定からのりセッ
トをする犬容ユ記 憶装置からロードし 完全停止したシステ ムを動き出させる ＼ＢＯＯＴ ＷＡＲＭ 現用のシステム
を再ロードすることなく リセットする ＼ＪＡＭ 現用＋７）ＣＭ ＣＰｔ
１を強制的に非現用とする ＼Ｉ’１ＥＬＥＡＳＥ 強制されたＪＡ
Ｍから解放し活動を許す ＼ＲＥＳＴＡＲＴ （：Ｍ ＣＰＩ＋
をよりわけ禁止なく処理を中断さ せつオーム再スター ト機能を有するソフ トウエアで（ロード することなく）再ス タートさせる ＶＤＴに入れることができるいかなる指令もプロセッサ
によりＣＭに入れることができる。このようにして、Ｃ
Ｍが（Ｍ自体のリセットを開始することが可能となり（
例えば、再ローデイングの試行が成功しなかった後に）
、そこで以下のやりとりがＣＭとＲＭとの間で行われる
。
ＣＭからＲＭへ：＼Ｂ（１（ＩＴ ＣＯＬ［ｌＲＭから
ＣＭへ： ＰＬＥＡＳＥ ＣＯＮＦＩＲＭＣＭからＲＭ
へ： ＹＥＳ ＲＭからＣＭへ： ＢＯＯＴ ＩＮＩＴＩＡＴＥＤ（こ
の機械対機械のやりとりは実際上は１６進コードで行わ
れる。） やりとりの最後のシーケンスの間にリセットパルスがＣ
ＰＩＪインターフェース５５により計算モジュールのプ
ロセッサに印加される。かくしてＣＰＵ自身がリセット
される。
ＣＭへ： ＰＬＥＡＳＥ ＣＯＮＦＩＲＭＣＭからＲＭ
へ： ＹＥＳ ＲＭからＣＭへ： ＢＯＯＴ ＩＮＩＴＩＡＴＥＤ（こ
の機械対機械のやりとりは実際上は１６進コードで行わ
れる。） やりとりの最後のシーケンスの間にリセットパルスがＣ
ＰＩＪインターフェース５５により計算モジュールのプ
ロセッサに印加される。かくしてＣＰＵ自身がリセット
される。
Ｃ１１ｌおよびＭＳから下位レベルのリセットモジュー
ルへの００Ｂデータリンクは一方向性である。各リセッ
トモジュールには２木のＯＯＢ リンクが終端する、す
なわちＣＭまたはＭＳの各面からの１本ずつである。サ
ブシステム構成部分を強制的に制御するために用いられ
る指令コードはＯＯＢ リンクを通じて送られリセット
モジュールで検出され、その指令コードに基いた動作が
される。原則としてＶＤＴから入れられた指令のいずれ
もは、ＯＯＢ リンクにより送られる。指令は３バイト
で構成される、すなわち同期キャラクタ、操作コート、
パラメータ・コードである。各バイトにはアイドル・コ
ードが先行している。指令のＹＥＳ／Ｎｏの確認が必要
なときには、これがバイトに従う。
ルへの００Ｂデータリンクは一方向性である。各リセッ
トモジュールには２木のＯＯＢ リンクが終端する、す
なわちＣＭまたはＭＳの各面からの１本ずつである。サ
ブシステム構成部分を強制的に制御するために用いられ
る指令コードはＯＯＢ リンクを通じて送られリセット
モジュールで検出され、その指令コードに基いた動作が
される。原則としてＶＤＴから入れられた指令のいずれ
もは、ＯＯＢ リンクにより送られる。指令は３バイト
で構成される、すなわち同期キャラクタ、操作コート、
パラメータ・コードである。各バイトにはアイドル・コ
ードが先行している。指令のＹＥＳ／Ｎｏの確認が必要
なときには、これがバイトに従う。
各バイトは２００ミリ秒で送られるから、確認付きのひ
とつの指令に対しては、最悪の場合２．４秒かかる。Ｒ
Ｔモモジュール間マルチプレックス光伝送リンクは１２
５マイクロ秒のフレームの間に５１２のインバンドチャ
ンネルを運んでいる。１つの００８バイトは１フレーム
内で４回伝送され、少なくとも２００ミリ秒持続する。
とつの指令に対しては、最悪の場合２．４秒かかる。Ｒ
Ｔモモジュール間マルチプレックス光伝送リンクは１２
５マイクロ秒のフレームの間に５１２のインバンドチャ
ンネルを運んでいる。１つの００８バイトは１フレーム
内で４回伝送され、少なくとも２００ミリ秒持続する。
リセットモジュールはＲＴモジュールにより併給される
ＯＯＢデータを各１ミリ秒に１回サンプリングする。リ
セットモジュールにより受信されるＯＯＢデータは第５
図にフローチャート形式で示すファームウェアルーチン
により累算される前に選別される。その結果として、プ
ロセッサ５０が入ってくる００８バイトに注意を払う闇
値は受信した最後の３バイトが同じでなければならない
ということである。すなわち、ソフトウェアは１６の同
じバイトの後にそのバイトを正当なものとし記憶する。
ＯＯＢデータを各１ミリ秒に１回サンプリングする。リ
セットモジュールにより受信されるＯＯＢデータは第５
図にフローチャート形式で示すファームウェアルーチン
により累算される前に選別される。その結果として、プ
ロセッサ５０が入ってくる００８バイトに注意を払う闇
値は受信した最後の３バイトが同じでなければならない
ということである。すなわち、ソフトウェアは１６の同
じバイトの後にそのバイトを正当なものとし記憶する。
受信された正当な指令のシーケンスは次のようでなけれ
ばならない。すなわち、 ７Ｆ 同期キャラクタ ７Ｆ操作コード７Ｆ パラ
メータコード ここで、７Ｆはアイドルコードを表示する１６進数字で
ある。
ばならない。すなわち、 ７Ｆ 同期キャラクタ ７Ｆ操作コード７Ｆ パラ
メータコード ここで、７Ｆはアイドルコードを表示する１６進数字で
ある。
［発明の効果］
以上から明らかなように、本発明によれば主メツセージ
伝達システムから独立した、また交換階梯上での同一レ
ベルのプロセッサで制御されるシステムモジュールの範
囲を越えて動作する並列制御メツセージ伝達システムお
よび方法を提供することにより、また本システム内での
各単一レベルは２つの面あるいは二重化したモジュール
を有しており、かつ本システムはただ１面のみでその機
能を果たすことができるので、動作上の信頓性を実際上
非常に高めることが可能となった。
伝達システムから独立した、また交換階梯上での同一レ
ベルのプロセッサで制御されるシステムモジュールの範
囲を越えて動作する並列制御メツセージ伝達システムお
よび方法を提供することにより、また本システム内での
各単一レベルは２つの面あるいは二重化したモジュール
を有しており、かつ本システムはただ１面のみでその機
能を果たすことができるので、動作上の信頓性を実際上
非常に高めることが可能となった。
第１図は本発明のシステムおよび方法の一実施例を示す
ディジタルスイ・ツチのブロック図、第２図は第１図に
示した本発明実施例におけるリセットモジュールの一例
を示すブロック図、第３図は第１図示のＲ／Ｔブロック
における受信部分の一例を示すブロック図、 第４図は第１図示のＲ／Ｔブロックにおける送信部分の
一例を示すブロック図、および 第５図は第２図示のリセットモジュールのプロセッサに
より実行されるアウトオブバンド（００Ｂ）データにつ
いてのフィルタリング機能の一例を示すフローチャート
である。 １０．１１・・・計算モジュール（ｃＭ）、１２．１３
・・・メツセージスイッチ（ＭＳ）、１４．１５・・・
ネットワークモジュール（ＮＭ）、１６．１７・・・ビ
デオデイスプレィ端末（ＶＤＴ）、１８・・・入出力制
御装置（ＩＯＣ）、１９・・・バックアップデータ記憶
装置、２２．２３・・・ラインモジュール（ＬＭ）、２
４〜４１・・・受信器／送信器モジュール（Ｒ／Ｔ Ｍ
）、４２〜４７・・・リセットモジュール（ＲＭ）。 第２図
ディジタルスイ・ツチのブロック図、第２図は第１図に
示した本発明実施例におけるリセットモジュールの一例
を示すブロック図、第３図は第１図示のＲ／Ｔブロック
における受信部分の一例を示すブロック図、 第４図は第１図示のＲ／Ｔブロックにおける送信部分の
一例を示すブロック図、および 第５図は第２図示のリセットモジュールのプロセッサに
より実行されるアウトオブバンド（００Ｂ）データにつ
いてのフィルタリング機能の一例を示すフローチャート
である。 １０．１１・・・計算モジュール（ｃＭ）、１２．１３
・・・メツセージスイッチ（ＭＳ）、１４．１５・・・
ネットワークモジュール（ＮＭ）、１６．１７・・・ビ
デオデイスプレィ端末（ＶＤＴ）、１８・・・入出力制
御装置（ＩＯＣ）、１９・・・バックアップデータ記憶
装置、２２．２３・・・ラインモジュール（ＬＭ）、２
４〜４１・・・受信器／送信器モジュール（Ｒ／Ｔ Ｍ
）、４２〜４７・・・リセットモジュール（ＲＭ）。 第２図
Claims (1)
- 【特許請求の範囲】 １）複数の構成モジュールを有し、その各々はデータ制
御プロセッサを含み、およびその各々がデータリンクを
通じて他の構成モジュールと交信するようにした分散デ
ータ処理システム間で動作する並列メッセージ伝達シス
テムにおいて、（ａ）前記データリンクの１つを通して
符号化されたメッセージを送信する手段と、 （ｂ）前記データリンクの１つから前記符号化されたメ
ッセージを抜き出す手段と、 （ｃ）前記符号化されたメッセージを認知して復号化し
、および前記符号化されたメッセージに応じてあらかじ
め定められたデータ制御プロセッサを直接制御するメッ
セージ復号化手段と を具えたことを特徴とする並列メッセージ伝達システム
。 ２）前記符号化されたメッセージを抜き出す手段が、２
つの独立した前記データリンクの各々のリンク上の、少
くとも２つのあらかじめ定められ、かつ独立したビット
位置で送信されてきた前記符号化されたメッセージの構
成ビットを受信、記憶および転送する手段を具えたこと
を特徴とする請求項１記載の並列メッセージ伝達システ
ム。 ３）前記メッセージ復号化手段が、前記分散データ処理
システム内で前記復号化手段の位置を識別するための記
録されたラベルを具えたことを特徴とする請求項２記載
の並列メッセージ伝達システム。 ４）前記メッセージ復号化手段が、さらに前記符号化さ
れたメッセージの構成ビットにソフトウェアフィルタリ
ングオペレーションを行うプログラマブルローカルデー
タプロセッサを具えたことを特徴とする請求項３記載の
並列メッセージ伝達システム。 ５）前記プログラマブルローカルデータプロセッサが、
前記ソフトウェアフィルタリングオペレーション後に連
関するあらかじめ定められたデータプロセッサを符号化
されたメッセージに従ってリセットまたはディスエーブ
ルすることにより連関する前記データ制御プロセッサを
直接制御する手段を具えたことを特徴とする請求項４記
載の並列メッセージ伝達システム。 ６）前記メッセージ復号化手段が、さらに禁止されなけ
れば前記プログラマブルローカルデータプロセッサを、
連続、かつ周期的にリセットする正常リセット手段を具
えたことを特徴とする請求項５記載の並列メッセージ伝
達システム。 ７）前記符号化されたメッセージを抜き出す手段が、さ
らに前記分散データ処理システムの入力／出力端末に前
記符号化されたメッセージを中継するために非同期性の
受信器−送信器を具えたことを特徴とする請求項４、５
または６記載の並列メッセージ伝達システム。 ８）前記分散データ処理システムが中間段階のメッセー
ジスイッチモジュールを経て複数の電話交換ネットワー
クを制御する主計算モジュールを具えたことを特徴とす
る請求項１、２または３記載の並列メッセージ伝達シス
テム。 ９）前記分散データ処理システムが中間段階のメッセー
ジスイッチモジュールを経て複数の電話交換モジュール
を制御する主計算モジュールを具えたことを特徴とする
請求項４、５または６記載の並列メッセージ伝達システ
ム。 １０）構成モジュール間にデータ伝送リンクを有する分
散データ処理システム内でのロバストな並列メッセージ
伝達方法において （ａ）前記データリンクの１つを通して符号化されたメ
ッセージを送信するステップと、 （ｂ）前記符号化されたメッセージを抜き出すステップ
と、 （ｃ）前記符号化されたメッセージをあらかじめ定めら
れたソフトウェアフィルタリングルー チンにより認知あるいは拒否させるステップと、 認知された符号化されたメッセージに応じて前記分散デ
ータ処理システム内のあらかじめ定められたデータプロ
セッサを制御するステップと を具えたことを特徴とする並列メッセージ伝達方法。 １１）前記（ａ）ステップが、さらに前記データリンク
の他の１つを通して前記符号化されたメッセージを独立
して送信する部分ステップを具えたことを特徴とする請
求項１０記載のロバストな並列メッセージ伝達方法。 １２）前記（ｂ）ステップが、さらに前記データリンク
の１つから抜き出された前記符号化されたメッセージを
前記データリンクの他の１つから抜き出された前記符号
化されたメッセージと比較する部分ステップを具えたこ
とを特徴とする請求項１１記載のロバストな並列メッセ
ージ伝達方法。 １３）前記あらかじめ定められたソフトウェアフィルタ
リングルーチンが、あらかじめ定められた数の抜き出さ
れた引き続く符号化されたメッセージを比較し、もし全
く同一であったら、さらに大きなあらかじめ定められた
数に至るまで当該符号化されたメッセージの比較を続け
た結果、以前に抜き出したさらに大きなあらかじめ定め
られた数の符号化されたメッセージに全く同一であった
ら、その最後に比較した符号化されたメッセージを正当
なものとして記憶するステップ部分を具えたことを特徴
とする請求項１０、１１または１２記載の並列メッセー
ジ伝達システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA548,919 | 1987-10-08 | ||
| CA000548919A CA1297593C (en) | 1987-10-08 | 1987-10-08 | Fault tolerant ancillary messaging and recovery system and method within adigital switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120987A true JPH01120987A (ja) | 1989-05-12 |
| JPH0834617B2 JPH0834617B2 (ja) | 1996-03-29 |
Family
ID=4136617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63252198A Expired - Lifetime JPH0834617B2 (ja) | 1987-10-08 | 1988-10-07 | 補助メッセージ伝達システムおよび方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5134704A (ja) |
| EP (1) | EP0311347B1 (ja) |
| JP (1) | JPH0834617B2 (ja) |
| CN (1) | CN1031096C (ja) |
| CA (1) | CA1297593C (ja) |
| DE (1) | DE3886654T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0724813B1 (en) * | 1994-07-15 | 2005-07-20 | Koninklijke Philips Electronics N.V. | Telecommunication exchange comprising a processor system, and a processor system |
| JP2886093B2 (ja) * | 1994-07-28 | 1999-04-26 | 株式会社日立製作所 | 障害処理方法および情報処理システム |
| DE19836347C2 (de) | 1998-08-11 | 2001-11-15 | Ericsson Telefon Ab L M | Fehlertolerantes Computersystem |
| US6366772B1 (en) * | 1999-07-22 | 2002-04-02 | Xircom Wireless, Inc. | Caller identification delivery in a wireless local loop or other systems |
| US6392990B1 (en) | 1999-07-23 | 2002-05-21 | Glenayre Electronics, Inc. | Method for implementing interface redundancy in a computer network |
| US6807269B1 (en) | 2000-07-20 | 2004-10-19 | Cisco Technology, Inc. | Call management implemented using call routing engine |
| US6801613B1 (en) * | 2000-08-31 | 2004-10-05 | Cisco Technology, Inc. | Associating call appearance with data associated with call |
| US6674852B1 (en) | 2000-08-31 | 2004-01-06 | Cisco Technology, Inc. | Call management implemented using call routing engine |
| US6690789B1 (en) * | 2000-08-31 | 2004-02-10 | Cisco Technology, Inc. | Fault tolerant telephony control |
| US7630296B2 (en) * | 2006-04-14 | 2009-12-08 | Adc Telecommunications, Inc. | System and method for remotely restoring inoperative data communications |
| DE102015205670A1 (de) * | 2015-03-30 | 2016-06-09 | Volkswagen Aktiengesellschaft | Angriffserkennungsverfahren, Angriffserkennungsvorrichtung und Bussystem für ein Kraftfahrzeug |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123191A (en) * | 1980-03-04 | 1981-09-28 | Fujitsu Ltd | Inter-processor communication control system |
| JPS60167591A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 系切替方式 |
| JPS60261289A (ja) * | 1984-06-08 | 1985-12-24 | Hitachi Ltd | 機能分散形交換局システム立上げ方式 |
| JPS62122399A (ja) * | 1985-02-13 | 1987-06-03 | Nec Corp | 分散制御形電子交換システム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3908099A (en) * | 1974-09-27 | 1975-09-23 | Gte Automatic Electric Lab Inc | Fault detection system for a telephone exchange |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4131945A (en) * | 1977-01-10 | 1978-12-26 | Xerox Corporation | Watch dog timer module for a controller |
| US4133979A (en) * | 1977-01-26 | 1979-01-09 | Trw, Inc. | Multifrequency sender/receiver in a multi-time slot digital data stream |
| US4288870A (en) * | 1978-02-02 | 1981-09-08 | Trw, Inc. | Integrated telephone transmission and switching system |
| CA1097782A (en) * | 1978-06-05 | 1981-03-17 | John J. Den Otter | Modular time division switching system |
| US4639889A (en) * | 1980-02-19 | 1987-01-27 | Omron Tateisi Electronics Company | System for controlling communication between a main control assembly and programmable terminal units |
| US4413335A (en) * | 1981-11-27 | 1983-11-01 | Gte Automatic Electric Labs Inc. | Fault recovery apparatus for a PCM switching network |
| US4535453A (en) * | 1982-12-27 | 1985-08-13 | Siemens Corporate Research & Support, Inc. | Signaling input/output processing module for a telecommunication system |
| US4550404A (en) * | 1983-05-11 | 1985-10-29 | At&T Bell Laboratories | Switching system having remote switching capability |
| ATE71788T1 (de) * | 1986-03-12 | 1992-02-15 | Siemens Ag | Verfahren zum betrieb einer fehlergesicherten hochverfuegbaren multiprozessorzentralsteuereinheit eines vermittlungssystemes. |
| EP0238841B1 (de) * | 1986-03-12 | 1991-11-06 | Siemens Aktiengesellschaft | Fehlergesicherte, hochverfügbare Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes und Verfahren zum Speicherkonfigurationsbetrieb dieser Zentralsteuereinheit |
| ES2025238B3 (es) * | 1987-05-22 | 1992-03-16 | Siemens Ag | Disposicion de conexion para conmutadores telefonicos de señalizacion a distancia, especialmente conmutadores de telefonia automatica - multiplex de tiempo - pcm, con un campo de acoplo central y con campos de acoplo parcial y de centrales conectados a estos |
-
1987
- 1987-10-08 CA CA000548919A patent/CA1297593C/en not_active Expired - Fee Related
-
1988
- 1988-02-09 US US07/153,947 patent/US5134704A/en not_active Expired - Lifetime
- 1988-10-04 DE DE88309227T patent/DE3886654T2/de not_active Expired - Fee Related
- 1988-10-04 EP EP88309227A patent/EP0311347B1/en not_active Expired - Lifetime
- 1988-10-07 JP JP63252198A patent/JPH0834617B2/ja not_active Expired - Lifetime
- 1988-10-08 CN CN88109127A patent/CN1031096C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123191A (en) * | 1980-03-04 | 1981-09-28 | Fujitsu Ltd | Inter-processor communication control system |
| JPS60167591A (ja) * | 1984-02-10 | 1985-08-30 | Hitachi Ltd | 系切替方式 |
| JPS60261289A (ja) * | 1984-06-08 | 1985-12-24 | Hitachi Ltd | 機能分散形交換局システム立上げ方式 |
| JPS62122399A (ja) * | 1985-02-13 | 1987-06-03 | Nec Corp | 分散制御形電子交換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5134704A (en) | 1992-07-28 |
| CN1031096C (zh) | 1996-02-21 |
| CA1297593C (en) | 1992-03-17 |
| EP0311347B1 (en) | 1993-12-29 |
| EP0311347A3 (en) | 1989-10-04 |
| DE3886654T2 (de) | 1994-05-05 |
| CN1033327A (zh) | 1989-06-07 |
| EP0311347A2 (en) | 1989-04-12 |
| DE3886654D1 (de) | 1994-02-10 |
| JPH0834617B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5636203A (en) | Method and system for identifying fault locations in a communications network | |
| EP0579029A2 (en) | Connection protection in a digital telecommunications system | |
| JPH01120987A (ja) | 補助メッセージ伝達システムおよび方法 | |
| JP3505406B2 (ja) | リングネットワークシステムおよび伝送装置 | |
| JP3608850B2 (ja) | Ｓｏｎｅｔ伝送装置の回線接続変更システム | |
| JP2962062B2 (ja) | プロセッサ監視方式 | |
| JP2947311B2 (ja) | リング形通信システムにおける子局監視システム | |
| JPH03106247A (ja) | 電子交換機の保守運用制御方式 | |
| JP2850827B2 (ja) | 伝送路障害自動救済システム | |
| JP3323041B2 (ja) | 交換ノードの収容替え方法 | |
| JPH11187474A (ja) | 交換機のシステムダウントーキ信号制御方式 | |
| KR20000000896A (ko) | 통화회선 감시제어방법 | |
| JPS61166257A (ja) | 遠方監視制御装置 | |
| JPH02134041A (ja) | 集線装置システム | |
| JPH05284217A (ja) | Ｎｏ．７信号方式トランクの自動輻輳制御方法及び装置 | |
| JPS5827456A (ja) | 加入者空塞情報収集方式 | |
| JPH0946395A (ja) | バックアップ機能付ターミナルアダプタ | |
| KR960006391A (ko) | Isdn no.7메시지전달부의 신호링크 관리방법 | |
| JPH0396149A (ja) | 制御信号伝送処理方法 | |
| JPS6257353A (ja) | 方路閉塞制御方式 | |
| JPH11154956A (ja) | 強制停止制御方式 | |
| JP2001103069A (ja) | Ａｔｍ伝送装置及びａｔｍ伝送方法 | |
| JPH09224037A (ja) | 加入者線伝送路異常状態通知方法とそのシステム | |
| JPH05292184A (ja) | 網管理装置と交換機間のスイッチング情報整合性同期化方式 | |
| JPH0622353A (ja) | 時分割多重化装置 |