[go: up one dir, main page]

JP7632714B2 - 多層配線構造体 - Google Patents

多層配線構造体 Download PDF

Info

Publication number
JP7632714B2
JP7632714B2 JP2024035166A JP2024035166A JP7632714B2 JP 7632714 B2 JP7632714 B2 JP 7632714B2 JP 2024035166 A JP2024035166 A JP 2024035166A JP 2024035166 A JP2024035166 A JP 2024035166A JP 7632714 B2 JP7632714 B2 JP 7632714B2
Authority
JP
Japan
Prior art keywords
wiring
film
layer
inorganic
inorganic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024035166A
Other languages
English (en)
Other versions
JP2024069353A (ja
Inventor
寛 工藤
貴正 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2024069353A publication Critical patent/JP2024069353A/ja
Application granted granted Critical
Publication of JP7632714B2 publication Critical patent/JP7632714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、多層配線構造体及びその製造方法に関する。特に、Ｃｕ配線が絶縁層を介して多層化された多層配線構造体及びその製造方法に関する。
複数の層に複数の配線が配置され、異なる層に配置された複数の配線を接続するための接続孔が設けられた多層配線構造体が知られている（例えば、特許文献１参照。）。このような多層配線構造体においては、層と層との間の絶縁材料として、ポリイミドなどの有機樹脂材料が用いられる場合が多い。有機樹脂材料の誘電率は一般的に小さな値であり、配線を伝達する信号の遅延が生じにくいからである。
特開２０００－１５０５１９号公報
しかしながら、有機樹脂材料の熱膨張率は配線の材料である銅などの熱膨張率よりも大きい。このため、配線構造体に熱サイクル試験を施したり高温の環境で使用したりすると、樹脂材料の熱膨張率と配線の熱膨張率との差により、接続孔の底部などで断線が起こりやすくなる。
すなわち、有機樹脂の熱膨張率（線膨張率）は５０～１００Ｅ－６／Ｋであるのに対し、配線材として銅（Ｃｕ）を用いる場合には、配線材の熱膨張率（線膨張率）は１７Ｅ－６／Ｋである。このように、有機樹脂の熱膨張率が配線材の熱膨張率が数倍大きく、配線層の形成工程において例えば２００℃を超える雰囲気に曝された場合、接続孔の銅に引っ張り応力が発生することとなる。なお、引っ張り応力は有機樹脂の熱膨張が有機樹脂の上下の配線の間の距離を引き離す方向に作用するために発生する。
このため、この引っ張り応力を緩和しようとして接続孔内の銅が移動しようとし、接続孔の底部にボイドが形成されることとなる。このボイドにより、上下の配線の間の電気的な接続不良が生じる。
また、このようなボイドの発生以外にも、接続孔の底部及び側面を覆うバリア導電層と有機樹脂の密着力が低いので、バリア導電層の変形や有機樹脂からの剥離も発生する。
一般にプリント基板やインターポーザーなどの多層配線構造は、－２５℃から１２５℃までの温度の変化サイクルが発生する環境下で使用されることが想定されている。このような環境における温度の変化サイクルも接続孔内の銅に対して強い引っ張り応力を発生させ、上記と同様に接続不良が発生する。
また、近年においてはＬＳＩの微細化及び高集積化が進むとともに、プリント基板やインターポーザーへのＬＳＩチップの実装が増える傾向にある。したがって、多層配線構造に対して配線層の高密度化の要求が一層高まっている。
このような高密度化を実現するためには、配線の幅、配線の間隔及び接続孔のサイズを縮小し、さらに、接続銅の上部にさらに接続孔を重ねるスタックトビアと呼ばれる構造が
必要となる。このため、接続孔内の銅の引っ張り応力をさらに増大させ、接続の不良率の発生が高まり、信頼性を低下させる原因となっている。
そこで、本発明は、接続孔の底部などでの断線を低減させる多層配線構造体などを提供することをその目的の一つとする。
また、接続孔の高さを小さくすることにより、引っ張り応力を若干小さくすることができる。しかし、このことは上下配線層の距離が小さくなるので、寄生容量の増大、クロストーク及び信号伝搬遅延が生じる。このため、プリント基板やインターポーザー上に実装されるＬＳＩの性能を十分発揮させることが困難となる。
そこで、本発明は、上下配線層の距離が小さくなっても寄生容量の増大、クロストーク及び信号伝搬遅延を従来の多層配線構造体よりも抑制することができる多層配線構造体などを提供することを別の目的とする。
また、接続孔の高さが小さくなると、電解メッキにより接続孔内に銅を充填させるときに、電解メッキ溶液中の添加剤（レベラー）の効果が小さくなるため、十分な銅の充填ができなくなる。このため、接続孔内にボイドが形成され、接続孔底部のボイドの形成と同様に信頼性を低下させる原因となる。
そこで、本発明は、接続孔内にボイドが発生するのを抑制した多層配線構造体などを提供することを別の目的とする。
また、銅配線間の絶縁膜として有機樹脂材料膜を用いる場合、従来の多層配線構造体においては、銅配線の底部を除いて銅配線の外周が有機樹脂材料膜と直接接していた。このため、熱処理が加わるごとに銅原子が周囲の有機樹脂材料膜に熱拡散する。また、隣接する配線間に生ずる電界によっても銅原子がイオン化し拡散する。このような拡散により、配線間の距離が小さくなると、配線間におけるショートや有機樹脂絶縁膜の絶縁破壊が発生しやすくなるという課題もある。
また、ＬＳＩの構成においては、Ｃｕ配線の形成にはダマシン法が用いられている。ダマシン法においては、Ｃｕ原子の拡散を抑制するために、Ｃｕ配線の側面と底部にバリアメタルを配置している。しかしながら、バリアメタルの材料として用いられるＴｉやＴａを含む材料は電気抵抗が高い。このため、配線幅に対してバリアメタルの厚さが厚いほど配線の抵抗が増加してしまう課題もある。
本発明の一実施形態として、基材と、下層Ｃｕ配線と、上層Ｃｕ配線と、ビア接続部とを備える多層配線構造体を提供する。前記下層Ｃｕ配線は、基材の上に配置される。前記上層Ｃｕ配線は、前記下層Ｃｕ配線上に位置する無機材料膜と前記無機材料膜上に位置する有機樹脂材料膜とを含む絶縁層上に配置される。前記ビア接続部は、前記下層Ｃｕ配線と前記上層Ｃｕ配線とが重畳する領域の前記絶縁層を上下に貫通するビア接続孔に配置される。また、前記ビア接続部は、前記ビア接続孔の底部に露出する前記下層Ｃｕ配線上と前記ビア接続孔の内壁上とに配置されたバリア導電層を有する。また、前記有機樹脂材料膜を構成する材料の誘電率の値は、前記無機材料膜を構成する材料の誘電率の値よりも小さい。
また、本発明の一実施形態として、複数の層が積層して形成される多層配線構造体を提供する。前記複数の層は、隣接する第１の層および第２の層を含む。前記第１の層は、第１のＣｕ配線を有する。前記第２の層は、第２のＣｕ配線と、絶縁膜と、ビア接続部と、
を備える、前記絶縁膜は、前記第２のＣｕ配線と前記第１のＣｕ配線との間に配置される。前記ビア接続部は、前記第１のＣｕ配線と前記第２のＣｕ配線とが重畳する領域の前記絶縁層を上下に貫通するビア接続孔に配置される。前記絶縁膜は、前記第２のＣｕ配線の表面のうちすくなくとも前記第１のＣｕ配線の側の面を覆う無機材料膜と、前記無機材料膜を覆う有機材料膜と、を備える。前記ビア接続部は、前記ビア接続孔の底部に露出する前記第２のＣｕ配線上と前記ビア接続孔の内壁上とに配置されたバリア導電層を有する。また、前記有機樹脂材料膜を構成する材料の誘電率の値は、前記無機材料膜を構成する材料の誘電率の値よりも小さい。
また、本発明の一実施形態として、基材上に下層Ｃｕ配線を形成し、前記下層Ｃｕ配線上に無機材料膜を形成し、前記無機材料膜上に有機樹脂材料膜を成膜して、前記無機材料膜と前記有機材料膜とを含む絶縁層を形成し、前記絶縁層を前記下層Ｃｕ配線に達するように開口させてビア接続孔を形成し、前記ビア接続孔の底部および内壁にバリア導電層を形成し、前記ビア接続部にＣｕを充填してビア接続部を形成し、前記ビア接続部上に上層Ｃｕ配線を形成することを含み、前記無機材料膜を構成する材料の誘電率の値は、前記無機材料膜を構成する材料の誘電率の値よりも小さい、多層配線構造体の製造方法が提供される。
このような多層配線構造体及び多層配線構造体の製造方法によれば、上層基材に占める有機樹脂材料膜の割合を減少させることができる。これにより、有機樹脂材料膜とＣｕとの熱膨張率の差によりビア接続孔の底部などにボイドなどが発生し、上層Ｃｕ配線または第１の配線と下層Ｃｕ配線または第２の配線との断線の発生を低減させることができる。また、Ｃｕ配線間の配線容量の増大を抑制することができる。
また、本発明の上記一実施形態において、無機絶縁膜の、前記ビア接続孔の内壁側の端部がバリア導電層に接触する構成となっていてもよい。
この構成により、ビア接続孔の底部などにボイドが発生することを抑制することができる。
また、本発明の上記一実施形態において、無機絶縁膜は、下層Ｃｕ配線または第２の配線の上面及び側面を覆うように形成されている構成となっていてもよい。なお、第２の配線の上面とは、第２の配線の表面のうち第１の配線の側の面をいう。
この構成により、下層Ｃｕ配線または第２の配線からのＣｕ原子やＣｕイオンの拡散を抑制することができる。この効果は、無機絶縁膜として窒化珪素膜を用いることにより顕著となる。窒化珪素はＣｕの拡散を制御する効果が大きいからである。また、下層Ｃｕ配線または第２の配線の側面にバリアメタルを配置する必要がないので、下層Ｃｕ配線または第２の配線の幅が小さくなるにしたがって増加する抵抗値の上昇を低減することができる。
また、本発明の上記一実施形態において、無機材料膜と有機樹脂材料膜との膜厚の合計に対する無機材料膜の割合を２０％以上８０％以下とするのが好ましい。
無機材料膜の割合をこのようにすることにより、さらに効果的に上層Ｃｕ配線または第１の配線と下層Ｃｕ配線または第２の配線との断線を防止できる上に、一般的に有機樹脂材料膜の誘電率は無機材料膜の誘電率よりも低いので、上層Ｃｕ配線または第１の配線と下層Ｃｕ配線または第２の配線との間の配線容量を減少させることができ、配線が伝達する信号の遅延を抑制することができる。
また、本発明の上記一実施形態において、無機材料膜は珪素を含み、バリア導電層の材料は高融点金属またはその化合物を含むことが好ましい。さらに、無機材料膜とバリアメタル層とが接触していることが好ましい。
珪素を含む無機材料膜と高融点金属またはその化合物を含む材料とは良好な密着性を有するので、さらに効果的に上層Ｃｕ配線または第１の配線と下層Ｃｕ配線または第２の配線との断線を防止できる。
本発明の一実施形態によれば、接続孔の底部などでの断線の発生を抑制する多層配線構造体などを提供することができる。また、本発明の一実施形態によれば、配線間の配線容量の増大を抑制する多層配線構造体などを提供することができる。
本発明の一実施形態に係る配線構造体の接続孔を含む断面図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体を用いてＬＳＩチップを配置した構造の一例図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体を用いてＬＳＩチップを配置した構造の一例図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の製造過程を示す図である。 本発明の一実施形態に係る配線構造体の断面の一例を示す図である。 本発明の一実施形態に係る配線構造体の製造における不良の発生割合を示すグラフである。 本発明の一実施形態に係る配線構造体の製造における不良の発生割合を示すグラフである。
以下に、本発明を実施するための形態について、実施形態として説明を行う。なお、本発明は、これらの実施形態に限定されることはなく、これらの実施形態を必要に応じて変形して実施することができる。なお、図面において、幅、長さ、厚さなどは誇張する場合があり、本発明を実施する場合と異なっている場合がある。また、以下の説明における成膜時の膜厚、材料、条件などは例示であり、必要に応じて変更して実施することができる。
（実施形態１）
図１は、本発明の一実施形態に係る配線構造体の断面図を示す。図１においては、第１層（下層）の配線と第２層（上層）の配線とを接続するための接続孔の断面も含まれている。接続孔は、第１層の配線と第２層の配線とが重畳する領域に配置される。なお、接続孔に配置される第２層の配線の部分をビア接続部という場合がある。
図１において、基材（基板）１０１上に配線材料１０２が配置される。基材１０１の材料には特に制限はないが、例えば、シリコンなどの半導体、ガラスなどを挙げることができる。基材１０１がシリコン基板である場合には、シリコン基板上に絶縁膜として酸化珪素膜が形成しておくことが好ましい。基材１０１の厚さには特に制限はないが、例えば、３００μｍ以上１０００μｍ以下の範囲で設定することができる。基材１０１の下にサポート基板を使用すれば（図示せず）、１０μｍ以上１００μｍ以下の厚さの基材を使用することもできる。また、基材１０１が層構造を有しその中の一層又は複数の層に配線が既に形成されていてもよい。
配線材料１０２は、第１層の配線を構成する。配線材料１０２には、Ａｕ、Ａｌ、Ｃｕなどの導電性を有する材料が用いられる。なかでも導電性が高く、かつ材料コストの低いＣｕを用いることが好ましい。配線材料１０２の厚さには特に制限はないが、例えば、４μｍ程度である。基材１０１と配線材料１０２の間にバリアメタル１０３が配置されているのが好ましい。これにより、配線材料１０２を構成する金属が基材１０１側へ拡散することが防止される。バリアメタル１０３には、高融点金属またはその化合物を用いることができる。高融点金属またはその化合物は、有機樹脂材料膜を構成する有機絶縁材料を熱硬化する温度よりも融点が高い材料であって、その融点が１５００℃以上である。高融点金属またはその化合物として、例えば、バリアメタル１０３には、Ｔｉ、ＴｉＮあるいはＴａ、ＴａＮなどの材料が用いることができる。
基材１０１の上面並びに配線材料１０２の上面及び側面には、無機材料膜が配置される。無機材料膜は、第１層の配線と第２層の配線との接続孔以外における絶縁膜を構成する。無機材材料膜は、単層ないし複数層により構成される。好ましくは、無機材料膜は、異種材料の無機材料膜を複数積層することにより構成することが好ましい。図１では、無機材料膜は、第１の無機材料膜１０４と、第１の無機材料膜１０４の上に成膜された第２の無機材料膜１０５と、により構成される。
第１の無機材料膜１０４は、例えば、窒化珪素により形成される膜であり、プラズマＣＶＤ法により成膜される。第２の無機材料膜１０５は、例えば、酸化珪素により形成される膜であり、プラズマＣＶＤ法により成膜される。配線材料１０２の上面及び側面が窒化珪素膜により覆われることにより、配線材料１０２の原子や分子、イオンの拡散を防ぐことができる。また、配線材料１０２の下面にはバリアメタル１０３が配置されているので、バリアメタル１０３によっても配線材料１０２の原子や分子、イオンの拡散を防ぐことができる。第１の無機材料膜と第２の無機材料膜の厚さは、所望の絶縁性が得られる程度で適宜選択可能である。第１の無機材料膜１０４の厚さは０．１μｍであり第２の無機材料膜１０５の厚さは２μｍとしてもよい。
第２の無機材料膜１０５の上には、有機絶縁材料を用いる有機樹脂材料膜１０６が配置される。有機材料膜１０６は、第１層の配線と第２層の配線との接続孔以外における絶縁膜を構成する。有機樹脂材料膜１０６の材料としては、例えばポリイミドを用いることができる。ポリイミドなどの有機材料は誘電率がプラズマＣＶＤで成膜されるＰ－ＳｉＮ膜やＰ－ＳｉＯ2膜の無機材料よりも小さいので、複数の層に配置される複数の配線材料の
間の配線容量を小さくし、配線材料を伝達する信号の遅延量を小さくすることができる。有機樹脂材料膜１０６の厚さは所望の絶縁性が得られる程度で適宜選択可能である。好ま
しくは、配線材料１０２の上方に配置される第２の無機材料膜１０５の上において、第１の無機材料膜１０４、第２の無機材料膜１０５、有機材料膜１０６及び有機樹脂材料膜１０６のそれぞれの厚さの合計の２０％以上８０％以下となるように有機樹脂材料膜１０６の厚さを調整すると、微細化と周囲の熱膨張の緩衝性を両立することができる。無機材料の誘電率が一般的に有機樹脂材料の誘電率よりも大きいので、２０％を下回ると微細化による寄生容量の増大を招くからである。また、有機材料の熱膨張率が配線材料の熱膨張率よりも大きいので、８０％を上回ると、熱膨張によるボイドの発生の割合が高まるからである。例えば、Ｐ－ＳｉＯ2膜の熱膨張率（線膨張率）は、０．５～２Ｅ－６／Ｋであり
、有機樹脂膜の１０分の１から１００分の１程度である。
第１の有機材料膜１０６を構成する材料の誘電率は、第１の無機材料膜１０４を構成する材料の誘電率および第２の無機材料膜１０５を構成する材料の誘電率のいずれよりも小さくなっているのが好ましい。これにより、配線材料の間の配線容量の増大を抑制することができる。また、第１の無機材料膜１０４を構成する材料の誘電率と第２の無機材料膜１０５を構成する材料の誘電率の関係は、両者が等しくても、前者が後者よりも大きくても、あるいは、前者が後者よりも小さくてもよい。
具体的な材料の誘電率の値を述べると次のようになる。第１の有機材料膜１０６を構成する材料としてポリイミドを用いる場合には、ポリイミドの誘電率は、３．５以下となるのが好ましい。これは、第１の無機材料膜１０４を構成する材料の一例であるＰ－ＳｉＮの誘電率は通常７．０であり、第２の無機材料膜１０５を構成する材料の一例であるＰ－ＳｉＯ2の誘電率は通常４．１であるからである。また、第１の無機材料膜１０４を構成
する材料として、Ｐ－ＳｉＮを用い、第２の無機材料膜１０５を構成する材料として、Ｐ－ＳｉＯ2を用いる場合には、第１の無機材料膜１０４を構成する材料の誘電率は、第２
の無機材料膜１０５を構成する材料の誘電率よりも大きくなる。したがって、この場合には、配線容量の増大を抑制する観点からは、第１の無機材料膜１０４の膜厚は小さいのが好ましく、例えば第２の無機材料膜１０５の膜厚よりも小さくするのが好ましい。
第１の無機材料膜１０４としてＰ－ＳｉＮ膜を用い、第２の無機材料膜１０５としてＰ－ＳｉＯ2膜を用い、有機樹脂材料膜１０６としてポリイミド膜を用いる場合には、それ
ぞれの膜の厚さは、例えば、０．１μｍ、２．０μｍ及び８．０μｍ（配線上の厚さ）とすることができる。したがって、この場合にはＰ－ＳｉＯ2膜の厚さはポリイミド膜の厚
さの２５％となる。なお、ポリイミドは硬化のための熱処理により１５％前後の熱収縮をするので、ポリイミドを塗布する際には、このような熱収縮を考慮し、配線上で９．４μｍの厚さとする。また、配線材料１０２の厚さは４．０μｍとすることができるので、この場合は、全厚は１３．４μｍとなる。なお、第１の無機材料膜１０４、第２の無機材料膜１０５は配線上と配線以外の部分で厚さが同じであるので、第１の無機材料膜１０４、第２の無機材料膜１０５は無視することができる。
第１層の配線と第２層の配線とを接続するために接続孔の部分においては、有機樹脂材料膜１０６、第２の無機材料膜１０５及び第１の無機材料膜１０４に、底部が配線材料１０２に達するビア接続孔が形成され、その底面及び側面にバリア導電層としてのバリアメタル膜１０７が形成され、バリアメタル膜１０７の上に配線材料１０８が配置される。バリアメタル膜１０７の材料は高融点金属またはその化合物を用いることができる。例えば、バリアメタル１０３には、Ｔｉ、ＴｉＮあるいはＴａ、ＴａＮなどの材料が用いることができる。配線材料１０８は上層の第２層における配線を構成する。すなわち、配線材料１０８は、配線材料１０２が配置される層とは別の層に配置される配線を構成する。
なお、ポリイミド膜はスピンコートやフィルムの貼り付けなどを用いることにより成膜できる。しかし、膜の厚さには限界がある。例えば、スピンコートやフィルムの貼り付け
を用いる場合には約２０μｍが限界である。一方、Ｐ－ＳｉＯ2膜の成膜において膜の厚
さには事実上制限がない。そこで、接続孔の高さが不足する場合には、Ｐ－ＳｉＯ2膜の
厚さにより、接続孔の高さを調整することができる。これにより、下層の配線と上層の配線との間の配線容量やインピーダンスの整合を図ることができる。
また、シリコンウェハーを基板１０１として用いる場合には、有機樹脂やＣｕ配線は引っ張り応力を有するので、ウェハーが反ってしまう場合がある。この反りは配線層数が増えるにつれ大きくなるので、露光装置やプラズマＣＶＤ装置で処理に適さなくなる場合がある。また、ウェハーからインターポーザーを切り出し、チップ化した場合でもこの反りは残るため、チップ同士の積層やマザーボードへの接合において不良が生ずる場合がある。しかし、この問題は、Ｐ－ＳｉＯ2膜に圧縮応力を持たせることにより、有機樹脂やＣ
ｕ配線の有する引っ張り応力とバランスを図ることができる。
上述のように有機樹脂膜よりも熱膨張率の小さいＰ－ＳｉＯ2膜を有機樹脂材料膜１０
６の下に配置することにより、接続孔内にＣｕを用いる場合の引っ張り応力を低減することができる。例えば、上層の配線と下層の配線との距離、すなわち、接続孔の高さ、を１０μｍとし、この１０μｍの距離間に２μｍの厚さのＰ－ＳｉＯ2膜を形成し、残りの約
８μｍを有機樹脂材料膜とする。このときの引っ張り応力は、１０μｍの距離間の全てを有機樹脂材料膜とした場合よりも２０％低減する。
この数値は単純に熱膨張率の差から算出される値であるが、接続孔の側面に形成されるバリアメタル膜１０７のＴｉやＴａを含む材料とＰ－ＳｉＯ2との強い密着力（８００Ｎ
／ｍ以上となる。一方、バリアメタル層１０７の材料とポリイミドとの密着力は３００Ｎ／ｍ以下である。）及びＰ－ＳｉＯ2の高い弾性率（４０ＧＰａ以上となる。一方、ポリ
イミドの弾性率は３～７ＧＰａである。）の作用を加えると引っ張り応力はさらに低下する。このため、配線の形成工程で、高温処理により配線が配置される層でポリイミドが熱膨張による弾性変形を起こそうとしても、ポリイミドの上下に配置されるＰ－ＳｉＯ2の
弾性率が高いので、容易に変形することができない。このことが、接続孔内における引っ張り応力をさらに小さくしている。
配線材料１０８の上面及び側面は、配線材料１０２と同様に、無機材料膜により覆われる。例えば、配線材料１０８の上面及び側面に第１の無機材料膜１０９が配置され、第１の無機材料膜１０９の上に第２の無機材料膜１１０が配置される。また、第２の無機材料膜１１０の上に有機樹脂材料膜１１１が配置される。
配線材料１０８のバリアメタルと接していない部分及び配線材料１０２のそれぞれの上面及び側面をプラズマ窒化膜（Ｐ－ＳｉＮ膜）により覆うことにより、配線材料１０８、１０２の原子や分子、イオンが熱などにより、有機樹脂材料膜１０６、１１１内に拡散することを防止することができる。また、接続孔の底面及び側面のバリアメタル膜１０７によっても、配線材料１０８の原子や分子、イオンが熱などにより、有機樹脂材料膜１０６内に拡散することを防止することができる。
また、第２の無機材料膜１０５の材料として酸化珪素を用いることにより、接続孔の内面に配置されるバリアメタルとの密着性が高まり、断線を抑制することができる。この場合、第２の無機材料膜１０５を第１の無機材料膜１０４より厚くすることにより、バリアメタルとの密着性をより高めることができる。また、第１の無機材料膜１０４としてＰ－ＳｉＮ膜を用いる場合には、第１の無機材料膜１０４と同程度の厚さとすることにより、さらにバリアメタルとの密着性をより高めることができる。
また、配線材料１０８、１０２により構成される上層配線および下層配線の側面をバリ
アメタルで覆う必要がない。バリアメタルは一般的にＣｕなどの配線材料よりも抵抗値が高く、バリアメタルを多く用いると配線の抵抗値が増加する。したがって、本実施形態においては、配線材料１０８、１０２が構成する配線の側面をバリアメタルで覆う必要がないので、配線の抵抗値の増加を抑制することができる。
例えば、配線の幅が１μｍである場合、０．１μｍのバリアメタルにより配線の側面に配置すると、配線断面積のうちバリアメタルが占める面積は２０％となるので、バリアメタルを配置しない場合に比べて配線抵抗が２０％増加する。このような配線抵抗の増加は配線幅が小さくなるにつれて増大することになる。
バリアメタルを薄くすれば、このような配線抵抗の増大を回避できると考えられる。しかしながら、バリアメタルを薄くすると、バリアメタルの周囲の絶縁膜から拡散する酸素によってバリアメタルが厚さ方向に対して酸化し、バリア性能が低下する。一方、Ｐ－ＳｉＮは酸素に対して安定であるので、本実施形態のように、配線の側面をＰ－ＳｉＮにより覆うことによる劣化は生じない。したがって、本実施形態によれば、配線抵抗の増大を抑制することができ、配線が微細化し配線幅が小さくなっても配線抵抗の増加を抑制することができる。
図２Ａ、図２Ｂ、図２Ｃ及び図３を参照し、本実施形態に係る配線構造体の製造過程を説明する。
まず、図２Ａ（ａ）に示すように、基材１０１の部分のうち配線材料１０２が配置される部分にバリアメタル１０３を配置し、配線材料１０２を例えば４μｍの厚さとなるように電解メッキにより配置する。そして、０．１μｍ厚の第１の無機材料膜１０４及び２．０μｍ厚の第２の無機材料膜１０５を順に形成する。
次に、図２Ａ（ｂ）に示すように、有機樹脂材料膜１０６となる感光性のポリイミドなどの有機樹脂材料を例えば１５μｍの厚さとなるようにスピンコート法などを用いて第２の無機材料膜１０５の上に塗布して成膜し、リソグラフィーによる開口により開口１０６ａを設ける。開口１０６ａはビア接続孔の一部となる。
開口１０６ａを設けた後に、有機樹脂材料膜１０６を熱硬化させる。熱硬化させると、図３に示すように配線材料１０２の存在と有機樹脂材料の熱収縮により、配線材料１０２の上部部分１０６ｂが凸形状となる場合がある。このような場合には、フライカッターなどを用いて上面を平坦化させる。あるいは、このような凸形状を避けるために、熱収縮率の小さな有機樹脂材料を用いることもできる。
次に、図２Ａ（ｄ）に示すように有機樹脂材料膜１０６をマスクとして用いて第２の無機材料膜１０５及び第１の無機材料膜１０４を貫通し、配線材料１０２にその底部が到達するビア接続孔をエッチングにより形成する。また、これにより、ビア接続孔は、有機樹脂材料膜１０６、第２の無機材料膜１０５及び第１の無機材料膜１０４により構成される絶縁膜を上限に貫通することになる。なお、ビア接続孔を配置する位置以外には、開口１０６ａを設ける必要はない。なお、ポリイミドの感光の解像度の限界は、０．５μｍであるので、ビア接続孔の直径の最小値は０．５μｍとなると考えられる。
次に、図２Ｂ（ｅ）に示すように、開口１０６ａの内面を含む有機樹脂材料膜１０６の上面にバリアメタル膜１０７を配置し、Ｃｕ膜１０８ａをその上に配置する。このとき、バリアメタル膜１０７と第２の無機材料膜１０５とを接触させるのが好ましい。バリアメタル膜１０７と第２の無機材料膜１０５との密着性が高ければ、断線を抑制することができるからである。
次に、Ｃｕ膜１０８ａ上にフォトレジストを塗布し、露光及び現像することにより、図２Ｂ（ｆ）に示すように配線パターン１０８ｂを形成する。
次に、電解メッキを用いて、配線パターン１０８ｂにより覆われていないＣｕ膜１０８ａの部分にＣｕを成長させ、図２Ｂ（ｇ）に示すように、ビア接続孔と配線パターン１０８ｂにＣｕを配線材料１０８として充填し、ビア接続孔内にビア接続部を形成し、さらにビア接続部の上に上層の配線を形成する。
次に、配線パターン１０８ｂを除去し、酸性の水溶液などを用いて露出したＣｕ膜１０８ａの部分とその下のバリアメタル膜１０７の部分を除去し、図２Ｃ（ｈ）の構成を得る。
その後、図２Ｃ（ｉ）に示すように、第１の無機材料膜１０９を有機樹脂材料膜１０６及び配線材料１０８を覆うように形成し、図２Ｃ（ｊ）に示すように、さらに第２の無機材料膜１１０を形成する。
配線材料１０８が形成する配線の上層にさらに配線を形成する場合には、配線材料１０８を配線材料１０２とみなし、第１の無機材料膜１０９を第１の無機材料膜１０４とみなし、第２の無機材料膜１１０を第２の無機材料膜１０５とみなして、図２Ａ（ａ）以降の処理を再度繰り返し行う。
本実施形態においては、配線材料１０２などの側面をバリアメタルで覆う必要がないので、配線の抵抗値の増加を抑制することができる。また、配線材料１０２などの側面を第１の無機材料膜１０４により覆うことにより、配線材料１０２を構成する原子などが拡散することを抑制することができる。また、接続孔の内面に形成されるバリアメタルと無機材料膜（例えば、Ｐ－ＳｉＯ2膜）との密着性が良い場合には、有機樹脂材料膜１０６の
熱膨張による接続孔における断線の発生を抑制することができる。また、有機樹脂材料膜１０６の材料として感光性の材料を用いることにより、開口１０６ａを有機樹脂材料膜１０６に形成して、第１の無機材料膜１０４及び第２の無機材料膜１０５に開口を形成するマスクとして使用することができ、工程が簡略化できる。
上述したように、ビア接続孔の直径の最小値は０．５μｍとなると考えられ配線幅の最小値は０．５μｍと小さな値となる。本実施形態では、配線の側面にバリアメタルで覆う必要がないので、配線幅が０．５μｍとなっても、配線抵抗の増大を抑制することができる。
（実施形態２）
図４は、本発明の実施形態２に係る配線構造体を用いたＬＳＩチップの配置の一例を示す。これは、いわゆる２．５次元実装と呼ばれる配置の一例である。
図４において、インターポーザー４０１が本実施形態に係る多層配線構造体である。インターポーザー４０１の上に、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのロジックＬＳＩ４０２と、ＤＲＭやフラッシュメモリーなどのメモリーＬＳＩ４０３、４０４、４０５、４０６と、が配置され、これらがインターポーザー４０１内の配線を介して接続される。この構成により、メモリーＬＳＩ４０３、４０４、４０５、４０６及びロジックＬＳＩ４０２間で、信号線、電源線及びグランド線が短距離で接続することができる。このため、全体として高速処理が可能である。
本実施形態に係るインターポーザー４０１としての配線構造体の製造工程について、図５Ａ、図５Ｂ、図５Ｃ及び図５Ｄを参照しながら、説明を行う。
図５Ａ（ａ）に示すように、シリコン基板などの基板５０１上に、プラズマＣＶＤを用いて、膜厚が３μｍのＳｉＯ2膜（Ｐ－ＳｉＯ2膜）５０２を形成する。次に、スパッタリングにより、膜厚が０．１μｍのＴｉ膜５０３と、膜厚が０．３μｍのＣｕ膜５０４ａを成膜する。Ｔｉ膜５０３は、基板５０１にＣｕが拡散しないようにするためのバリアメタル膜としての役割を果たす。また、Ｃｕ膜５０４ａは、電解メッキによりＣｕを成長させるためのシードとしての役割を果たす。なお、ここでは、Ｔｉ以外のバリアメタルの材料として、ＴｉＮや高融点金属のＴａなどを用いることも可能である。
次に、図５Ａ（ｂ）に示すように、Ｃｕ膜５０４ａの上にフォトレジストを塗布した後に、露光及び現像を行うことにより配線パターン５０５を形成する。その後、電解メッキを用いて配線パターン５０５より露出しているＣｕ膜５０４ａ上に膜厚が４．４μｍとなるようにＣｕ膜５０４を成長させる。なお、本実施形態では、ここでのＣｕは第１層の配線材料として用いられ、配線の厚さの設計寸法値は４．０μｍとしている。
次に、Ｃｕを成長させた後に配線パターン５０５を形成するフォトレジストを有機溶媒により除去し、図５Ａ（ｃ）の構造を得る。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
次に、図５Ａ（ｄ）に示すように、配線パターン５０５により覆われていたＣｕ膜５０４ａの部分及びＴｉ膜５０３の部分を、酸性の水溶液によって除去し、第１層におけるＣｕ配線５０４ｂを形成する。配線パターン５０５により覆われていた部分のＣｕ膜５０４ａの除去により、膜厚が４．４μｍであったＣｕ膜５０４の膜厚は約４．０μｍに減少し、設計寸法値を達成することができる。なお、酸性の水溶液を用いてＣｕ膜５０４ａ及びＴｉ膜５０３を除去する代わりに、イオンミリングを用いることもできる。
酸性の水溶液を用いる場合には、図６に示すようにアンダーカット６０１が大きくなり、特に配線の幅が５μｍ以下になると、Ｃｕ配線５０４ｂと下地の基板との間での十分な密着性が取れなくなり、Ｃｕ配線が自身の応力などによって剥離してしまうことがある。一方、イオンミリングを用いる場合には、このようなアンダーカットが起こり難いので、微細な配線形成が可能となる。
次に、図５Ａ（ｅ）に示すように、第１層におけるＣｕ配線５０４ｂの上に、プラズマＣＶＤにより、膜厚が０．１μｍのＰ－ＳｉＮ膜５０６を成膜し、次に膜厚が２μｍのＰ－ＳｉＯ2膜５０７を成膜する。Ｐ－ＳｉＮ膜５０６の成膜には、ＳｉＨ4をＳｉ源とし、ＮＨ3を窒素源として使用することができる。また、Ｐ－ＳｉＯ2膜５０７の成膜には、ＳｉＨ4をＳｉ源とし、Ｎ2Ｏを酸素源とすることができる。また、Ｓｉ源としてテトラエトキシシラン（ＴＥＯＳ）を用いることができる。また、酸素源として、Ｏ2を用いること
もできる。なお、図２Ａ（ａ）に示す構造が図５Ａ（ｅ）の構造に含まれていると考えることができる。
Ｐ－ＳｉＯ2は、基板５０１となるウェハーの反りを抑制する点で、膜応力を－１００
～－３００Ｍｐａの圧縮応力に調整することが好ましい。特に膜応力は－２００Ｍｐａに調整することが好ましい。
なお、第１層におけるＣｕ配線５０４ｂの表面に酸化銅が存在すると、Ｐ－ＳｉＮとＣｕとの密着力が低下するのでＰ－ＳｉＮ膜５０６の成膜前に配線５０４ｂを希硫酸などで洗浄するのが好ましい。さらに、Ｐ－ＳｉＮ膜５０６の成膜前に同一チャンバー内でＣｕ
配線５０４ｂの表面をＮＨ3プラズマに晒して酸化銅の除去を行うこともできる。
Ｐ－ＳｉＮ膜５０６は、Ｃｕ配線５０４ｂのＣｕ原子やＣｕ分子、ＣｕイオンがＣｕ配線５０４ｂの側面および上面からＰ－ＳｉＯ2膜５０７に熱拡散するのを防止し、さらに
、隣接する配線間の電界に起因する拡散を防止するバリア絶縁膜としての役割を果たす。Ｐ－ＳｉＮをバリア絶縁膜として用いる代わりに、ＳｉＣ（酸素を数％から１０％含んでいてもよい）を用いることができる。ＳｉＣ膜もプラズマＣＶＤにより成膜することが可能であり、Ｃｕ配線５０４ｂのＣｕ原子やＣｕ分子、Ｃｕイオンの拡散を防止する効果がある。
また、Ｐ－ＳｉＯ2膜５０７を成膜する代わりに、ＳｉＯＣ、ＳｉＯＦなどにより成膜
を行ってもよい。ＳｉＯＣやＳｉＯＦの膜もプラズマＣＶＤにより成膜することができる。さらにＳｉＯＣやＳｉＯＦはＰ－ＳｉＯ2よりも誘電率が小さく、隣接する配線間の配
線容量の低減を行うことができる。
次に、Ｐ－ＳｉＯ2膜５０７の上にスピンコートによりポリイミドを、配線上で厚さが
９．４μｍとなるように塗布する。ポリイミドの代わりに、ビスベンゾシクロブテンを塗布することができる。また、非感光性の樹脂を用いることも可能である。ただし、非感光性の樹脂を用いる場合には、さらに感光性の樹脂を塗布しリソグラフィーによりパターンニングを行う必要がある。このため、非感光性の樹脂を用いると工程が増加する場合がある。以下では、感光性ポリイミドを塗布して説明を行う。
感光性ポリイミド５０８を塗布した場合には、フォトマスクを用いて露光を行った後に現像を行い、図５Ｂ（ｆ）に示すように、Ｃｕ配線５０４ｂの上方の必要な位置に開口パターン５０８ａを形成する。ただし、「必要な位置」とは、Ｃｕ配線５０４ｂをそれよりも上の層に形成される配線と接続する必要のある位置である。なお、図２Ａ（ｃ）に示す構造が図５Ｂ（ｆ）に含まれていると考えることができる。
開口パターン５０８ａの形成後に塗布したポリイミドを硬化させるために、２５０℃の温度で一時間の間、Ｎ2雰囲気下で熱硬化処理を行う。なお、温度は、２５０℃に限定さ
れることはなく、一般的にはポリイミドのガラス転移温度以下に設定するのが好ましい。ガラス転移温度以上の温度で硬化させると、開口５０８ａの形状が変形してしまい、設計寸法よりも開口径が大きくなるなどの問題が発生するからである。例えば、ポリイミドのガラス転移温度が２８０℃であれば、上述のように２５０℃とする。なお、熱硬化の処理に限らず、後の工程の処理は、ポリイミドのガラス転移温度を越えないようにして、行うのが好ましい。
なお、ポリイミドを熱硬化させると、Ｃｕ配線５０４ｂによる凹凸のため、開口５０８ａ以外の感光性ポリイミド５０８の表面に、図７に示すような段差５０８ａが生じることがある。このような段差に何ら処置を施さなければ、さらに配線を複数の層に配置するにしたがって大きくなり、パターン露光時のフォーカスずれを引き起こす。このため、設計寸法に基づく配線パターンの形成が困難となり、所望の接触抵抗が得られなかったり、隣接する配線が接続し、ショートを引き起こしたりする。このような段差を低減させるためには、熱収縮率の小さな（好ましくは１５％以下）ポリイミドを使用するのが好ましい。また、高精度にポリイミドの表面の凹凸を除去するには、フライカッターを用いることもできる。また、Chemical Mechanical Polishing (CMP)による凹凸の除去も可能である。
次に、感光性ポリイミド５０８をマスクとして使用し、プラズマエッチングにより、開口５０８ａの底に位置するＰ－ＳｉＯ2膜５０７をエッチングする。エッチングガスとし
ては、ＣＦ4（流量２０ｓｃｃｍ）とＨ2（流量５ｓｃｃｍ）との混合ガスを用いることが
できる。混合ガスの流量比を変化させることにより、硬化した感光性ポリイミド５０８とＰ－ＳｉＯ2膜５０７とのそれぞれに対するエッチング速度を変化させることが可能であ
る。そこで、Ｐ－ＳｉＯ2膜５０７に対するエッチング速度が大きくなり、感光性ポリイ
ミド５０８に対するエッチング速度が小さくなるようにするのが好ましい。一般的に、ポリイミドのエッチング速度に対するＰ－ＳｉＯ2のエッチング速度の比は、約５であり、
Ｐ－ＳｉＮのエッチング速度に対するＰ－ＳｉＯ2のエッチング速度の比は、約８となる
。なお、エッチングガスは、上述したものに限らず、ＣＦ4の代わりにＣＨＦ3やＣＨ2Ｆ2を用いることができる。
Ｐ－ＳｉＯ2層５０７をエッチングした後、エッチングガスをＣＦ4とＯ2との混合ガス
に代えて、Ｐ－ＳｉＮ層５０６をエッチングする。このとき、例えば、ＣＦ4を２０ｓｃ
ｃｍの流量とし、Ｏ2を２ｓｃｃｍの流量とすることができる。ポリイミドのエッチング
速度に対するＰ－ＳｉＮのエッチング速度の比は、約２とすることができる。
Ｐ－ＳｉＮ層５０６のエッチングによって、第１層のＣｕ配線５０４ｂと、以後の工程により形成される第２層のＣｕ配線とを電気的に接続する第１の接続孔が形成される。この第１の接続孔の形成の直後には、第１の接続孔の側壁や底部にＳｉやＦを含む炭素化合物が付着している。この炭素化合物を除去するために、有機溶剤で洗浄を行う。また、第１の接続孔の底部において露出しているＣｕ表面はプラズマエッチングによって酸化している。この酸化による酸化物を除去するために、希硫酸による洗浄を行う。
Ｐ－ＳｉＯ2層５０７とＰ－ＳｉＮ層５０６に対するプラズマエッチングにより、感光
性ポリイミド５０８の表面はプラズマダメージを受け、ポリイミドが本来有する耐熱性が損なわれている場合がある。この場合には、例えば２５０℃の温度にて３０分間の熱処理を行い、プラズマダメージを受けた表面を除去することができる。なお、２５０℃の温度は、ポリイミドのガラス転移温度以下の温度の一例である。
以上の処理の結果として、図５Ｂ（ｇ）に示す構造を得る。なお、図２Ａ（ｄ）に示す構造が図５Ｂ（ｇ）に含まれていると考えることができる。
次に、図５Ｂ（ｇ）の構造に対して、スパッタリングにより、膜厚が０．１μｍのＴｉ膜と膜厚が０．３μｍのＣｕ膜５０９を成膜する。Ｔｉ膜は、上述したのと同様に、Ｃｕ膜５０９のＣｕ原子やＣｕ分子、Ｃｕイオンが拡散しないようにするバリアメタルとして機能する。また、Ｃｕ膜５０９は、以後の電解メッキでＣｕを成長させるためのシードとして機能する。
図５Ｂ（ｈ）に示すように、Ｃｕ膜５０９の上にフォトレジストを塗布した後、露光及び現像を行い、配線パターン５１０を形成する。この後、電解メッキを用いて、配線パターン５１０から露出しているＣｕ膜５０９上にＣｕ膜５１１を成長させる。なお、最終的なＣｕ膜５１１の第１の接続孔の上部からの厚さ（すなわち、第２層のＣｕ配線の厚さ）が４．０μｍであるとすると、ここでは、Ｃｕ膜５１１を第１の接続孔の上部から４．４μｍの厚さにするのが好ましい。
次に、図５Ｃ（ｉ）に示すように、Ｃｕ膜５１１を成長させた後、配線パターン５１０を形成するフォトレジストをたとえば有機溶媒によって除去する。上述したように、酸素プラズマによるアッシングによってフォトレジストを除去することもできる。なお、図２Ｃ（ｈ）に示す構造が図５Ｃ（ｉ）に含まれていると考えることができる。
次に、例えば酸性の水溶液によって、露出しているＣｕ膜５０９の部分とその下のＴｉ膜の部分とを除去し、第２層のＣｕ配線５１１を形成する。また、この工程により、Ｃｕ
膜５１１の厚さが減少し、設計寸法値を達成することができる。なお、酸性の水溶液の代わりにイオンミリングを用いることができる。
以上のより、第１層のＣｕ配線５０４ｂと第２層のＣｕ配線５１１とが第１の接続孔に形成されたビア接続部を介して接続されることによる。
さらに第３層のＣｕ配線を形成し、第２層のＣｕ配線５１１と接続する工程について説明する。
図５Ｃ（ｊ）に示すように、Ｃｕ配線５１１の上にプラズマＣＶＤによって膜厚が０．１μｍのＰ－ＳｉＮ膜５１２を成膜し、膜厚が２μｍのＰ－ＳｉＯ2膜５１３を成膜する
。反応系は、Ｐ－ＳｉＮ膜５０６を成膜したときと同じである。また、ポリイミドのガラス転移温度を考慮して、成膜するときの温度は例えば２５０℃とするのが好ましい。ポリイミドのガラス転移温度を超える温度で成膜を行うとポリイミドの熱膨張が大きくなり、Ｐ－ＳｉＮやＰ－ＳｉＯ2との熱膨張率の差により、感光性ポリイミド５０８に皺が発生
したり、Ｐ－ＳｉＮ膜５１２又はＰ－ＳｉＯ2膜５１３にクラックが発生したりする場合
がある。なお、図２（ｊ）に示す構造が図５Ｃ（ｊ）に含まれていると考えることができる。
また、第２層のＣｕ配線５１１の表面に存在する酸化銅を除去するために、Ｐ－ＳｉＮ膜５１２の成膜前に第２層のＣｕ配線５１１を希硫酸で洗浄する。また、Ｐ－ＳｉＮ膜５１２の成膜前に同一チャンバー内において、Ｃｕ配線５１１の表面をＮＨ3プラズマに晒
し、酸化銅の除去を行ってもよい。なお、過度のＮＨ3プラズマに晒すと、感光性ポリイ
ミド５０８のイミド結合を破壊するので、晒す時間の長さは、３０秒以下にするのが好ましく、例えば２０秒とする。
Ｐ－ＳｉＮ膜５１２の成膜が、第１層のＣｕ配線５０４ｂ上におけるＰ－ＳｉＮ膜５０６の成膜時と異なるのは、下地がＰ－ＳｉＯ2ではなく、感光性ポリイミド５０８となる
点である。感光性ポリイミド５０８は、Ｃｕ膜５０９やその下のＴｉ膜の除去をする際に酸性の水溶液に曝された場合には、多くの水分を含む状態にある。また、Ｃｕ膜５０９やその下のＴｉ膜の除去後も感光性ポリイミド５０８は大気中の水分を吸収している。一般に、ポリイミドが水分を含む状態下でその上にＰ－ＳｉＮ膜を成膜すると、ポリイミドに含まれる水分が気化し、Ｐ－ＳｉＮ膜などを押し上げ、剥がれてしまうことがある。これを防ぐためには、ＮＨ3プラズマ処理前に同一のチャンバー内で基板５０１を加熱し、感
光性ポリイミド５０８に含まれる水分を除去することが好ましい。例えば、プラズマＣＶＤ装置の基板温度を２５０℃として、３分間の脱ガス処理を行ってから、ＮＨ3プラズマ
処理を行う。
次に、Ｐ－ＳｉＯ2膜５１３上にスピンコートにより、感光性のポリイミドを膜厚がＣ
ｕ配線上で９．４μｍとなるように塗布する。上述のように、ポリイミドの代わりに、ビスベンゾシクロブテンなどの感光性樹脂を用いることもできる。また、非感光性の樹脂も用いることもできる。この場合には、非感光性の樹脂を塗布した後に感光性の樹脂を塗布し、リソグラフィーによりパターンニングする。
次に、塗布した感光性ポリイミドをフォトマスクにより露光し、現像を行うことにより、第２層のＣｕ配線５１１の上の必要な位置に開口パターン５１４ａを形成する。この形成の後、ポリイミドを硬化させるために、２５０℃の温度で１時間の間、Ｎ2雰囲気下で
熱硬化処理を行う。そして、開口パターン５１４ａをマスクとして用いてＰ－ＳｉＯ2膜
５１３とＰ－ＳｉＮ膜５１２とに対してエッチングを行い、第２の接続孔５１４ａ、５１３ａ、５１２ａを有する図５Ｃ（ｋ）の構造を得る。なお、図２Ａ（ｄ）に示す構造が図
５Ｃ（ｋ）に示す構造に含まれていると考えることができる。
続いて、上述したのと同様の工程により、第２の接続孔５１４ａ、５１３ａ、５１２ａの内面と開口パターン５１４ａの上面にバリアメタルを形成した後、第３層のＣｕ配線を形成する。
また、同様の工程を繰り返すことにより、例えば、図５Ｄ（ｌ）に示すように、第１層から第５層のＣｕ配線を有する配線構造体が得られる。なお、図２Ａ（ｄ）に示す構造が図５Ｃ（ｌ）に示す構造に含まれていると考えることができる。
なお、図５Ｄ（ｌ）に示す断面において、第２層および第４層の偶数番目の層に上下の層のＣｕ配線と接続されないＣｕ配線が配置されている。このように接続されないＣｕ配線の層を隣接させずに別の層を介在させることにより、Ｃｕ配線の間の配線容量を制御することができる。なお、本願発明は図５Ｄ（ｌ）に示す断面に限定されることはなく、このようなＣｕ配線は任意の層に配置してもよい。
なお、ポリイミドの熱硬化温度を上層ほど低くすることにより、下層のポリイミドへの熱負担が小さくなり、ポリイミド、Ｐ－ＳｉＮ膜、Ｐ－ＳｉＯ2膜、Ｃｕ配線の熱応力や
熱膨張に起因する剥がれや配線の断線が発生しにくくなる。また、層数が多いときには、熱硬化温度を上層になるに従って低下させ、また、プラズマ成膜などの温度もこれに伴って低下させることが好ましい。
なお、図５Ｄ（ｌ）において、例えば第３層を第１の層、第２層を第２の層とし、第１の層のＣｕ配線を第１のＣｕ配線とする。第２層のＣｕ配線を第２のＣｕ配線とする。この場合、第１無機材料膜（例えばＰ－ＳｉＮ膜）は、第２のＣｕ配線の表面のうち第１の層の側の面および側面を覆っている。
また、図５Ｄ（ｌ）に示す配線構造体においては、各層に無機材料膜であるＰ－ＳｉＮ膜およびＰ－ＳｉＯ2膜を配置がされている。しかし、本願発明はこの形態に限定される
ものではなく、Ｐ－ＳｉＮ膜およびＰ－ＳｉＯ2膜が配置されていない層が配線構造体に
含まれていてもよい。
例えば、図５Ｅ（ｍ）は、図５Ｃ（ｉ）と同じであり、第１層のＣｕ配線５０４ｂと第２層のＣｕ配線５１１とが第１の接続に形成されたビア接続部を介して接続された構造が得られている状態を示す。
図５Ｃ（ｍ）の構造が得られると、図５Ｃ（ｊ）に示すような構造を得るためにＰ－ＳｉＮ膜およびＰ－ＳｉＯ2膜を成膜せずに、感光性のポリイミドを膜厚が例えば、Ｃｕ配
線上で９．４μｍとなるように塗布し、塗布したポリイミドをフォトマスクにより露光し、現像を行い第２層のＣｕ配線５１１の上の必要な開口パターン５１４ａを形成し、ポリイミドを硬化させ、図５Ｅ（ｎ）に示す構造を得ることもできる。図５Ｅ（ｎ）と図５Ｃ（ｋ）とを比較すると、図５Ｃ（ｋ）においては第２層のＣｕ配線５１１の開口５１４ａを除く部分が第１の無機材料膜５１２および第２の無機材料膜５１３により覆われているのに対し、図５Ｅ（ｎ）においては、第１の無機材料膜５１２および第２の無機材料膜５１３が無く、第２層のＣｕ配線５１１は第１の無機材料膜および第２の無機材料膜に覆われていない。
第３層のＣｕ配線、第４層のＣｕ配線、第５層のＣｕ配線については、有機樹脂材料膜の開口を除く部分を第１の無機材料膜および第２の無機材料膜に覆うようにすることにより、図５Ｆの配線構造体を得ることができる。図５Ｆ（ｐ）と図５Ｄ（ｌ）とを比較する
と、図５Ｄ（ｌ）においては、第２層のＣｕ配線の開口を除く部分が第１の無機材料膜および第２の無機材料膜により覆われているのに対し、図５Ｆ（ｐ）においては、第２層のＣｕ配線は第１の無機材料膜および第２の無機材料膜に覆われていない。このため、第２層のＣｕ配線は、第１層の有機樹脂材料膜と第２層の有機材料膜との間に配置されていると言える。
また、第２層のＣｕ配線のうち、第１層のＣｕ配線と第３層のＣｕ配線との間に配置されているＣｕ配線により、第１層のＣｕ配線と第３層のＣｕ配線とを接続するためのビア接続部は、第２層に属する上部部分と第１層に属する下部部分とに分けられる。言い換えると、第１層のＣｕ配線と第３層のＣｕ配線との間に配置されているＣｕ配線の上部に上部部分が配置され、第１層のＣｕ配線と第３層のＣｕ配線との間に配置されているＣｕ配線の下部に下部部分が配置されている。また、上部部分と第１層のＣｕ配線と第３層のＣｕ配線との間に配置されているＣｕ配線の間、言い換えると、上部部分の底部には、バリア導電材料が配置されている。
第１の無機材料膜および第２の無機材料膜に覆われていないＣｕ配線は、第２層に配置が限定されるものではなく、任意の層に配置することが可能である。また、連続する層において第１の無機材料膜および第２の無機材料膜に覆われていないＣｕ配線を配置することもできる。
このように第１の無機材料膜および第２の無機材料膜に覆われていないＣｕ配線を配置することにより、第１の無機材料膜および第２の無機材料膜の工程を省略することができ、工程数の削減が行える。また、有機樹脂材料膜の厚さを制御することができ、基板５０１の反りを制御したり、配線間のインピーダンスのマッチングを行ったりすることができる。
特に、図５Ｄ（ｌ）および図５Ｆ（ｐ）に示されるように、第２層に示される４つのＣｕ配線のうち、左から２番目および３番目に位置するＣｕ配線と、第４層に示される４つのＣｕ配線のうち、左から２番目および３番目に位置するＣｕ配線と、の間には、絶縁膜のみが存在し、他のＣｕ配線が配置されていない。このように、或る層に配置されるＣｕ配線とその上の層に配置されるＣｕ配線の間に、或る層とその上の層との間の層にＣｕ配線を配置しないことにより、或る層に配置されるＣｕ配線とその上の層に配置されるＣｕ配線とのインピーダンスマッチングを行うことができる。特に、或る層とその上の層との間の層の数は、１層でもよいし、２層以上であってもよい。また、或る層に配置されるＣｕ配線とその上の層に配置されるＣｕ配線との間には、有機絶縁膜のみを配置することもできるし、任意の数の無機絶縁膜を配置することができる。このように構成することにより、或る層に配置されるＣｕ配線とその上の層に配置されるＣｕ配線とのインピーダンスマッチングを行い、伝送特性を向上させることができる。
（実施形態３）
図８（ａ）は、本発明の実施形態３に係る配線構造体を用いたＬＳＩチップの配置を示す。これは、いわゆる３次元実装と呼ばれる配置の一例である。
図８（ａ）において、マザーボード８０１の上にＣＰＵ８０３がインターポーザー８０２を介して配置されている。ＣＰＵ８０３の上にＡＳＩＣ８０５がインターポーザー８０４を介して配置されている。また、ＡＳＩＣ８０５の上に、インターポーザー８０６を介してＤＲＡＭが配置され、別のインターポーザー８０７を介して別のＤＲＡＭが配置され、さらに別のインターポーザー８０８を介してＤＲＡＭ８０９が配置されている。インターポーザー８０２、８０４、８０６、８０７及び８０８には、上下両面に本実施形態に係る配線構造体が配置され、各ＬＳＩとバンプ接合がされる。
このような３次元実装により、インターポーザー中のＣｕ配線を介して各ＬＳＩの信号線、電源線及びグランド線が結線される。３次元実装は、２．５次元実装に比べて、結線される配線の長さが短くなり、より高速な情報処理に適している。
図９（ｂ）は、インターポーザーの一例として、Ｓｉインターポーザーの断面を示す。Ｓｉインターポーザーは、厚さが３００μｍのＳｉ基板を貫通する複数のビア中に電解メッキによりＣｕを埋め込んだ構造となっている。例えば、それぞれのビアの径は１０μｍであり、ビアの配置ピッチは４０μｍとすることができる。本実施形態では、１μｍ以下の幅を有する配線と、スタックトビア形成が可能であるので、このような小さなピッチのビアを有するインターポーザー上にも配線層を高密度で積層することができる。
なお、ＳｉインターポーザーのＣｕとＳｉ基板とを絶縁するために、図８（ｂ）に示すように、ビアの内側には、Ｐ－ＳｉＯ2膜８１４とＰ－ＳｉＮ膜８１５とがこの順に成膜
され、その内側にＣｕ８１３が埋め込まれている。また、それぞれの膜厚は、例えば、Ｐ－ＳｉＯ2膜８１４の厚さは０．５μｍ、Ｐ－ＳｉＮ膜８１５の厚さは０．１μｍである
。また、Ｓｉインターポーザーの上下面にも、Ｐ－ＳｉＮ膜８１４とＰ－ＳｉＯ2膜８１
５とが成膜されている。
図９Ａ（ａ）に示すように、Ｓｉインターポーザー８１１の上下面に、スパッタリングにより、膜厚が０．１μｍのＴｉ膜８２１と膜厚が０．３μｍのＣｕ膜８２２ａを成膜する。Ｔｉ膜８２１は、ＣｕがＳｉ基板中に拡散しないためのバリアメタルの役割を果たす。また、Ｃｕ膜８２２ａは、以後の電解メッキによりＣｕ層を成長させるためのシードの機能を有する。
次に、図９Ａ（ｂ）に示すように、Ｃｕ膜８２２ａにフォトレジストを塗布し、感光及び現像により配線パターン８２３を形成する。この後、電解メッキを用いて露出しているＣｕ膜８２２ａに電解メッキにより、膜厚が２．２μｍのＣｕ層８２２を成長させる。なお、この場合のＣｕ層８２２により形成される第１層のＣｕ配線の厚さの設計寸法値は２．０μｍとしている。
Ｃｕ層８２２を成長させた後、配線パターン８２３を形成するフォトレジストを例えば有機溶媒により除去し、図９Ａ（ｃ）の構造を得る。上述したように、有機溶媒の代わりに酸素プラズマによるアッシングを用いることができる。
次に、図９Ａ（ｄ）に示すように、酸性の水溶液によって、露出しているＣｕ膜８２２ａの部分とＴｉ膜８２１の部分とを除去し、Ｃｕ層８２２により第１層のＣｕ配線を形成する。露出しているＣｕ膜８２２ａの除去により、Ｃｕ層８２２の膜厚は設計寸法の２．０μｍに減少させることができる。また、イオンミリングによっても、露出しているＣｕ膜８２２ａの部分とＴｉ膜８２１の部分とを除去することができる。
次に図９Ａ（ｅ）に示すように、第１層のＣｕ配線上にプラズマＣＶＤにより、膜厚が０．１μｍのＰ－ＳｉＮ膜８２４を成膜し、次に膜厚が１μｍのＰ－ＳｉＯ2膜８２５を
形成する。なお、図２Ａ（ａ）に示す構造が図９Ａ（ｅ）に含まれていると考えることができる。第１層のＣｕ配線の側面にＰ－ＳｉＮ膜８２４、Ｐ－ＳｉＯ2膜が形成されるの
で、平面視上隣接する第１の層のＣｕ配線間の間隔を小さくすることができる。
なお、第１層のＣｕ配線密度や配線パターンがインターポーザー８１１の上下面で異なる場合には、配線の残留ストレスが両面で異なり、インターポーザー８１１が一方に反ることがある。この場合には、一方の面のＰ－ＳｉＯ２膜の厚さを変えるか、膜ストレスを
変えることにより、反りを制御できる。例えば、Ｐ－ＳｉＯ２膜８２５の膜ストレスを－２００Ｍｐａに調整することができる。
次に、第１層のＣｕ配線の表面に存在する酸化銅を実施形態２と同様に除去する。
次に、インターポーザー８１１の上面のＰ－ＳｉＯ2膜８２５の上に、スピンコートに
より感光性のポリイミドを厚さがＣｕ配線上で４．７μｍとなるように塗布する。実施形態２のようにポリイミド以外の樹脂を用いることができる。
塗布したポリイミドをフォトマスクにより露光し、現像を行うことにより、インターポーザー８１１の上面側に、第１層のＣｕ配線の上方の必要な位置に開口８２６ａを有するパターン８２６を形成する。
同様に、インターポーザー８１１の下面にも、開口８２６ａを有するパターン８２６を形成する。
その後、ポリイミドを上述の実施形態と同様に硬化させ、図９Ｂ（ｆ）の構造を得る。なお、図２Ａ（ｃ）に示す構造が図９Ｂ（ｆ）に含まれていると考えることができる。
次に、インターポーザー８１１の上面のパターン８２６をマスクとして使用し、プラズマエッチングにより、Ｐ－ＳｉＯ2膜８２５、Ｐ－ＳｉＮ膜８２４をエッチングし、第１
の接続孔８２６ａ、８２５ａ、８２４ａを形成する。同様にインターポーザー８１１の下面にも第１の接続孔８２６ａ、８２５ａ、８２４ａを形成する。この結果、図９Ｂ（ｇ）の構造を得る。なお、図２Ａ（ｄ）に示す構造が図９Ｂ（ｇ）に含まれていると考えることができる。
その後、第１の接続孔の側壁や底部に付着したＳｉやＦを含む炭素化合物を除去し、酸化したＣｕ表面を除去し、プラズマエッチングによりダメージを受けたポリイミドを回復させるために熱処理を行うことは実施形態２と同様である。
次に、スパッタリングにより、インターポーザー８１１の上面側に膜厚が０．１μｍとなるＴｉ膜と膜厚が０．３μｍとなるＣｕ膜８２７とを成膜する。インターポーザー８１１の下面側にも同様のＴｉ膜とＣｕ膜８２７とを成膜する。その後、インターポーザー８１１の上面側のＣｕ膜８２７にフォトレジストを塗布し、露光及び現像により配線パターン８２８を形成する。同様にインターポーザー８１１の下面側にも配線パターン８２８を形成する。そして、電解メッキを用いて露出しているＣｕ膜８２７上に２．２μｍの厚さのＣｕ層８２９を成長させ、図９Ｃ（ｈ）の構造を得る。なお、Ｃｕ配線の設計寸法値は例えば２．０μｍとする。
次に、上述の実施形態と同様の方法により、配線パターン８２８を形成するフォトレジストを除去し、露出しているＣｕ膜８２７、Ｔｉ膜を除去し、図９Ｃ（ｉ）の構造を得る。露出しているＣｕ膜８２７の除去により、Ｃｕ層８２９の膜厚を設計寸法値とすることができる。これにより、図９Ｃ（ｉ）に示すように、Ｃｕ層８２９により第２層の配線層が形成され、第１層の配線層と接続する。なお、図２Ｃ（ｈ）に示す構造が図９Ｃ（ｉ）に含まれていると考えることができる。
次に、図９Ｄ（ｊ）に示すように、インターポーザー８１１の上面側及び下面側に、プラズマＣＶＤによって膜厚が０．１μｍのＰ－ＳｉＮ膜８３０を成膜し、その上に膜厚が１μｍのＰ－ＳｉＯ２膜８３１を成膜する。反応系は、Ｐ－ＳｉＮ膜８２４及びＰ－ＳｉＯ２膜８２５を成膜したときと同様であり、成膜温度もポリイミドのガラス転移温度を越
えないようにする。なお、図２Ａ（ａ）に示す構造が図９Ｄ（ｊ）に含まれていると考えることができる。
成膜の前に、第２層のＣｕ配線の表面から酸化銅を除去するためにＣｕ配線を洗浄すること、また、ポリイミド８２６から水分を除去することなどは、実施形態２と同様である。
次に、インターポーザー８１１の上面側に膜厚が４．７μｍとなるように感光性のポリイミドなどを塗布し、露光及び現像により、第２層のＣｕ配線の必要な位置に開口８３２を有するパターン８３１を形成する。同様にして、インターポーザー８１１の下面側にもパターン８３１を形成する。その後、実施形態２のようにポリイミドを硬化させ、ポリイミドをマスクとして用いて、Ｐ－ＳｉＯ2膜８３１及びＰ－ＳｉＮ膜８３０をエッチング
し、第二の接続孔８３２を有する図９Ｄ（ｋ）に示す構造を得る。なお、図２Ａ（ｄ）に示す構造が図９Ｄ（ｋ）に含まれていると考えることができる。
第２の接続孔８３２の底部に第２層のＣｕ配線８２９を露出させた後は、同様の工程を繰り返し、第３層のＣｕ配線を形成し、同様に図９Ｅ（ｌ）に示すように、第４層のＣｕ配線、第５層のＣｕ配線を形成することができる。なお、図２Ａ（ｄ）に示す構造が図９Ｅ（ｌ）の第五の配線層に含まれていると考えることができる。
ポリイミドの熱硬化温度を上層ほど低くすることにより、下層のポリイミドへの熱負担が小さくなり、ポリイミド、Ｐ－ＳｉＮ膜、Ｐ－ＳｉＯ2膜、Ｃｕ配線の熱応力や熱膨張
に起因する剥がれや配線の断線が発生しにくくなることや、また、層数が多いときには、熱硬化温度を上層になるに従って低下させ、また、プラズマ成膜などの温度もこれに伴って低下させることが好ましいことも実施形態２と同様である。
また、本実施形態では、インターポーザー８１１の両面に同じ層数のＣｕ配線を形成したが、必要に応じて、インターポーザー８１１の上面、下面とで層数を異なるようにすることもできる。
なお、本実施形態において、実施形態２において説明したように、Ｃｕ配線が第１の無機材料膜および第２の無機材料膜に覆われていない層があってもよい。また、上下の層のＣｕ配線と接続されてないＣｕ配線を隣接する層に配置せずに別の層を介在させてもよい。
（実施例）
図１１は、実施例３にて説明した工程により配線構造体を作成したＳｉインターポーザーについて、熱サイクル試験を実施したときの不良率を示すグラフである。この熱サイクル試験においては、Ｓｉインターポーザーの上面及び下面のそれぞれに、ビア接続部を介した４層からなるスタックビアチェーン(チェーン数：１０００)を用いた。－２５℃から１２５℃の温度サイクルを３０００回繰り返し、チェーン抵抗が２０％以上上昇したとき、その配線構造体は不良である判定した。
測定サンプルは、接続孔の径を０．５μｍと２０μｍの２種とした。接続孔の径０．５μｍはポリイミドの露光及び現像における、解像限界である。２０μｍ径は微細化のメリットがある最大径である。接続孔においてＰ－ＳｉＯ2の膜厚の割合を変化させた。Ｐ－
ＳｉＯ2の膜厚比は、Ｐ－ＳｉＮの膜厚（０．１μｍで固定）を含んで比率を算出した。
ここに、Ｐ－ＳｉＯ２の膜厚比とは、［Ｐ－ＳｉＯ2の膜厚／（Ｐ－ＳｉＯ2の膜厚＋ポリイミドの膜厚）］により算出される。すなわち、図１０を参照すると、第１層の配線１
００３の上端から第２層の配線１００８の下のバリアメタルの下端までの距離、すなわち、接続孔の高さ、をＸとし、第１層の配線１００３の上端と第２層の配線１００８の下のバリアメタルの下端との間におけるＰ－ＳｉＯ2の膜厚をＹとした場合の、Ｙ／Ｘとして
算出される値である。すなわち、Ｙ／Ｘは、接続孔の高さ（接続孔が絶縁層を貫通する長さ）に対するＰ－ＳｉＯ2の割合である。
図１１に示すように、Ｙ／Ｘが増加するに従って不良率が低下した。接続孔径が２０μｍのとき、Ｙ／Ｘが２０％で不良率が０％となった。接続孔径が０．５μｍのとき、Ｙ／Ｘが３０％で不良率が０％となった。この結果から、接続孔におけるＰ－ＳｉＯ２の膜厚比は２０％以上が好ましく、より好ましくは３０％以上が好ましいといえる。厳密にはＹ／ＸにはＰ－ＳｉＮの膜厚を含んで算出されるので、Ｓｉを含有した無機材料膜の膜厚が２０％以上となることが好ましいともいえる。ただし、Ｐ－ＳｉＯ２の膜厚比が大きくなると、上下の配線容量が増大し、また、インピーダンス整合が取り難くなるので、上限としては８０％以下となることが好ましい。
図１２は実施例３にて説明した工程により配線構造体を作成したＳｉインターポーザーについて、上記の熱サイクル試験を実施したときの不良率を示したものである。測定サンプルは、接続孔の径を０．５μｍと２０μｍの２種とし、接続孔の高さを約５～２０μｍの範囲で変化させた。接続孔径０．５μｍのとき、接続孔の高さに対するＰ－ＳｉＯ2の
膜厚比（Ｐ－ＳｉＮの膜厚０．１μｍを含む）Ｙ／Ｘを２０％と３０％とした。また、接続孔径２０μｍのとき、接続孔の高さに対するＰ－ＳｉＯ2の膜厚比（Ｐ－ＳｉＮの膜厚
０．１μｍを含む）を１０％と２０％とした。
接続孔の径が０．５μｍ、膜厚比が２０％のとき、不良率は接続孔の高さに依存せず約１８％であった。膜厚比を３０％に増やすと、いずれの接続孔の高さでも不良率は０％となった。また、接続孔の径が２０μｍ、膜厚比１０％のとき、不良率は接続孔の高さに依存せず約１５％であった。膜厚比を２０％に増やすと、いずれの接続孔高さでも不良率は０％となった。
以上の結果から、接続孔径が０．５μｍ以上２０μｍ以下の範囲では、接続孔の高さは不良率には影響しないことが分かった。接続孔の高さが変化してもＰ－ＳｉＯの膜厚比が同じであれば、Ｐ－ＳｉＯの高い弾性率によってポリイミドの熱膨張が抑制される。また。Ｐ－ＳｉＯとバリアメタルの強い密着力も接続孔内のＣｕの引っ張り応力を軽減し、ビア接続孔の下部におけるボイド形成を抑制して不良率を低下させていると考えられる。

Claims (8)

  1. 第１配線層と、
    前記第１配線層上に設けられ、前記第１配線層の側面と少なくとも上面の一部とを覆って接する第１無機層と、前記第１無機層上に設けられる第１有機樹脂膜と、を含む第１絶縁層と、
    前記第１有機樹脂膜上に設けられる第２配線層と、
    前記第２配線層上に設けられ、前記第２配線層の側面と少なくとも上面の一部とを覆って接する第２無機層と、前記第２無機層上に設けられる第２有機樹脂膜と、を含む第２絶縁層と、
    を含み、
    前記第１無機層は、前記第１配線層上に設けられた第１無機膜と、前記第１無機膜上に設けられた第２無機膜とを含み、
    前記第２無機層は、前記第２配線層上に設けられた第３無機膜と、前記第３無機膜上に設けられた第４無機膜とを含む、多層配線構造体。
  2. 前記第１配線層と前記第２配線層とが互いにオーバーラップする領域において、前記第１絶縁層を上下方向に貫通するビア接続孔に設けられたビア接続部をさらに含む、請求項１に記載の多層配線構造体。
  3. 前記ビア接続孔の底部に露出する前記第１配線層上および前記ビア接続孔の内壁上に設けられたバリア導電層をさらに含む、請求項２に記載の多層配線構造体。
  4. 前記第１無機膜は、前記第１配線層の側面全面と上面の少なくとも一部とを直接覆い、
    前記第３無機膜は、前記第２配線層の側面全面と上面の少なくとも一部とを直接覆う、請求項１に記載の多層配線構造体。
  5. 前記第１無機膜および前記第３無機膜は、ＳｉＮ又はＳｉＣから構成され、
    前記第２無機膜および前記第４無機膜は、ＳｉＯ ２ 、ＳｉＯＣ又はＳｉＯＦから構成される、請求項４に記載の多層配線構造体。
  6. 前記第１無機膜の膜厚は、前記第２無機膜の膜厚よりも小さい、請求項５に記載の多層配線構造体。
  7. 前記第１配線層上に位置する前記第１絶縁層において、前記第１有機樹脂膜の厚さは、前記第１無機層および前記第１有機樹脂膜それぞれの厚さの合計の２０％以上８０％以下である、請求項１に記載の多層配線構造体。
  8. 前記第１有機樹脂膜を構成する材料の誘電率は、前記第１無機膜および前記第２無機膜それぞれを構成する材料の誘電率よりも小さい、請求項１に記載の多層配線構造体。
JP2024035166A 2012-11-05 2024-03-07 多層配線構造体 Active JP7632714B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012243593 2012-11-05
JP2012243593 2012-11-05
JP2019201643A JP6908090B2 (ja) 2012-11-05 2019-11-06 配線構造体
JP2021109577A JP7188502B2 (ja) 2012-11-05 2021-06-30 多層配線構造体とその製造方法
JP2022190661A JP7452605B2 (ja) 2012-11-05 2022-11-29 多層配線構造体とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022190661A Division JP7452605B2 (ja) 2012-11-05 2022-11-29 多層配線構造体とその製造方法

Publications (2)

Publication Number Publication Date
JP2024069353A JP2024069353A (ja) 2024-05-21
JP7632714B2 true JP7632714B2 (ja) 2025-02-19

Family

ID=50627554

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014544625A Active JP6435860B2 (ja) 2012-11-05 2013-11-05 配線構造体
JP2016083558A Active JP6249043B2 (ja) 2012-11-05 2016-04-19 配線構造体
JP2017150462A Active JP6614212B2 (ja) 2012-11-05 2017-08-03 配線構造体
JP2019201643A Active JP6908090B2 (ja) 2012-11-05 2019-11-06 配線構造体
JP2021109577A Active JP7188502B2 (ja) 2012-11-05 2021-06-30 多層配線構造体とその製造方法
JP2022190661A Active JP7452605B2 (ja) 2012-11-05 2022-11-29 多層配線構造体とその製造方法
JP2024035166A Active JP7632714B2 (ja) 2012-11-05 2024-03-07 多層配線構造体

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2014544625A Active JP6435860B2 (ja) 2012-11-05 2013-11-05 配線構造体
JP2016083558A Active JP6249043B2 (ja) 2012-11-05 2016-04-19 配線構造体
JP2017150462A Active JP6614212B2 (ja) 2012-11-05 2017-08-03 配線構造体
JP2019201643A Active JP6908090B2 (ja) 2012-11-05 2019-11-06 配線構造体
JP2021109577A Active JP7188502B2 (ja) 2012-11-05 2021-06-30 多層配線構造体とその製造方法
JP2022190661A Active JP7452605B2 (ja) 2012-11-05 2022-11-29 多層配線構造体とその製造方法

Country Status (3)

Country Link
US (7) US9735108B2 (ja)
JP (7) JP6435860B2 (ja)
WO (1) WO2014069662A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6435860B2 (ja) 2012-11-05 2018-12-19 大日本印刷株式会社 配線構造体
US20160086960A1 (en) * 2014-09-22 2016-03-24 Texas Instruments Incorporated Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance
US9564396B2 (en) * 2014-09-26 2017-02-07 Taiwan Semiconductor Manufucturing Company, Ltd. Semiconductor device and process
JP6361464B2 (ja) * 2014-10-24 2018-07-25 富士通株式会社 配線構造
JP6589277B2 (ja) 2015-01-14 2019-10-16 富士電機株式会社 高耐圧受動素子および高耐圧受動素子の製造方法
JP2017034155A (ja) * 2015-08-04 2017-02-09 大日本印刷株式会社 表示装置
JP6699131B2 (ja) * 2015-10-28 2020-05-27 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
JP6908154B2 (ja) * 2015-10-28 2021-07-21 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
WO2017163743A1 (ja) * 2016-03-25 2017-09-28 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法
JP6323768B1 (ja) * 2016-06-03 2018-05-16 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
US10183258B2 (en) * 2016-06-30 2019-01-22 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Metallopolyimide precursor fibers for aging-resistant carbon molecular sieve hollow fiber membranes with enhanced selectivity
TWI722227B (zh) 2016-08-04 2021-03-21 日商大日本印刷股份有限公司 貫通電極基板及安裝基板
JP6801297B2 (ja) * 2016-08-26 2020-12-16 大日本印刷株式会社 配線基板及び表示装置
TWI724224B (zh) 2016-08-31 2021-04-11 日商大日本印刷股份有限公司 貫通電極基板、貫通電極基板之製造方法及安裝基板
FR3061404B1 (fr) * 2016-12-27 2022-09-23 Packaging Sip Procede de fabrication collective de modules electroniques hermetiques
US10332839B2 (en) * 2017-01-06 2019-06-25 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US10707123B2 (en) * 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of interconnect structures
JP2019029581A (ja) 2017-08-02 2019-02-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10651362B2 (en) * 2017-09-26 2020-05-12 Microsoft Technology Licensing, Llc Method of forming superconducting apparatus including superconducting layers and traces
JP7098902B2 (ja) * 2017-09-29 2022-07-12 大日本印刷株式会社 貫通電極基板
JP7334819B2 (ja) * 2017-12-27 2023-08-29 大日本印刷株式会社 配線基板、および配線基板を有する半導体装置
JP7069711B2 (ja) * 2017-12-27 2022-05-18 大日本印刷株式会社 配線基板、および配線基板を有する半導体装置
WO2019244382A1 (ja) 2018-06-21 2019-12-26 大日本印刷株式会社 配線基板および半導体装置
JP2019212934A (ja) * 2019-09-20 2019-12-12 大日本印刷株式会社 表示装置
WO2021203415A1 (zh) * 2020-04-10 2021-10-14 京东方科技集团股份有限公司 驱动基板及其制作方法、显示装置
JP7248054B2 (ja) * 2020-04-23 2023-03-29 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
KR20220030051A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 배선 구조체 및 이를 포함하는 반도체 패키지
WO2024143210A1 (ja) * 2022-12-28 2024-07-04 富士フイルム株式会社 部材、部材の製造方法、感光性樹脂組成物、及び、半導体部材
WO2024143211A1 (ja) * 2022-12-28 2024-07-04 富士フイルム株式会社 部材、部材の製造方法、感光性樹脂組成物、及び、半導体部材

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093979A (ja) 1999-09-27 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2002164342A (ja) 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
JP2006135058A (ja) 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006324301A (ja) 2005-05-17 2006-11-30 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路配線構造
JP2010098293A (ja) 2008-09-22 2010-04-30 Elpida Memory Inc 半導体装置
JP6310610B1 (ja) 2017-12-06 2018-04-11 黒崎播磨株式会社 れんがのライニング方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125447A (ja) * 1988-06-22 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法
JPH11168141A (ja) * 1997-12-03 1999-06-22 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3141844B2 (ja) * 1998-06-05 2001-03-07 日本電気株式会社 半導体装置及びその製造方法
US6420261B2 (en) 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
JP3501280B2 (ja) 1998-08-31 2004-03-02 富士通株式会社 半導体装置の製造方法
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000216264A (ja) 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
JP2000332107A (ja) * 1999-05-20 2000-11-30 Sony Corp 半導体装置の製造方法
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
JP4683710B2 (ja) * 1999-11-18 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置、ｅｌ表示装置及び電子機器
JP3548082B2 (ja) * 2000-03-30 2004-07-28 三洋電機株式会社 半導体装置及びその製造方法
US6420276B2 (en) 2000-07-21 2002-07-16 Canon Sales Co., Inc. Semiconductor device and semiconductor device manufacturing method
JP2002305193A (ja) * 2001-04-05 2002-10-18 Sony Corp 半導体装置とその製造方法
JP4340729B2 (ja) * 2002-06-10 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JP4022180B2 (ja) * 2002-07-11 2007-12-12 大日本印刷株式会社 多層配線基板の製造方法
JP3909283B2 (ja) 2002-10-31 2007-04-25 富士通株式会社 半導体装置の製造方法
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
JP2005150493A (ja) 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
JP2005183766A (ja) * 2003-12-22 2005-07-07 Hitachi Ltd 半導体装置及びその製造方法
JP3910973B2 (ja) * 2004-04-22 2007-04-25 株式会社東芝 半導体装置の製造方法
JP2006165040A (ja) * 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置及び半導体装置のパターン設計方法
JP2006216746A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US8022552B2 (en) * 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
JP2008016502A (ja) * 2006-07-03 2008-01-24 Sharp Corp Ｒｆ集積回路及びその製造方法
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7470619B1 (en) * 2006-12-01 2008-12-30 Hrl Laboratories, Llc Interconnect with high aspect ratio plugged vias
JP2009088177A (ja) 2007-09-28 2009-04-23 Sanyo Electric Co Ltd Ｓｉから成る実装基板およびそれを用いた半導体モジュール
JP2009147218A (ja) * 2007-12-17 2009-07-02 Toshiba Corp 半導体装置とその製造方法
KR101089084B1 (ko) 2007-12-28 2011-12-06 이비덴 가부시키가이샤 인터포저 및 인터포저의 제조 방법
JP4985411B2 (ja) 2008-01-08 2012-07-25 住友電気工業株式会社 半導体光素子を作製する方法
JP5211730B2 (ja) * 2008-02-12 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5007250B2 (ja) 2008-02-14 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8138577B2 (en) * 2008-03-27 2012-03-20 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Pulse-laser bonding method for through-silicon-via based stacking of electronic components
US9299641B2 (en) * 2012-08-10 2016-03-29 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
WO2011089936A1 (ja) 2010-01-22 2011-07-28 日本電気株式会社 機能素子内蔵基板及び配線基板
JP5608605B2 (ja) * 2010-11-05 2014-10-15 新光電気工業株式会社 配線基板の製造方法
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8487410B2 (en) * 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
US9219016B2 (en) * 2011-09-28 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design for 3DIC testing
JP5857615B2 (ja) 2011-10-17 2016-02-10 富士通株式会社 電子装置およびその製造方法
US9099485B2 (en) 2012-03-13 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of guard rings for wafer-level-packaging
JP6435860B2 (ja) * 2012-11-05 2018-12-19 大日本印刷株式会社 配線構造体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093979A (ja) 1999-09-27 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2002164342A (ja) 2000-07-21 2002-06-07 Canon Sales Co Inc 半導体装置及びその製造方法
JP2006135058A (ja) 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法
JP2006324301A (ja) 2005-05-17 2006-11-30 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路配線構造
JP2010098293A (ja) 2008-09-22 2010-04-30 Elpida Memory Inc 半導体装置
JP6310610B1 (ja) 2017-12-06 2018-04-11 黒崎播磨株式会社 れんがのライニング方法

Also Published As

Publication number Publication date
US20200144197A1 (en) 2020-05-07
US11069618B2 (en) 2021-07-20
WO2014069662A1 (ja) 2014-05-08
US20170301627A1 (en) 2017-10-19
JP2023029918A (ja) 2023-03-07
JP7188502B2 (ja) 2022-12-13
JP2018022894A (ja) 2018-02-08
US11862564B2 (en) 2024-01-02
JP2020038982A (ja) 2020-03-12
US10586768B2 (en) 2020-03-10
US20190035742A1 (en) 2019-01-31
US20210313277A1 (en) 2021-10-07
JP2024069353A (ja) 2024-05-21
US10121748B2 (en) 2018-11-06
JPWO2014069662A1 (ja) 2016-09-08
JP2016195253A (ja) 2016-11-17
US12255145B2 (en) 2025-03-18
JP6249043B2 (ja) 2017-12-20
JP6614212B2 (ja) 2019-12-04
US11217530B2 (en) 2022-01-04
US20240088040A1 (en) 2024-03-14
JP6435860B2 (ja) 2018-12-19
JP2021168404A (ja) 2021-10-21
US20150235955A1 (en) 2015-08-20
US9735108B2 (en) 2017-08-15
US20200144196A1 (en) 2020-05-07
JP6908090B2 (ja) 2021-07-21
JP7452605B2 (ja) 2024-03-19

Similar Documents

Publication Publication Date Title
JP7632714B2 (ja) 多層配線構造体
KR100571896B1 (ko) 반도체 장치의 제조 방법
KR20110128897A (ko) 하부에 감소된 지름을 갖는 금속 필러들을 포함하는 반도체 디바이스의 금속화 시스템
US10129980B2 (en) Circuit board and electronic component device
KR20050069591A (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
US7071554B2 (en) Stress mitigation layer to reduce under bump stress concentration
US8188378B2 (en) Interposer and method for manufacturing interposer
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
JP2001230505A (ja) 集積回路の電気配線及びその製法
JP2005142351A (ja) 半導体装置およびその製造方法
US7692287B2 (en) Semiconductor device and wiring board
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
US20110304030A1 (en) Semiconductor device and manufacturing method thereof
KR20010059161A (ko) 반도체소자의 금속배선 형성방법
KR20040064844A (ko) 화학 기계적 연마공정을 사용하여 다층배선을 형성하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250120

R150 Certificate of patent or registration of utility model

Ref document number: 7632714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150