JP2005183766A

JP2005183766A - 半導体装置及びその製造方法

Info

Publication number: JP2005183766A
Application number: JP2003424301A
Authority: JP
Inventors: Daisuke Ryuzaki; 大介龍崎; Natsuki Yokoyama; 夏樹横山
Original assignee: Hitachi Chemical Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Resonac Corp
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2005-07-07

Abstract

【課題】低誘電率膜と保護絶縁膜の両方について比誘電率及びリーク電流を低減することが可能な、保護絶縁膜の形成方法。
【解決手段】低誘電率膜の上に、ＳｉＣ系保護絶縁膜とＳｉＯ系保護絶縁膜をこの順番に形成することにより、低誘電率膜と保護絶縁膜の比誘電率及びリーク電流を低減できる。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関し、特に高集積、高速動作、高信頼化に好適な半導体装置及びその製造方法に関するものである。

近年、半導体素子の高集積化・高速化の観点から配線間容量の低減が必要とされている。そこで、配線間絶縁膜として従来の酸化シリコン膜（比誘電率３．９〜４．２、以下のＳｉＯ膜）よりも比誘電率が低い低誘電率膜を導入する検討が盛んに行われている。

又、こうした低誘電率膜の比誘電率は２．６〜３．０であるが、これらの低誘電率膜に空孔を導入することによって、比誘電率を更に低くしたポーラス状低誘電率膜（比誘電率２．５以下）も広く検討されている。

これらの低誘電率膜は、従来の酸化シリコン膜に比べて機械的強度が低く、化学的にも不安定であることが知られている。低誘電率膜を配線間絶縁膜としてそのまま用いると、例えば配線形成の要素工程であるＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｉｎｇ：化学機械研磨）工程やホトレジストのプラズマアッシング工程で、低誘電率膜が破壊したり変質したりする問題が生じる。そこで低誘電率膜の上に保護絶縁膜を成膜して、低誘電率膜が配線工程を通じて劣化するのを防ぐのが一般的である。

従来から知られている保護絶縁膜は通常、プラズマＣＶＤ（ＰｌａｓｍａＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：プラズマ−化学気相蒸着）法を用いて成膜できる。こうした保護絶縁膜に求められる理想的な特性とは、次の３つである。即ち、（１）比誘電率が低いこと、（２）リーク電流が低いこと、（３）保護絶縁膜の成膜時に下層の低誘電率膜が劣化しないこと、である。前記項目（１）は低誘電率膜の使用と併せて、配線間容量を低減する効果がある。前記項目（２）は配線間リーク電流を減少させ、配線間の電気的信頼性を向上する効果がある。前記項目（３）は低誘電率膜の劣化による低誘電率膜自体の比誘電率の上昇やリーク電流の増加を防ぎ、配線間容量を低減し、かつ配線間リーク電流を減少させる効果がある。

しかしながら、こうした条件を全て満足する保護絶縁膜は存在しないのが現状である。

又、こうした低誘電率膜の劣化を防止するために、低誘電率膜上にＳｉＣ系絶縁膜を成膜する方法がある（特許文献１、非特許文献１）。ＳｉＣ系絶縁膜は酸素や窒素を含まないため、ＳｉＣ系絶縁膜を成膜する際に酸素ラジカルや窒素ラジカルが発生せず、低誘電率膜の劣化層が形成されない。従って、低誘電率膜の劣化層に起因した配線間電気特性の劣化は生じない。しかしながら、ＳｉＣ系絶縁膜自体の比誘電率やリーク電流が高いために、結果的に配線間容量の上昇や配線間リーク電流の増加を引き起こす難点がある。

特開２００３−１５２０７６号公報

プロシーディングス・オブ・インターナショナル・インターコネクト・テクノロジー・コンファレンス（ＩＩＴＣ）、ｐ．９３−９５、２０００年

本発明は、配線間容量と配線間のリーク電流が、これまでに比べて低い半導体装置を提供するものである。更には、半導体装置に用いられる低誘電率膜上に保護絶縁膜を形成する際に、前記低誘電率膜の比誘電率上昇とリーク電流増加の問題を回避できるような半導体装置の製造方法を提供するものである。

本願発明の骨子は、低誘電率膜上に、第１の保護絶縁膜として、酸素含有量と窒素含有量が低いＳｉＣ保護絶縁膜を形成し、その上に、第２の保護絶縁膜として、酸素含有量が高いＳｉＯ系保護絶縁膜を形成した構造を用いるものである。

この方法によれば、低誘電率膜の上にＳｉＣ系保護絶縁膜を形成することにより、低誘電率膜が酸素ラジカルや窒素ラジカルが原因で劣化することを防止できる。更に、ＳｉＣ系保護絶縁膜は酸素ラジカルや窒素ラジカルを遮蔽する効果があるために、その上にＳｉＯ系保護絶縁膜を形成する際に発生する酸素ラジカルや窒素ラジカルが低誘電率膜に到達するのを防ぎ、結果として低誘電率膜の劣化を防ぐことができる。

本発明のＳｉＣ系保護絶縁膜の酸素量及び窒素量は低いほどよい。なぜなら、酸素量及び窒素量が多いとＳｉＣ系保護絶縁膜を成膜中に酸素ラジカル又は窒素ラジカルが低誘電率を劣化させるからである。実用的に低誘電率膜を劣化させないためには、酸素原子濃度及び窒素原子濃度はそれぞれ１０％未満であることが望ましい。

又、本発明のＳｉＯ系保護絶縁膜の酸素量は高いほどよい。なぜなら、酸素量が多いとＳｉＯ系保護絶縁膜の比誘電率及びリーク電流が低減でき、結果としてＳｉＣ系保護絶縁膜とＳｉＯ系保護絶縁膜を積層した保護絶縁膜全体の比誘電率及びリーク電流を下げることができるからである。

一般的に低誘電率膜を保護するためには、保護絶縁膜全体として一定量の膜厚（２０ｎｍから２００ｎｍ程度）が必要である。第１の保護膜であるＳｉＣ系保護絶縁膜と第２の保護膜であるＳｉＯ系保護絶縁膜を積層した保護絶縁膜の比誘電率及びリーク電流を低減するには、比誘電率及びリーク電流が高いＳｉＣ系保護絶縁膜層をなるべく薄くすることが望ましい。又、比誘電率及びリーク電流が低いＳｉＯ系保護絶縁膜層はなるべく厚くすることが望ましい。ただし、ＳｉＣ系保護絶縁膜を薄くしすぎると酸素ラジカルや窒素ラジカルの遮蔽効果が失われるため、ＳｉＣ系保護絶縁膜の厚さは実用的には５ｎｍ以上３０ｎｍ以下の膜厚にすることが望ましい。

本発明のＳｉＣ系保護絶縁膜の種類は、現在知られている方法で容易に成膜できるという意味で、炭化シリコン（ＳｉＣ）、炭酸化シリコン膜（ＳｉＯＣ）、炭窒化シリコン（ＳｉＣＮ）の中から選ばれるのが望ましい。又、本発明のＳｉＯ系保護絶縁膜の種類は、現在知られている方法で容易に成膜できるという意味で、酸化シリコン（ＳｉＯ）、酸窒化シリコン（ＳｉＯＮ）、炭酸化シリコン（ＳｉＯＣ）の中から選ばれるのが望ましい。

本発明において使用することができる低誘電率膜は、配線間容量を十分に低減するためには比誘電率が３以下であることが望ましい。又材料の強度の面では、低誘電率膜はシリコンと酸素を含むシロキサン膜であることが望ましい。材料の強度の面では、低誘電率膜は芳香族有機ポリマ膜であっても同様に望ましい。又、低誘電率膜がシロキサン膜である場合、無機シロキサン膜に比べて有機シロキサン膜の方が比誘電率を効果的に低減できるため、低誘電率膜はシリコンと酸素と炭素を含む有機シロキサン膜であることが好ましい。更に、低誘電率膜が有機シロキサン膜である場合、化学的安定性の面で終端基がメチル基であることが好ましい。

尚、比誘電率が３以下の低誘電率膜として代表的なものには、有機シロキサン膜、無機シロキサン膜、芳香族有機ポリマ膜等がある。有機シロキサン膜は、主にシリコンと酸素と炭素と水素から構成され、シロキサン骨格とメチル基（−ＣＨ_３）を有する。メチルシロキサン（ＭＳＱ）膜、メチル化ハイドロシロキサン（ＨＭＳＱ）膜、炭素含有酸化シリコン（ＳｉＯＣ）等がその代表例である。無機シロキサン膜は、主にシリコンと酸素と水素を含み、シロキサン骨格と水素基（−Ｈ）を有する。ハイドロシロキサン（ＨＳＱ）膜がその代表例である。芳香族有機ポリマ膜は、主に炭素と水素から構成され（微量のシリコンや酸素を含む場合もある）、ベンゼン環骨格を有する。ダウケミカル社製ＳｉＬＫ（製品名）、ハネウエル社製ＦＬＡＲＥ（製品名）、ベンゾシクロブテン（ＢＣＢ）等がその代表例である。

本発明によれば、低誘電率膜の比誘電率及びリーク電流を上昇させることなく低誘電率膜の上に保護絶縁膜を形成することが出きる。その結果、配線間容量及び配線間リーク電流を効率的に低減することができる。こうした本発明の諸特性は、高集積、高速動作、高信頼の半導体装置の提供に極めて有用である。

＜実施例１＞
図１は、本発明の実施例１における積層構造の断面図を示す。シリコン基板１の上に低誘電率膜８、ＳｉＣ系絶縁膜９、ＳｉＯ系絶縁膜１０がこの順番に形成されている。

低誘電率膜８としては、有機シロキサン膜、無機シロキサン膜、芳香族有機ポリマ膜のいずれかを用いた。これらの具体的材料の例としては、例えば、回転塗布法得られるジェイ・エス・アール社製ＬＫＤ（商品名）（有機シロキサン膜）、日立化成社製ＨＳＧ（商品名）（有機シロキサン膜）、ハネウエル社製ＨＯＳＰ（商品名）（無機シロキサン膜）、東京応化社製ＯＣＤ（商品名）（無機シロキサン膜）、ダウケミカル社製ＳｉＬＫ（商品名）（芳香族有機ポリマ膜）、ハネウエル社製ＦＬＡＲＥ（商品名）（芳香族有機ポリマ膜）、ダウケミカル社製Ｃｙｃｌｏｔｅｎｅ（商品名）（芳香族有機ポリマ膜）、又はＣＶＤ法で得られるアプライド・マテリアル社製ＢｌａｃｋＤｉａｍｏｎｄ（商品名）（有機シロキサン膜）、ノベラス社製Ｃｏｒａｌ（商品名）（有機シロキサン膜）、エー・エス・エム社製Ａｕｒｏｒａ（商品名）（有機シロキサン膜）を用いた。低誘電率膜８の膜厚は１００ｎｍ〜５００ｎｍであった。

本発明のＳｉＣ系絶縁膜９は、プラズマＣＶＤ装置内においてプラズマ重合によって成膜された。主原料ガスとしては、トリメチルシラン（ＳｉＨ（ＣＨ_３）_３）、テトラメチルシラン（Ｓｉ（ＣＨ_３）_４）、ジメチルジメトキシシラン（（ＣＨ_３）_２Ｓｉ（ＯＣＨ_３）_２）、ヘキサメチルジシロキサン（（ＣＨ_３）_３Ｓｉ）_２Ｏ）のいずれか又は複数が選択された。又、必要に応じて主原料ガスとフォーミングガスを混合した。フォーミングガスとしては、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、アンモニア（ＮＨ_３）、二窒化酸素（Ｎ_２Ｏ）、酸素（Ｏ_２）、窒素（Ｎ_２）、水（Ｈ_２Ｏ）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ_２）、メタン（ＣＨ_４）、エタン（Ｃ_２Ｈ_６）、エチレン（Ｃ_２Ｈ_４）のいずれか又は複数が選択された。そのガス流量が１ｓｃｃｍ〜２０００ｓｃｃｍの範囲にある。プラズマ条件は、圧力０．１〜１０Ｔｏｒｒ、温度２００〜４５０℃、高周波パワー１００〜２０００Ｗであった。上記の全ての条件範囲において、ＳｉＣ系絶縁膜９の酸素量および窒素量がそれぞれ原子濃度で１０％未満になるような条件が選択された。

本発明の保護絶縁膜１０も、プラズマＣＶＤ装置内においてプラズマ重合によって成膜された。主原料ガスとしては、モノシラン（ＳｉＨ_４）、ジメリルシラン（ＳｉＨ_２（ＣＨ_３）_２）、トリメチルシラン（ＳｉＨ（ＣＨ_３）_３）、テトラメチルシラン（Ｓｉ（ＣＨ_３）_４）、テトラエトキシシラン（Ｓｉ（ＯＣ_２Ｈ_５）_４）、メチルトリメトキシシラン（（ＣＨ_３）Ｓｉ（ＯＣＨ_３）_３）、ジメチルジメトキシシラン（（ＣＨ_３）_２Ｓｉ（ＯＣＨ_３）_２）、ヘキサメチルジシロキサン（（ＣＨ_３）_３Ｓｉ）_２Ｏ）、テトラメチルシクロテトラシロキサン（（ＣＨ３）_４Ｏ_４Ｓｉ_４）のいずれか又は複数が選択された。そのガス流量が１ｓｃｃｍ〜２０００ｓｃｃｍの範囲にある。又、必要に応じて主原料ガスとフォーミングガスを混合した。フォーミングガスとしては、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、アンモニア（ＮＨ_３）、二窒化酸素（Ｎ_２Ｏ）、酸素（Ｏ_２）、窒素（Ｎ_２）、水（Ｈ_２Ｏ）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ_２）、メタン（ＣＨ_４）、エタン（Ｃ_２Ｈ_６）、エチレン（Ｃ_２Ｈ_４）のいずれか又は複数が選択された。そのガス流量が１〜２０００ｓｃｃｍの範囲にある。プラズマ条件は、圧力０．１〜１０Ｔｏｒｒ、温度２００〜４５０℃、高周波パワー１００〜２０００Ｗであった。上記の全ての条件範囲において、ＳｉＯ系絶縁膜１０の酸素量および窒素量がそれぞれ原子濃度で１０％以上なるような条件が選択された。

図２及び図３は、各々、図１の積層構造を形成したときの低誘電率膜８の比誘電率、及びリーク電流の変化を測定した結果である。低誘電率膜８としては、厚さ２００ｎｍの有機シロキサン膜（日立化成社製ＨＳＧ、比誘電率２．５、リーク電流５．０×１０^−１０Ａ／ｃｍ^２）を用いた。ここでリーク電流は、有機シロキサン膜に２ＭＶ／ｃｍの電界を印加したときの値である。ＳｉＣ系保護絶縁膜９としては、厚さ１０ｎｍのＳｉＣ膜（トリメチルシランとヘリウムの混合ガスを用いてプラズマＣＶＤ法にて成膜）を用いた。このＳｉＣ膜中の酸素濃度及び窒素濃度は、それぞれ原子比率で０％であった。又、ＳｉＯ系保護絶縁膜１０としては、厚さ５０ｎｍのＳｉＯ膜（テトラエトキシシランと酸素の混合ガスを用いてプラズマＣＶＤ法にて成膜）を用いた。このＳｉＯ膜中の酸素濃度は原子比率で６５％、窒素濃度は原子比率で０％であった。図１のような、ＳｉＣ系保護絶縁膜９とＳｉＯ系保護絶縁膜１０をこの順番に低誘電率膜８の上に積層した場合、即ち、この例ではＳｉＯ膜／ＳｉＣ膜／有機シロキサン膜／シリコン基板の積層構造を形成した場合、有機シロキサン膜の比誘電率及びリーク電流はほとんど変化しなかった。又、ＳｉＣ単層膜／有機シロキサン膜／シリコン基板の積層構造を形成した場合も比誘電率及びリーク電流はほとんど変化しなかった。

一方でＳｉＯ単層膜／有機シロキサン膜／シリコン基板の積層構造を形成した場合は、有機シロキサン膜の比誘電率は３．０に上昇し、リーク電流は１．５×１０^−４Ａ／ｃｍ^２に増加した。上記評価では、保護絶縁膜の総膜厚をそろえる為に、ＳｉＣ単層膜及びＳｉＯ単層膜の厚さはそれぞれ５０ｎｍとした。有機シロキサン膜の比誘電率とリーク電流を上昇させないという意味では、ＳｉＯ／ＳｉＣ積層及びＳｉＣ単層の保護絶縁膜構造が優れていることになる。しかし、ＳｉＣ膜自体の比誘電率とリーク電流が高いために、保護絶縁膜と有機シロキサン膜を合わせた実効的な比誘電率とリーク電流が最も低いのは、ＳｉＯ／ＳｉＣ積層構造の保護絶縁膜を積層した場合になる。

図４及び図５は、次の２種類の各積層構造における膜面に垂直な深さ方向の元素濃度分布をオージェ分析によって調べた結果である。各図において、横軸は膜の表面からの深さ、縦軸は各元素の濃度である。図４はＳｉＯ単層膜／有機シロキサン膜／シリコン基板の積層構造、図５はＳｉＯ膜／ＳｉＣ膜／有機シロキサン膜／シリコン基板の積層構造に関するものである。図４の、ＳｉＯ単層膜／有機シロキサン膜／シリコン基板の積層構造の場合、有機シロキサン膜の表面から５０ｎｍ程度の範囲に、炭素が減少した劣化層が存在している。これは、ＳｉＯ単層膜を保護絶縁膜として有機シロキサン膜上に成膜する際に酸素プラズマが発生したことによるものである。この劣化層の存在が有機シロキサン膜の比誘電率を上昇させた原因である。一方、本発明に関する図５の、ＳｉＯ膜／ＳｉＣ膜／有機シロキサン膜／シリコン基板の積層構造の場合、有機シロキサン膜に劣化層が存在しないことがわかる。図示はしていないが、ＳｉＣ単層膜／有機シロキサン膜／シリコン基板の積層構造の場合も同様に、有機シロキサン膜に劣化層は存在しなかった。即ち、ＳｉＯ膜／ＳｉＣ膜／有機シロキサン膜／シリコン基板の積層構造においては、ＳｉＣ膜が酸素プラズマに対する遮蔽膜として機能していることがわかる。上記の例では、ＳｉＣ膜の膜厚が１０ｎｍである例を示したが、ＳｉＣ膜の膜厚が５ｎｍ以上なら酸素プラズマの遮蔽効果があることがわかった。但し、ＳｉＣ膜の膜厚が厚くなりすぎると、ＳｉＣ膜自体の比誘電率及びリーク電流が高いため、積層構造全体の比誘電率及びリーク電流が上昇してしまうことがある。従って、実用的にはＳｉＣ膜の膜厚は５ｎｍ以上３０ｎｍ以下が望ましい。

以上の結果より、本発明のＳｉＣ系保護絶縁膜９とＳｉＯ系保護絶縁膜１０をこの順番に低誘電率膜８上に成膜する方法は、低誘電率膜８の比誘電率及びリーク電流の上昇を抑制し、且つ保護絶縁膜の比誘電率及びリーク電流も低減できることが理解される。
＜実施例２＞
本例は、半導体装置の多層配線を銅ダマシン法によって作成した例である。保護絶縁膜は実施例１の方法を用いて作成された。以下、図６〜図１４を参照しながら、その製造方法を説明する。各図はいずれも装置の断面図である。

図６に示すように、シリコン基板１の表面に素子分離構造体２、２’に囲まれた不純物拡散層３、３’とゲート電極４から構成されるトランジスタが存在する。更に、このトランジスタを被覆するように第１の層間絶縁膜５が形成されており、上層との電気的導通のために不純物拡散層３、３’にコンタクトプラグ６、６’が接続されている。

尚、ここで、同じ製造工程で形成される部位、例えば、素子分離構造体２、２’、或いは不純物拡散層３、３’などが、複数の個所に対して、最初の工程図において、同じ符号にドットを付した符号で示される。後続の工程では、代表的な個所のみ符号を付す。従って、特段の変更がない限り、符号が付されなくとも、前述の複数の個所はその部位を指すものとする。この符号に関しては、以下の実施例においても、同様である。

第１層配線を以下のようにシングルダマシン法を用いて形成した。エッチングストッパとして厚さ３０ｎｍの第２の層間絶縁膜７を成膜した後、厚さ１５０ｎｍの低誘電率膜８を成膜した。更に、実施例１に示した条件を用いて、低誘電率膜８の上にＳｉＣ系絶縁膜９を１０ｎｍ成膜した。引き続きＳｉＣ系絶縁膜９を成膜したプラズマＣＶＤ装置と同じ装置を用いて、ＳｉＣ系絶縁膜９の上にＳｉＯ系絶縁膜１０を厚さ４０ｎｍに成膜した。

次に、図７に示すように、保護絶縁膜１０の上にレジストパタンを形成し、ドライエッチングにより第１層配線用溝１１、１１’、１１’’を形成する。この後、レジストパタンを除去した。

続いて、図８に示すように、スパッタリング法を用いてバリアメタル１２として窒化タンタルとタンタルの積層膜を合計１５ｎｍ成膜する。そして、このバリアメタル１２上に、スパッタリング法と電解メッキ法を用いて、各方法による膜厚の合計が４００ｎｍの銅膜１３を第１層配線用溝１１、１１’１１’’内に埋め込んだ。

更に、図９のように、第１層配線用溝１１、１１’１１’’の外の余分な金属膜を、銅膜１３、バリアメタル１２の順にＣＭＰ法によって除去し、ＳｉＯ系絶縁膜１０を露出させることで第１層配線を完成した。

次に、第２層配線を、以下のように層間接続と配線層を同時に形成できるデュアルダマシン法によって形成した。

先ず、露出した銅膜１３及びＳｉＯ系絶縁膜の上に厚さ３０ｎｍのバリア絶縁膜１４と３００ｎｍの低誘電率膜８をこの順に成膜する。この後、図６に示す方法と同様の方法で、低誘電率膜８の上に１０ｎｍのＳｉＣ系絶縁膜９と１０ｎｍのＳｉＯ系絶縁膜１０を形成した。この状態が図１０である。

続いて、レジストパタン形成とドライエッチング及びレジスト除去を繰り返すことにより、図１１に示すように、層間接続用孔１５と第２層配線用溝１６、１６’を形成した。

更に、図１２に示すように、図８と同様の方法で、バリアメタル１２と銅膜１３を層間接続用孔１５と第２層配線用溝１６内に同時に埋め込んだ。

最後に、図１３に示すように、第２層配線用溝１６の外の余分な金属膜をＣＭＰ法により除去し、第２層配線を完成した。

この後、図１４に示すように、第２層配線と同様の工程を繰り返すことによって第３層配線を形成した。第３層配線を構成する各材料層は第２層配線等におけるそれと同様である。

以上の図６〜図１４は、配線形成工程の断面図を示すものであるが、立体的構造の理解をより容易にするために、図１５に図１３の段階での上面図を示す。バリアメタル１２と銅膜１３から成る第３層配線がＳｉＯ系絶縁膜１０に囲まれて平行に配置されている。線１７は図１４の断面図に対応する切断線を示している。尚、第１層配線は第３層配線と平行に、第２層配線は第３層配線と直行して配置されている。従って、上下に隣接する層の配線は互いに直行している。

このような配線形成工程で得られた配線の配線間容量及び配線間リーク電流を実測した結果を図１６及び図１７に示す。各図の横軸がＳｉＯ膜厚とＳｉＣ膜厚の比、縦軸はそれぞれ、配線間容量或いは配線間のリーク電流を示す。図１６では、ＳｉＣ系絶縁膜９とＳｉＯ系絶縁膜１０の膜厚の和を一定（５０ｎｍ）に保ちながら、それぞれの膜厚を可変にした際のデータをプロットしてある。図１６及び図１７に例示した特性により、５ｎｍ以上３０ｎｍ以下の膜厚のＳｉＯ系絶縁膜９の上にＳｉＯ系絶縁膜１０を積層した場合、効果的に配線間容量と配線間リーク電流を低減できることが確認できた。
＜実施例３＞
半導体装置の多層配線をアルミニウム合金のドライエッチにより作成する例を示す。保護絶縁膜は実施例１の方法を用いて作成した。以下、図１８〜図２６を参照しながら、実施例３を説明する。

図１８に示すように、シリコン基板１上に素子分離構造体２、２’、不純物拡散層３、３’、ゲート電極４、第１の層間絶縁膜５、コンタクトプラグ６、６’が形成されている。この上に、３０ｎｍのバリアメタル１２、２５０ｎｍのアルミニウム合金膜１９、３０ｎｍのバリアメタル膜１２を、この順にスパッタリング法で形成した。バリアメタル膜１２としては、窒化チタン膜を用いた。これらの金属膜をレジストパタンとドライエッチングを用いて加工後、レジストを除去して第１層配線を形成した。続いて、第１層配線を被覆するように、第３の層間絶縁膜１８を５０ｎｍ、低誘電率膜８を４００ｎｍ成膜した。更に、実施例１に示した条件を用いて、低誘電率膜８の上にＳｉＣ系絶縁膜９を２０ｎｍ成膜した。引き続き、ＳｉＣ系絶縁膜９を成膜したプラズマＣＶＤ装置と同じ装置を用いて、ＳｉＣ系絶縁膜９の上にＳｉＯ系絶縁膜１０を６００ｎｍ成膜した。その後、ＣＭＰ法によって３００ｎｍ相当のＳｉＯ系絶縁膜１０を削り取り、平坦化を行った。

次に、図１９に示すように、レジストパタンとドライエッチングを用いて、所望の開孔を形成し、この後、レジストを除去して層間接続用孔１５を形成した。

続いて、図２０に示すように、窒化チタン膜からなるバリアメタル１２を３０ｎｍ、ＣＶＤ法でタングステン膜２０を３００ｎｍ、それぞれ成膜して層間接続用孔１５を埋め込んだ。

この後、図２１のように、層間接続用孔１５の外の余分な金属膜をＣＭＰ法により除去した。

第２層配線以降の工程は、第１層配線を形成した工程と同様である。すなわち図２２のように、バリアメタル１２とアルミニウム合金膜１９からなる第２層配線の上に、第３の絶縁膜１８、低誘電率膜８、ＳｉＣ系絶縁膜９、ＳｉＯ系絶縁膜１０をこの順に形成した。

図２３のように層間接続用孔１５、１５’を形成する。その後、バリアメタル１２とタングステン膜２０を成膜（図２４）後、層間接続用孔１５の外の余分な金属膜を除去した（図２５）。

更に、図２６のように、バリアメタル１２とアルミニウム合金膜１９からなる第３層配線を形成した。

以上、図１８〜図２６は、配線形成工程の断面図を示すものであるが、立体的構造の理解をより容易にするために、図２７に図２６の段階の上面図を示す。バリアメタル１２から成る第３層配線がＳｉＯ系絶縁膜１０に囲まれて互いに平行に配置されている。線２１は図２６の断面図に対応する切断線を示している。尚、第１層配線は第３層配線と平行に、第２層配線は第３層配線と直行して配置されており、従って、上下に隣接する層の配線は互いに直行している。

このような配線形成工程で得られた配線の配線間容量及び配線間リーク電流を実測した。その結果、実施例２の場合と同様に、５ｎｍ以上３０ｎｍ以下の膜厚のＳｉＯ系絶縁膜９の上にＳｉＯ系絶縁膜１０を積層した場合、効果的に配線間容量と配線間リーク電流を低減できることが確認できた。

＜本発明とこれまでの技術の比較検討＞
従来から知られている低誘電率膜用の保護絶縁膜の代表例を表１にまとめる。これらの保護絶縁膜は通常、プラズマＣＶＤ（化学気相蒸着）法を用いて成膜できる。前述したように、保護絶縁膜に求められる理想的な特性とは、（１）比誘電率が低いこと、（２）リーク電流が低いこと、（３）保護絶縁膜の成膜時に下層の低誘電率膜が劣化しないこと、である。

しかしながら表１にまとめたように、上記（１）〜（３）の条件を全て満足する保護絶縁膜は存在しない。例えばＳｉＯ膜は（１）と（２）を満たすが、下層の低誘電率膜の劣化を引き起こすため（３）を満たさない。下層の低誘電率膜が劣化する原因は、次のとおりである。一般にＳｉＯ膜をプラズマＣＶＤ法で成膜するには、モノシラン（ＳｉＨ_４）と一酸化二窒素（Ｎ_２Ｏ）の組み合わせ、又はテトラエトキシシラン（Ｓｉ（ＯＣ_２Ｈ_５）_４）と酸素（Ｏ_２）の組み合わせを原料ガスとする。したがって、成膜時に発生する酸素ラジカルが下層の低誘電率膜に照射される。酸素ラジカルが照射されると、低誘電率膜が有機シロキサン膜や無機シロキサン膜であった場合、膜中のメチル基や水素基が酸化されて水酸基（−ＯＨ）に変わる。又低誘電率膜が芳香族有機ポリマ膜であった場合、ベンゼン環骨格が酸化によって破壊する。このような低誘電率膜の構造変化によって、低誘電率膜の比誘電率上昇やリーク電流増加が起こる。これが低誘電率膜の劣化の原因である。こうした劣化は、保護絶縁膜の成膜時に酸素ラジカルでなく窒素ラジカルが発生するような場合でも同様に起こる。トリメチルシラン（ＳｉＨ（ＣＨ_３）_３）とアンモニア（ＮＨ_３）とヘリウム（Ｈｅ）の組み合わせを原料ガスとするＳｉＣＮ膜や、モノシラン（ＳｉＨ_４）と窒素（Ｎ_２）とアンモニア（ＮＨ_３）の組み合わせを原料ガスとするＳｉＮ膜を低誘電率膜上にプラズマＣＶＤ法で成膜する場合は、窒素ラジカルが低誘電率膜を劣化させる。したがって、ＳｉＣＮ膜やＳｉＮ膜は前記項目（１）〜（３）のいずれも満たさない。

一方、ＳｉＣ膜はトリメチルシラン（ＳｉＨ（ＣＨ_３）_３）とヘリウム（Ｈｅ）の組み合わせを原料ガスとし、酸素ラジカルや窒素ラジカルによって下層の低誘電率膜を劣化する心配がないため（３）を満たす。しかしながらＳｉＯ膜と比較すると、比誘電率とリーク電流がともに高いために前記項目（１）と（２）は満足しない。

以上のような低誘電率膜の劣化が実際のダマシン銅配線を形成する工程で起こる様子を、保護絶縁膜がＳｉＯ膜である場合を例に取って説明する。先ず、図２８のように、半導体素子と配線を含む基板２２の上に第２の層間絶縁膜７を成膜した後、低誘電率膜８を成膜する。低誘電率膜８の成膜は、回転塗布法又はＣＶＤ（化学気相蒸着）法にて行うのが一般的である。続いて、図２９のように、低誘電率膜８の上に膜厚が数十ｎｍ程度のＳｉＯ系絶縁膜１０を成膜する。ＳｉＯ系絶縁膜１０の成膜時に酸素ラジカルが発生することから、低誘電率膜の劣化層２３が形成される。引き続き、保護絶縁膜１０の上にレジストマスク又はハードマスク（図示はせず）を形成した後、図３０のように第１層配線用溝１１、１１’をドライエッチングで形成する。次いで、レジストマスク又はハードマスクを除去後、図３１のように、バリアメタル膜１２として窒化チタン膜や窒化タンタル膜を薄く形成し、更に銅膜１３を形成する。その後、図３２のようにＣＭＰで第１層配線用溝１１、１１’の外の金属を除去し、配線や層間接続等の導電部を形成する。最後にバリア絶縁膜１４、及び低誘電率膜８を成膜する（図３３）。

これらの手順によって得られる半導体装置では、比誘電率やリーク電流が高い低誘電率膜の劣化層２３が配線間に存在するために配線間容量が上昇し、更に配線間リーク電流が増加するので電気的な信頼性が低下してしまう。このような配線間電気特性の劣化は、ＳｉＯ系絶縁膜１０を酸素や窒素を含む他の保護絶縁膜に変更した場合も同様に起こる。酸素や窒素を含む他の保護絶縁膜とは、例えばＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＮ膜等である。

こうした低誘電率膜の劣化を防止するために、図３４のように低誘電率膜８上にＳｉＣ系絶縁膜９を成膜する方法がある。ＳｉＣ系絶縁膜９は酸素や窒素を含まないため、ＳｉＣ系絶縁膜９を成膜する際に酸素ラジカルや窒素ラジカルが発生せず、図３１に示されるような低誘電率膜の劣化層２３が形成されない。従って、低誘電率膜の劣化層２３に起因した配線間電気特性の劣化は生じない。しかしながら、ＳｉＣ系絶縁膜９自体の比誘電率やリーク電流が高いために、結果的に配線間容量の上昇や配線間リーク電流の増加を引き起こす。

以下、本発明の主な諸実施の形態を列挙すれば、次の通りである。
（１）半導体素子と配線を含む基板と、この基板上に形成された比誘電率が３以下の低誘電率膜と、前記低誘電率膜の上に形成された酸素原子濃度及び窒素原子濃度がそれぞれ１０％未満の第１の保護絶縁膜と、前記第１の保護絶縁膜の上に形成された酸素原子濃度が１０％以上の第２の保護絶縁膜と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に形成された溝あるいは孔と、前記溝あるいは孔に埋め込まれた金属膜と、前記金属膜と第２の保護絶縁膜の上に形成されたバリア絶縁膜とを、少なくとも有することを特徴とする半導体装置。
（２）前記低誘電率膜は、シリコン、酸素を含む低誘電率膜、シリコン、酸素、炭素を含む低誘電率膜、及びシリコン、酸素、炭素を含み且つメチル基を含む低誘電率膜の群から選ばれた少なくとも一者であることを特徴とする前記項目（１）に記載の半導体装置。
（３）前記低誘電率膜は、芳香族有機ポリマ膜であることを特徴とする前記項目（１）に記載の半導体装置。
（４）前記第１の保護絶縁膜は、炭化シリコン膜、炭酸化シリコン膜、及び炭窒化シリコン膜の群から選ばれた少なくとも一者であり、且つ前記第２の保護絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、炭酸化シリコン膜の群から選ばれた少なくとも一者であることを特徴とする前記項目（１）に記載の半導体装置。
（５）前記第１の保護絶縁膜の膜厚が５ｎｍ以上３０ｎｍ以下であることを特徴とする前記項目（１）に記載の半導体装置。
（６）半導体素子と配線を含む基板上に、比誘電率が３以下の低誘電率膜を形成する工程と、前記低誘電率膜の上に酸素原子濃度及び窒素原子濃度がそれぞれ１０％未満の第１の炭化シリコン系保護絶縁膜を形成する工程と、前記第１の保護絶縁膜の上に酸素原子濃度が１０％以上の第２の酸化シリコン系保護絶縁膜を形成する工程と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に溝あるいは孔を形成する工程と、前記溝あるいは孔が埋め込まれるように金属膜を形成する工程と、前記溝の外あるいは孔の外の前記金属膜を化学機械研磨法で除去して第２の保護絶縁膜を露出させる工程と、前期金属膜と第２の保護絶縁膜の上にバリア絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
（７）前記低誘電率膜は、シリコン、酸素を含む低誘電率膜、シリコン、酸素、炭素を含む低誘電率膜、及びシリコン、酸素、炭素を含み、かつメチル基を含む低誘電率膜の群から選ばれた少なくとも一者であることを特徴とする前記項目（６）に記載の半導体装置の製造方法。
（８）前記低誘電率膜は、芳香族有機ポリマ膜であることを特徴とする前記項目（６）に記載の半導体装置の製造方法。
（９）前記第１の保護絶縁膜は、炭化シリコン膜、炭酸化シリコン膜、及び炭窒化シリコン膜の群から選ばれた少なくとも一者であり、且つ前記第２の保護絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、炭酸化シリコン膜の群から選ばれた少なくとも一者であることを特徴とする前記項目（６）に記載の半導体装置の製造方法。
（１０）半導体素子と配線を含む基板上に形成された金属膜をドライエッチングして配線を形成する工程と、前記配線の上に比誘電率が３以下の低誘電率膜を形成する工程と、前記低誘電率膜の上に酸素原子濃度及び窒素原子濃度が１０％未満の第１の保護絶縁膜を形成する工程と、第１の保護絶縁膜の上に酸素原子濃度が１０％以上の第２の保護絶縁膜を形成する工程と、前記第２の保護絶縁膜を化学機械研磨法で平坦化する工程と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に前記配線の表面が露出する孔を形成する工程と、前記孔に金属膜を埋め込む工程と、前記孔の外の金属膜を化学機械研磨法で除去する工程とを有することを特徴とする半導体装置の製造方法。

図１は、本発明の実施例１における積層構造を説明する断面図である。図２は、本発明の実施例１における保護膜の種類と有機物膜との比誘電率の関係の例を示す図である。図３は、本発明の実施例１における保護膜の種類と有機物膜とのリーク電流の関係の例を示す図である。図４は、ＳｉＯ膜を保護絶縁膜に用いた場合の膜厚方向の元素濃度分布を示すグラフである。図５は、本発明の実施例１における保護絶縁膜の膜厚方向の元素濃度分布を示すグラフである。図６は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図７は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図８は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図９は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１０は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１１は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１２は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１３は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１４は、本発明の実施例２における配線形成工程を工程順に説明する要部断面図である。図１５は、本発明の実施例２における装置の上面図の例である。図１６は、本発明の実施例２における保護絶縁膜の厚さと配線容量との関係の例を示す図である。図１７は、本発明の実施例２における保護絶縁膜の厚さと配線間リーク電流との関係の例を示す図である。図１８は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図１９は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２０は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２１は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２２は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２３は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２４は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２５は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２６は、本発明の実施例３における配線形成工程を工程順に説明する要部断面図である。図２７は、本発明の実施例３における装置の上面図の例である。図２８は、従来の第１の配線形成工程例を説明する要部断面図である。図２９は、従来の第１の配線形成工程例において、低誘電率膜に劣化層が形成される状態を説明する要部断面図である。図３０は、従来の第１の配線形成工程例を説明する要部断面図である。図３１は、従来の第２の配線形成工程例を説明する要部断面図である。図３２は、従来の第２の配線形成工程例において、低誘電率膜に劣化層が形成される状態を説明する要部断面図である。図３３は、従来の第２の配線形成工程例を説明する要部断面図である。図３４は、従来の第３の配線形成工程例を説明する要部断面図である。

符号の説明

１：シリコン基板、２、２’：素子分離構造体、３、３’：不純物拡散層、４：ゲート電極、５：第１の層間絶縁膜、６、６’：コンタクトプラグ、７：第２の層間絶縁膜、８：低誘電率膜、９：ＳｉＣ系絶縁膜、１０：ＳｉＯ系絶縁膜、１１、１１’、１１’’：第１層配線用溝、１２：バリアメタル、１３：銅膜、１４：バリア絶縁膜、１５：層間接続用孔、１６、１６’：第２層配線用溝、１７：図１０（ｂ）の断面図に対応する切断線、１８：第３の層間絶縁膜、１９：アルミニウム合金膜、２０：タングステン膜、２１：図１７の断面図に対応する切断線、２２：半導体素子と配線を含む基板、２３：低誘電率膜の劣化層。

Claims

半導体素子と配線を含む基板と、この基板上に形成された比誘電率が３以下の低誘電率膜と、前記低誘電率膜の上に形成された酸素原子濃度及び窒素原子濃度がそれぞれ１０％未満の第１の保護絶縁膜と、前記第１の保護絶縁膜の上に形成された酸素原子濃度が１０％以上の第２の保護絶縁膜と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に形成された溝あるいは孔と、前記溝あるいは孔に埋め込まれた金属膜と、前記金属膜と第２の保護絶縁膜の上に形成されたバリア絶縁膜とを、少なくとも有することを特徴とする半導体装置。
前記低誘電率膜は、シリコン、酸素を含む低誘電率膜、シリコン、酸素、炭素を含む低誘電率膜、及びシリコン、酸素、炭素を含み且つメチル基を含む低誘電率膜の群から選ばれた少なくとも一者であることを特徴とする請求項１に記載の半導体装置。
前記低誘電率膜は、芳香族有機ポリマ膜であることを特徴とする請求項１に記載の半導体装置。
前記第１の保護絶縁膜は、炭化シリコン膜、炭酸化シリコン膜、及び炭窒化シリコン膜の群から選ばれた少なくとも一者であり、且つ前記第２の保護絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、炭酸化シリコン膜の群から選ばれた少なくとも一者であることを特徴とする請求項１に記載の半導体装置。
前記第１の保護絶縁膜の膜厚が５ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
半導体素子と配線を含む基板上に、比誘電率が３以下の低誘電率膜を形成する工程と、前記低誘電率膜の上に酸素原子濃度及び窒素原子濃度がそれぞれ１０％未満の第１の炭化シリコン系保護絶縁膜を形成する工程と、前記第１の保護絶縁膜の上に酸素原子濃度が１０％以上の第２の酸化シリコン系保護絶縁膜を形成する工程と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に溝あるいは孔を形成する工程と、前記溝あるいは孔が埋め込まれるように金属膜を形成する工程と、前記溝の外あるいは孔の外の前記金属膜を化学機械研磨法で除去して第２の保護絶縁膜を露出させる工程と、前期金属膜と第２の保護絶縁膜の上にバリア絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
前記低誘電率膜は、シリコン、酸素を含む低誘電率膜、シリコン、酸素、炭素を含む低誘電率膜、及びシリコン、酸素、炭素を含み、かつメチル基を含む低誘電率膜の群から選ばれた少なくとも一者であることを特徴とする請求項６に記載の半導体装置の製造方法。
前記低誘電率膜は、芳香族有機ポリマ膜であることを特徴とする請求項６に記載の半導体装置の製造方法。
前記第１の保護絶縁膜は、炭化シリコン膜、炭酸化シリコン膜、及び炭窒化シリコン膜の群から選ばれた少なくとも一者であり、且つ前記第２の保護絶縁膜は、酸化シリコン膜、酸窒化シリコン膜、炭酸化シリコン膜の群から選ばれた少なくとも一者であることを特徴とする請求項６に記載の半導体装置の製造方法。
半導体素子と配線を含む基板上に形成された金属膜をドライエッチングして配線を形成する工程と、前記配線の上に比誘電率が３以下の低誘電率膜を形成する工程と、前記低誘電率膜の上に酸素原子濃度及び窒素原子濃度が１０％未満の第１の保護絶縁膜を形成する工程と、第１の保護絶縁膜の上に酸素原子濃度が１０％以上の第２の保護絶縁膜を形成する工程と、前記第２の保護絶縁膜を化学機械研磨法で平坦化する工程と、前記低誘電率膜と第1の保護絶縁膜と第２の保護絶縁膜から成る積層構造に前記配線の表面が露出する孔を形成する工程と、前記孔に金属膜を埋め込む工程と、前記孔の外の金属膜を化学機械研磨法で除去する工程とを有することを特徴とする半導体装置の製造方法。