[go: up one dir, main page]

JP7619999B2 - 表示パネル、表示装置および表示装置の製造方法 - Google Patents

表示パネル、表示装置および表示装置の製造方法 Download PDF

Info

Publication number
JP7619999B2
JP7619999B2 JP2022501069A JP2022501069A JP7619999B2 JP 7619999 B2 JP7619999 B2 JP 7619999B2 JP 2022501069 A JP2022501069 A JP 2022501069A JP 2022501069 A JP2022501069 A JP 2022501069A JP 7619999 B2 JP7619999 B2 JP 7619999B2
Authority
JP
Japan
Prior art keywords
supporter
signal wiring
wiring
disposed
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022501069A
Other languages
English (en)
Other versions
JPWO2021010616A5 (ja
JP2022540193A (ja
Inventor
ジェ パク,チャン
ドク イ,サン
ア イ,ヒョン
ファン ジャン,デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022540193A publication Critical patent/JP2022540193A/ja
Publication of JPWO2021010616A5 publication Critical patent/JPWO2021010616A5/ja
Application granted granted Critical
Publication of JP7619999B2 publication Critical patent/JP7619999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • H10D86/443Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145Shape of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • H01L2224/05018Shape in side view being a conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05073Single internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05558Shape in side view conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0615Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13013Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • H01L2224/13082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1415Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は表示装置およびそれを含む表示装置の製造方法に関する。
表示装置はデータを視覚的に表示する装置である。このような表示装置は、表示領域DAと非表示領域NDAに区切られた基板を含む。前記表示領域DAで、前記基板上には画素が配置され、前記非表示領域NDAで、前記基板上にはパッド(pad)などが配置される。前記パッドには、駆動回路などが取り付けられて、前記画素に駆動信号を伝達する。
駆動回路は複数のバンプ(bump)を含み、各バンプ(bump)は互いに分離されたパッドにボンディングすることができる。
本発明が解決しようとする課題は、パッドとバンプの間のボンディング信頼性を高めることができる表示装置を提供することにある。
本発明の課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は、以下の記載から当業者に明確に理解することができる。
前記課題を解決するための一実施形態による表示パネルは、表示領域および前記表示の領域周辺に配置されたパッド領域が定義された表示基板と、前記表示基板の前記パッド領域上に配置された連結配線と、前記連結配線上に配置された信号配線と、前記表示基板と前記連結配線との間に配置されたサポータを含み、前記連結配線は前記サポータと直接接する。
前記連結配線の平面上の大きさは、前記サポータの平面上の大きさより大きく、前記連結配線は前記サポータをカバーしてもよい。
前記信号配線の平面上の大きさは、前記連結配線の平面上の大きさより大きく、前記信号配線は、前記連結配線と直接接してもよい。
前記表示基板と前記信号配線の間に配置された絶縁層をさらに含み、前記絶縁層は、前記連結配線の側面を覆い、上面を露出してもよい。
前記信号配線は、前記絶縁層の上面と直接接してもよい。
前記サポータの断面形状は、台形、三角形、五角形、半円、半楕円または四角形状のうち少なくとも一つを含んでもよい。
前記サポータは、前記信号配線の長辺方向に沿って延びたパターンを含み、前記サポータのパターンは複数であり、前記複数のサポータのパターンは、前記信号配線の短辺方向に沿って離隔して配置されてもよい。
前記サポータは、前記信号配線の短辺方向に沿って延びたパターンを含み、前記サポータのパターンは複数であり、前記複数のサポータのパターンは、前記信号配線の長辺方向に沿って離隔して配置されてもよい。
前記サポータは、平面上の前記信号配線の長辺方向および短辺方向に沿って延びた格子形状を有ししてもよい。
前記サポータは、平面上の前記信号配線の長辺方向および短辺方向に沿って離隔して配置された複数の島形状を有してもよい。
前記連結配線は複数であり、前記複数の連結配線の間に配置された非導電性フィルムまたは非導電性結合剤をさらに含んでもよい。
前記課題を解決するための他の実施形態による表示パネルは、表示領域および前記表示領域の周辺に配置されたパッド領域が定義された表示基板と、前記表示基板の前記パッド領域上に配置された第1連結配線と、前記第1連結配線上に配置された信号配線を含み、前記第1連結配線は第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、前記第1部分の表面高さは、前記第2部分の表面高さおよび前記第3部分の表面高さより大きい。
前記第1連結配線は、前記信号配線の第1部分と重畳配置された第4部分、前記信号配線の第2部分と重畳配置された第5部分、および前記信号配線の第3部分と重畳配置された第6部分を含み、前記第4部分の厚さは、前記第5部分および前記第6部分の厚さより大きくてもよい。
前記第1連結配線と前記信号配線の間に配置された第2連結配線をさらに含み、前記第2連結配線の平面上の大きさは、前記第1連結配線、および前記信号配線の平面上の大きさより小さく、前記第2連結配線は、前記信号配線の前記第1部分と厚さ方向に重畳配置されてもよい。
前記課題を解決するための一実施形態による表示装置は、表示領域および前記表示領域の周辺に配置されたパッド領域が定義された表示基板、前記表示基板の前記パッド領域上に配置された連結配線、前記連結配線上に配置された信号配線、および前記表示基板と前記連結配線の間に配置されたサポータを含む表示パネル、並びに前記表示基板の前記パッド領域上に取り付けられ、前記信号配線と接続されるバンプを含む駆動集積回路を含み、前記連結配線は前記サポータと直接接する。
前記連結配線の平面上の大きさは、前記サポータの平面上の大きさより大きく、前記連結配線は前記サポータをカバーしてもよい。
前記信号配線の平面上の大きさは、前記連結配線の平面上の大きさより大きく、前記信号配線は、前記連結配線と直接接してもよい。
前記表示基板と前記信号配線の間に配置された絶縁層をさらに含み、前記絶縁層は、前記連結配線の側面を覆い、上面を露出してもよい。
前記信号配線は、前記絶縁層の上面と直接接してもよい。
前記信号配線は、前記サポータと重畳配置された第1部分、前記サポータと非重畳配置されて前記第1部分の一側に位置した第2部分、および前記サポータと非重畳配置されて前記第1部分の他側に位置した第3部分を含み、前記第1部分の上面は、前記第2部分の上面および前記第3部分の上面より厚さ方向に突出してもよい。
前記駆動集積回路は駆動基板、および前記駆動基板上に配置された駆動配線をさらに含み、前記バンプは、前記駆動配線上に配置されて前記駆動配線と連結されてもよい。
前記バンプは、第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、前記第1部分の表面は、前記第2部分の表面および前記第3部分の表面より厚さ方向に湾入してもよい。
前記信号配線の第1部分は、前記バンプの第1部分と接続され、前記信号配線の第2部分は前記バンプの第2部分と接続され、前記信号配線の第3部分は前記バンプの第3部分と接続することができる。
前記バンプは、前記信号配線と直接接続されてもよい。
前記バンプは、前記信号配線と超音波接続されてもよい。
前記課題を解決するための一実施形態による表示装置の製造方法は、ベース基板上にサポータを形成する段階と、前記サポータ上に連結配線を形成する段階と、前記連結配線上に前記連結配線をカバーして前記連結配線と電気的に接続された信号配線を形成する段階を含み、前記連結配線は、前記サポータをカバーし、直接接する。
前記ベース基板上にサポータを形成する段階は、フォトリソグラフィ工程、インクジェット工程またはスクイジング工程により前記サポータを形成する段階をさらに含んでもよい。
前記信号配線を形成した後に前記信号配線上に駆動集積回路を取り付けられる段階をさらに含んでもよい。
前記駆動集積回路を取り付けられる段階は、バンプを前記信号配線に直接接続する段階を含んでもよい。
前記信号配線は、前記サポータと重畳配置された第1部分、前記サポータと非重畳配置されて前記第1部分の一側に位置した第2部分、および前記サポータと非重畳配置されて前記第1部分の他側に位置した第3部分を含み、前記第1部分の上面は、前記第2部分の上面および前記第3部分の上面より厚さ方向に突出してもよい。
前記バンプは、第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、前記第1部分の表面は、前記第2部分の表面および前記第3部分の表面より厚さ方向に湾入してもよい。
前記信号配線の第1部分は、前記バンプの第1部分と接続され、前記信号配線の第2部分は前記バンプの第2部分と接続され、前記信号配線の第3部分は、前記バンプの第3部分と接続されてもよい。
本発明の実施形態によれば、ボンディング信頼性が高い表示装置を提供することができる。
本発明による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
一実施形態による表示装置の平面配置図である。 一実施形態による表示装置のベンディングされた場合の概略的な部分断面図である。 一実施形態による一画素およびパッド領域の断面図である。 一実施形態による表示パネルのパッド領域の平面配置図である。 一実施形態による駆動集積回路の平面配置図である。 駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 図6の部分拡大図である。 図7のVIII-VIII’線に沿って切断した断面図である。 図7のIX-IX’線に沿って切断した断面図である。 一実施形態による表示装置の製造方法のフローチャートである。 一実施形態による表示装置の製造方法の工程段階別断面図である。 一実施形態による表示装置の製造方法の工程段階別断面図である。 他の実施形態による表示装置の製造方法の工程段階別断面図である。 また他の実施形態による表示装置の製造方法の工程段階別断面図である。 また他の実施形態による表示装置の製造方法の工程段階別断面図である。 また他の実施形態による表示装置の製造方法の工程段階別断面図である。 また他の実施形態による表示装置の製造方法の工程段階別断面図である。 一実施形態による表示装置の製造方法の工程段階別断面図である。 他の実施形態による表示装置のパッド領域の断面図である。 また他の実施形態による表示装置のパッド領域の断面図である。 また他の実施形態による表示装置のパッド領域の断面図である。 また他の実施形態による表示装置のパッド領域の断面図である。 また他の実施形態による表示装置のパッド領域の断面図である。 他の実施形態による駆動集積回路が取り付けられた取り付けられた表示パネルのパッド領域の平面配置図である。 また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 一実施形態によるサポータの変形例を示す図である。 また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 また他の実施形態による表示装置のパッド領域の断面図である。 また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。 また他の実施形態による表示装置のパッド領域の断面図である。 図31および図32による連結配線の工程段階別断面図である。 図31および図32による連結配線の工程段階別断面図である。 図31および図32による連結配線の工程段階別断面図である。
表示装置は動画や静止画を表示する装置として、表示装置はモバイルフォン、スマートフォン、タブレットPC(Personal Computer)、およびスマートウォッチ、ウォッチフォン、移動通信端末機、電子手帳、電子ブック、PMP(Portable Multimedia Player)、ナビゲーション、UMPC(Ultra Mobile PC)などのような携帯用電子機器だけでなく、テレビ、ノートブック、モニタ、看板、モノのインターネットなどの多様な製品の表示画面を実現するために使われる。
以下、図面を参照して本発明の実施形態について説明する。
図1は、一実施形態による表示装置の平面配置図であり、図2は、一実施形態による表示装置の概略的な部分断面図である。
図1および図2を参照すると、表示装置1は、画像を表示する表示領域DAと、表示領域DAの周辺に配置された非表示領域NDAを含む。表示領域DAは、平面上の角が垂直な長方形または角が丸い長方形形状でもよい。表示領域DAの平面形状は、長方形に制限されるものではなく、円形、楕円形やその他多様な形状を有することができる。表示領域DAは、複数の画素を含む。画素の具体的な断面構造については、後述する。
表示領域DA周辺には、非表示領域NDAが配置される。非表示領域NDAは、表示領域DAの両短辺に隣接して配置される。さらに、非表示領域NDAは、表示領域DAの両短辺だけでなく両長辺に隣接して配置されてもよく、表示領域DAのすべての辺を囲むことができる。すなわち、非表示領域NDAは、表示領域DAの縁を構成することができる。
表示装置は、画面を表示する表示パネル100および表示パネル100に取り付けられて、表示パネル100の画素回路を駆動する駆動集積回路300を含んでもよい。駆動集積回路300は、駆動チップ(IC)に適用され、表示パネル100上に直接実装したチップオンプラスチック(Chip On Plastic,COP)として実現されることができる。
表示パネル100は、例えば、有機発光表示パネルが適用されることができる。以下の実施形態では、表示パネル100として有機発光表示パネルが適用された場合を例示するが、これに制限されず、液晶ディスプレイ(liquid crystal display,LCD)パネル、電界放出ディスプレイ(field emission display,FED)パネル、電気泳動装置など異なる種類の表示パネルが適用されることもできる。
一実施形態で、表示パネル100は、メイン領域MAおよびベンディング領域BAを含んでもよい。メイン領域MAは平坦でもよい。メイン領域MAには、表示パネル100の表示領域DAおよび非表示領域NDAの一部領域が配置される。
ベンディング領域BAは、メイン領域MAの少なくとも一側に配置される。図面では、一つのベンディング領域BAがメイン領域MAの下辺に隣接して配置された場合が例示されているが、ベンディング領域BAは、メイン領域MAの左、右、上辺側など他の辺側に隣接して配置される。また、メイン領域MAの2つ以上の辺側にベンディング領域BAが配置される。
ベンディング領域BAは、表示方向の逆方向(前面発光型の場合は背面方向)にベンディングされる。このように非表示領域NDAの少なくとも一部が表示方向の逆方向にベンディングされると、表示装置のベゼルを減らすことができる。
表示装置1は、ベンディング領域BAから延びたサブ領域SAをさらに含んでもよい。サブ領域SAは、メイン領域MAと平行する。サブ領域SAはメイン領域MAと厚さ方向に重なってもよい。上述したベンディング領域BAとサブ領域SAは、非表示領域NDAであってもよいが、これに制限されるものではない。
表示パネル100は、非表示領域NDAに配置されたパッド領域PAを含んでもよい。パッド領域PAは図面に例示したようにサブ領域SAに位置する。しかし、これに制限されるものではなく、パッド領域PAはメイン領域MAやベンディング領域BAに位置することもできる。表示パネル100のパッド領域PA上には、駆動集積回路300を取り付けることができる。
非表示領域NDAのパッド領域PAには、複数の信号配線が配置される。前記複数の信号配線は、表示領域DAの画素の少なくとも一つの薄膜トランジスタと電気的に接続された連結配線を介して前記薄膜トランジスタと連結される。前記連結配線は表示領域DAおよび非表示領域NDAにかけて配置される。複数の信号配線上には駆動集積回路300のバンプが接続されてもよい。
表示装置は、表示パネル100に取り付けられた印刷回路基板500をさらに含んでもよい。印刷回路基板500は、非表示領域NDAの表示パネル100のパッド領域PAの外側に取り付けしてもよい。すなわち、駆動集積回路300が取り付けられるパッド領域PAは表示領域DAと印刷回路基板500が取り付けられる領域の間に配置される。印刷回路基板500は、サブ領域SAの下面端部に取り付けしてもよい。印刷回路基板500は、フレキシブル回路基板(FPCB)であってもよい。ただし、これに制限されるものではなく、印刷回路基板500は、軟性フィルムを介して表示パネル100と連結されることができる。
図3は、一実施形態による一画素およびパッド領域の断面図である。
図3を参照すると、表示装置1は、表示パネル100の下部に配置されたパネル下部シート200をさらに含む。パネル下部シート200は、表示パネル100の背面に取り付けされてもよい。パネル下部シート200は、少なくとも一つの機能層を含む。前記機能層は、放熱機能、電磁波遮蔽機能、接地機能、緩衝機能、強度補強機能、把持機能および/またはディジタイジング機能などを行う層でもよい。機能層は、シートからなるシート層、フィルムからなるフィルム層、薄膜層、コート層、パネル、プレートなどでもよい。一つの機能層は、単一層からなるが、積層された複数の薄膜やコート層から構成してもよい。機能層は、例えば、支持基材、放熱層、電磁波遮蔽層、衝撃吸収層、デジタイザなどでもよい。
表示パネル100は、表示基板101、複数の導電層、それを絶縁する複数の絶縁層および有機層ELなどを含んでもよい。
表示基板101は、表示領域DAおよび非表示領域NDA全体にかけて配置される。表示基板101は、上部に配置される複数のエレメントを支持する機能をする。一実施形態では、表示基板101は、軟性ガラス、石英などのリジッドな物質を含むリジッド基板でもよい。ただし、これに制限されず、表示基板101はポリイミド(PI)などのフレキシブル物質を含むフレキシブル基板でもよい。
バッファ層102は、表示基板101上に配置される。バッファ層102は、表示基板101を介した外部からの水分および酸素の浸透を防止することができる。バッファ層102は、窒化ケイ素(SiNx)膜、酸化ケイ素(SiO2)膜および酸窒化ケイ素(SiOxNy)膜のいずれか一つを含んでもよい。
バッファ層102上には、半導体層105が配置される。半導体層105は、薄膜トランジスタのチャネルをなす。半導体層105は、表示領域DAの各画素に配置され、場合によって非表示領域NDAにも配置されてもよい。半導体層105は、ソース/ドレイン領域および活性領域を含んでもよい。半導体層105は、多結晶シリコンを含んでもよい。
半導体層105上には、第1絶縁層111が配置される。第1絶縁層111は、表示基板101の全体面にかけて配置される。第1絶縁層111は、ゲート絶縁機能を有するゲート絶縁膜であってもよい。第1絶縁層111は、シリコン化合物、金属酸化物などを含んでもよい。例えば、第1絶縁層111は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アルミニウム酸化物、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物、チタン酸化物などを含んでもよい。これらは単独でまたは互いに組み合わせて使用することができる。
第1絶縁層111上には、サポータSMが配置される。サポータSMは、第1絶縁層111の上面に直接配置される。サポータSMは、後述する連結配線GSLの下部に配置されて、連結配線GSLを厚さ方向に突出させることができる。突出した連結配線GSLにより、信号配線PADは厚さ方向にともに突出して駆動集積回路300のバンプとの接合が容易である。サポータSMは、有機物または無機物を含んでなる。
サポータSMの断面形状は、台形形状であってもよい。
第1絶縁層111およびサポータSM上には、第1導電層120が配置される。第1導電層120は薄膜トランジスタ(TFT)のゲート電極GE、維持キャパシタ(Cst)の第1電極CE1および連結配線GSLを含んでもよい。連結配線GSLは、表示領域DAおよびパッド領域PAを通過して配置される。第1導電層120は、モリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)から選ばれた一つ以上の金属を含んでもよい。第1導電層120は、前記例示した物質からなる単一膜または積層膜であってもよい。
連結配線GSLは、サポータSMの表面をカバーし、サポータSMの表面と直接接ししてもよい。連結配線GSLのサポータSMと厚さ方向に重なる部分は、厚さ方向に突出してもよい。
第1導電層120上には、第2絶縁層112a,112bが配置される。第2絶縁層112a,112bは、第1導電層120と第2導電層130を絶縁させてもよい。第2絶縁層112aは、概して表示領域DAに配置され、第2絶縁層112bは、概してパッド領域PAに配置される。第2絶縁層112a,112bは、第1絶縁層111の例示した物質から選ぶことができる。パッド領域PAにおいて、第2絶縁層112bは連結配線GSLを部分的に露出する。第2絶縁層112bは、連結配線GSLの側面を部分的に覆い、残りの側面の一部と上面を露出することができる。
第2絶縁層112a,112b上には第2導電層130が配置される。第2導電層130は維持キャパシタ(Cst)の第2電極CE2を含んでもよい。第2導電層130の物質は、上述した第1導電層120の例示した物質から選ぶことができる。維持キャパシタ(Cst)の第1電極CE1と維持キャパシタ(Cst)の第2電極CE2は、第2絶縁層112a,112bを介してキャパシタを形成することができる。
第2導電層130上には、第3絶縁層113が配置される。第3絶縁層113は、上述した第1絶縁層111の例示物質のうち少なくとも一つを含んでもよい。いくつかの実施形態では、第3絶縁層113は有機絶縁物質を含んでなる。前記有機絶縁物質は、後述する第1ビア層VIA1の例示物質から選ぶことができる。
第3絶縁層113、第2絶縁層112b、および連結配線GSL上には、第3導電層140が配置される。第3導電層140は、ソース電極SE、ドレイン電極DE、高電位電圧電極ELVDDEおよび信号配線PADを含んでもよい。第3導電層140は、モリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)の少なくともいずれか一つを含んでもよい。第3導電層140は、前記例示した物質からなる単一膜であってもよい。これに制限されず、第3導電層140は、積層膜であってもよい。例えば、第3導電層140は、Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo、Ti/Cuなどの積層構造で形成されることができる。一実施形態で第3導電層140はTi/Al/Tiを含んでなる。
第3導電層140の信号配線PADは、厚さ方向に第1導電層120の連結配線GSLと重畳配置され、第2絶縁層112bの露出した部分を介して連結配線GSLと電気的に接続してもよい。信号配線PADの平面上の大きさは、連結配線GSLの平面上の大きさより大きくてもよい。信号配線PADは、平面上の連結配線GSLをカバーし、側面が連結配線GSLの側面より外側に拡張されることができる。
第3導電層140上には、第1ビア層VIA1が配置される。第1ビア層VIA1は、有機絶縁物質を含んでもよい。前記有機絶縁物質は、アクリル系樹脂(polyacryCAtes resin)、エポキシ樹脂(epoxy resin)、フェノール樹脂(phenolic resin)、ポリアミド系樹脂(polyamides resin)、ポリイミド系樹脂(polyimides rein)、不飽和ポリエステル系樹脂(unsaturated polyesters resin)、ポリフェニレン系樹脂(poly phenylenethers resin)、ポリフェニレンスルフィド系樹脂(polyphenylenesulfides resin)またはベンゾシクロブテン(benzocyclobutene,BCB)の少なくともいずれか一つを含んでもよい。
一方、第3絶縁層113および第3導電層140の上部構造は、パッド領域PA上の信号配線PADの一部領域から除去または省略することができる。これによって、前記省略または除去された構造は、パッド領域PAに配置された信号配線PADを露出することができる。
駆動集積回路300は、駆動基板310、駆動基板310上に配置された駆動配線330、および駆動配線330上に配置されたバンプを含んでもよい。前記バンプは、駆動配線330の表面上に配置された第1バンプ350、および第1バンプ350の表面に配置された第2バンプ370を含んでもよい。
駆動基板310は、表示基板101の例示した物質のうち少なくとも一つを含んでなる。駆動基板310の駆動集積回路300の下部構造を支持する役割をすることができる。
駆動配線330は、モリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)の少なくともいずれか一つを含んでもよい。駆動配線330は、前記例示した物質からなる単一膜でもよい。これに制限されず、駆動配線330は積層膜でもよい。
前記バンプは、表示パネル100の信号配線PADと接合される。第1バンプ350はモリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)の少なくともいずれか一つを含んでもよい。第1バンプ350は、前記例示した物質からなる単一膜でもよい。これに制限されず、第1バンプ350は、積層膜でもよい。
第2バンプ370は、モリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)の少なくともいずれか一つを含んでもよい。第2バンプ370は、前記例示した物質からなる単一膜であってもよい。これに制限されず、第2バンプ370は積層膜でもよい。
一方、信号配線PAD、および前記バンプ周辺には、非導電性部材NCMが配置される。非導電性部材NCMは、隣接する信号配線PAD、および隣接する前記バンプの間に配置される。非導電性部材NCMは、駆動基板310と第2絶縁層112bの間に配置される。非導電性部材NCMは、後述する超音波ボンディング工程が行われる前に、隣接する信号配線PAD、および隣接する前記バンプの間と信号配線PADと前記バンプの間に配置され、前記超音波ボンディング工程中に信号配線PADと前記バンプの間に位置した非導電性部材NCMが信号配線PADと前記バンプと重畳しない領域に押し出されて、隣接する信号配線PADと隣接する前記バンプの間に位置した非導電性部材NCMと共に隣接する信号配線PADと隣接する前記バンプの間を埋めることができる。
非導電性部材NCMは、導電性を帯びないか、ほとんど導電性がない物質を含んでなる。例えば、非導電性部材NCMは、非導電性フィルム(Non Conductive Film,NCF)または非導電性ペースト(Non Conductive Paste,NCP)を含んでなる。
一実施形態では、前記バンプは、露出した信号配線PADと直接接続される。例えば、前記バンプは信号配線PADと超音波ボンディングされる。さらに、第2バンプ370は信号配線PADと直接接続され、超音波ボンディングされてもよい。
一方、前記超音波ボンディングは、超音波装置700により行われる。超音波装置700は、振動生成部710、振動生成部710と連結された振動部720、振動部720の振動幅を増幅させる加圧部730、振動部720と連結された振動伝達部740を含んでもよい。
振動生成部710は、電気的エネルギを振動エネルギに変換する。振動部720は、振動生成部710で変換された振動エネルギで振動する。振動部720は、一定の振動方向を持って所定の振幅を有して振動する。振動部720は、振動部720と連結された加圧部730を介して前記振動方向と並ぶ方向に前記振幅が増幅されてもよい。振動伝達部740は、振動部720の振動を超音波ボンディング対象体に伝達する。支持部550は、振動部720の上面と下面を固定して、前記振動で振動部720および振動伝達部740が上下に流動することを抑制することができる。
一実施形態では、超音波装置700は駆動集積回路300の他面と接触して、下部に一定の加圧状態を保持して、振動伝達部740が効率的に前記振動を駆動集積回路300に伝達するようにする。このとき、超音波装置700の振動伝達部740は、図3に示すように、下部に配置された駆動集積回路300の全領域と重なって超音波ボンディングしてもよい。
超音波装置700は、所定の振動方向に振動しながら、前記バンプを前記振動方向に振動させる。ただし、この場合、信号配線PADは、前記バンプを介して伝達される振動でわずかに前記振動方向に振動してもよいが、その振動する幅はわずかである。したがって、振動伝達部740の前記振動方向への振動幅は、実質的に前記バンプが信号配線PAD上で前記振動方向に移動した距離と同一であると見ることができる。一実施形態で、前記振動方向は第2方向DR2であってもよい。すなわち、前記振動方向は、信号配線PADと前記バンプの長辺が延長する方向であってもよい。
信号配線PADの一面上で前記バンプを超音波振動させると、信号配線PADの一面と前記バンプの一面の界面で所定の摩擦力が発生し、前記摩擦力により摩擦熱が発生し得る。前記摩擦熱が信号配線PADと前記バンプをなす物質を溶かすほどに充分な場合、信号配線PADの前記バンプと隣接するパッド溶融領域PADbと前記バンプの信号配線PADと隣接するバンプ溶融領域370bは、溶融することができる。すなわち、信号配線PADは、パッド非溶融領域PADaとパッド溶融領域PADbを含んでもよい。また、前記バンプは、バンプ非溶融領域370aとバンプ溶融領域370bを含んでもよい。
パッド非溶融領域PADaは、信号配線PADが含む物質のみを含む領域であってもよい。バンプ非溶融領域370aは、前記バンプが含む物質のみを含む領域でもよい。
パッド溶融領域PADbは、前記バンプが含む物質が拡散して信号配線PADの物質と前記バンプの物質が混ざっている領域であり、バンプ溶融領域370bは、信号配線PADが含む物質が拡散して前記バンプの物質と信号配線PADの物質が混ざっている領域でもよい。
パッド溶融領域PADbとバンプ溶融領域370bで、信号配線PADと前記バンプは凝固を経ることにより結合される。信号配線PADと前記バンプの界面、すなわち、パッド溶融領域PADbとバンプ溶融領域370bの界面は、非平坦な形状を有することができる。
一方、信号配線PADと前記バンプのボンディング時に、超音波装置700の振動伝達部740が、前述したように駆動集積回路300の印刷ベースフィルム310の上面を第3方向DR3に加圧して第2方向DR2に沿って振動を印加するが、これによって、印刷ベースフィルム310上に配置された前記バンプは、前述したように信号配線PADと結合される。超音波ボンディング工程後、超音波装置700の振動伝達部740を印刷ベースフィルム310から厚さ方向DR3に離隔させるが、信号配線PADと前記バンプとの結合力が前記バンプと印刷ベースフィルム310の間の結合力より大きく、前記バンプと印刷ベースフィルム310の間に剥離が発生し得る。これによって、前記バンプのクラックが発生し得る。一実施形態による表示装置1は、後述するように隣接する前記バンプの間に第1硬化性パターン(IRP)を配置することによって、前記バンプと印刷ベースフィルム310の間の剥離を未然に防止することができる。
第1ビア層VIA1上には、第4導電層150が配置される。第4導電層150は、データ線DL、連結電極CNE、および高電位電圧配線ELVDDLを含んでもよい。データ線DLは、第1ビア層VIA1を貫くコンタクトホールを介して、薄膜トランジスタ(TFT)のソース電極SEと電気的に接続することができる。連結電極CNEは、第1ビア層VIA1を貫くコンタクトホールを介して、薄膜トランジスタ(TFT)のドレイン電極DEと電気的に接続することができる。高電位電圧配線ELVDDLは、第1ビア層VIA1を貫くコンタクトホールを介して、高電位電圧電極ELVDDEと電気的に接続することができる。第4導電層150は、第3導電層140の例示物質から選ばれた物質を含んでもよい。
第4導電層150上には、第2ビア層VIA2が配置される。第2ビア層VIA2は、上述した第1ビア層VIA1の例示した物質のうち少なくとも一つを含んでもよい。
第2ビア層VIA2上には、アノード電極ANOが配置される。アノード電極ANOは第2ビア層VIA2を貫くコンタクトホールを介して連結電極CNEと電気的に接続される。
アノード電極ANO上には、バンク層BANKが配置される。バンク層BANKは、アノード電極ANOを露出するコンタクトホールを含んでもよい。バンク層BANKは、有機絶縁物質または無機絶縁物質からなる。例えば、バンク層BANKは、フォトレジスト、ポリイミド系樹脂、アクリル系樹脂、シリコン化合物、ポリアクリル系樹脂などのうち少なくとも一つを含んでなる。
アノード電極ANOの上面およびバンク層BANKの開口部内には、有機層ELが配置される。有機層ELとバンク層BANK上には、カソード電極CATが配置される。カソード電極CATは、複数の画素にかけて配置された共通電極でもよい。
カソード電極CAT上には、薄膜封止層170が配置される。薄膜封止層170は、有機発光素子(OLED)を覆う。薄膜封止層170は、無機膜と有機膜が交互に積層された積層膜でもよい。例えば、薄膜封止層170は、順次積層された第1封止無機膜171、封止有機膜172、および第2封止無機膜173を含んでもよい。
図4は、一実施形態による表示パネルのパッド領域の平面配置図であり、図5は、一実施形態による駆動集積回路の平面配置図であり、図6は、駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図であり、図7は、図6の部分拡大図であり、図8は、図7のVIII-VIII’線に沿って切断した断面図であり、図9は、図7のIX-IX’線に沿って切断した断面図である。
図4~図9を参照すると、信号配線PADは複数であり、複数の信号配線PADは第1方向DR1に沿って配列される。複数の信号配線PADは例えば、電源パッド、データパッド、パネルダミーパッドを含んでもよい。
また、駆動集積回路300のバンプ350,370は、複数でもよく、第1方向DR1に沿って配列される。
信号配線PADおよびバンプ350,370の平面形状は、それぞれ長方形形状でもよい。すなわち、信号配線PADおよびバンプ350,370は、第2方向DR2に沿って延びた長辺と第1方向DR1に沿って延びた短辺を含んでもよい。前記長辺と前記短辺が接する角は、直角を形成する。ただし、これに制限されず、信号配線PADおよびバンプ350,370の平面形状は、正方形、円形、楕円形またはその他多角形などが適用できるのはもちろんである。
信号配線PADとバンプ350,370の平面上の大きさは、互いに実質的に同一であるが、これに制限されず、信号配線PADの平面上の大きさがバンプ350,370の平面上の大きさより大きくてもよく、その反対の場合も可能である。
図7を参照すると、連結配線GSLは、表示領域DAからパッド領域PAにかけて配置されてもよく、パッド領域PAの信号配線PADと重なる領域で第1方向DR1に幅が大きくなる形状を有することができる。
信号配線PADの平面上の大きさは、前述したように、連結配線GSLおよびサポータSMの平面上の大きさより大きくてもよい。信号配線PADは、連結配線GSLおよびサポータSMと厚さ方向に重畳配置される。サポータSMの平面上の大きさは、連結配線GSLの平面上の大きさより小さくてもよい。サポータSMの平面形状は、長方形形状でもよいが、これに制限されず、サポータSMの平面形状は、正方形、円形、楕円形またはその他多角形が適用されることができる。
駆動配線330は、平面上表示パネル100の第2方向DR2の下側の端部からパッド領域PAに延びて配置される。駆動配線330は、信号配線PAD、およびバンプ350,370と厚さ方向に重なる領域で第1方向DR1に幅が拡張された形状を有することができる。信号配線PAD、およびバンプ350,370と厚さ方向に重なる領域での駆動配線330の平面形状は、長方形でもよい。すなわち、前記領域で駆動配線330は、第1方向DR1に沿って延びた短辺と第2方向DR2に沿って延びた長辺を含んでもよく、前記短辺と前記長辺が接する角は、角ばっていてもよい。ただし、これに制限されず、駆動配線330の平面形状は、正方形、円形、楕円形またはその他多角形で適用できることはもちろんである。
駆動配線330の平面上の大きさは、上述した連結配線GSLの平面上の大きさと実質的に同一である。ただし、これに制限されず、駆動配線330の平面上の大きさは、連結配線GSLの平面上の大きさより小さいかまたは大きくてもよい。
バンプ350,370は、信号配線PAD、および駆動配線330と厚さ方向に重畳配置される。バンプ350,370の平面上の大きさは、信号配線PADの平面上の大きさと実質的に同一である。バンプ350,370の平面上の大きさは、駆動配線330の平面上の大きさより大きくてもよい。
図8および図9を参照すると、サポータSMは、上部に配置された連結配線GSLにより覆われる。図9のようにサポータSMが台形形状に適用された場合、サポータSMは上面、下面、および側面を含んでもよい。連結配線GSLは、サポータSMの上面および側面上に配置される。
サポータSMの下面は、第1絶縁層111と直接接する。サポータSMの上面および側面は、連結配線GSLにより覆われて直接接する。連結配線GSLは、サポータSMの形状に沿ってサポータSMの表面に沿って形成されることができる。連結配線GSLの厚さは、全般的に同一である。すなわち、連結配線GSLのサポータSMの上面上に配置された部分と連結配線GSLのサポータSMの側面上に配置された部分の厚さは、実質的に同一である。
連結配線GSLの表面は、内面と外面を含んでもよい。連結配線GSLの外面は、上面GSLa1および外側面GSLa2,GSLa3を含み、連結配線GSLの内面は、下面GSLb1および内側面GSLb2,GSLb3を含んでもよい。連結配線GSLの下面GSLb1は、サポータSMの上面と直接接する。連結配線GSLの内側面GSLb2,GSLb3は、サポータSMの側面とそれぞれ直接接する。
連結配線GSLの側面上には、第2絶縁層112bがさらに配置される。第2絶縁層112bは、サポータSM、および連結配線GSLが露出する第1絶縁層111の上面に直接接する。第2絶縁層112bは、連結配線GSLの外側面GSLa2,GSLa3上に配置される。第2絶縁層112bは、連結配線GSLの外側面GSLa2,GSLa3の上端部を露出し、下端部をカバーする。第2絶縁層112bは、連結配線GSLの外側面GSLa2,GSLa3の下端部と直接接する。
第2絶縁層112bおよび連結配線GSL上には、信号配線PADが配置される。信号配線PADは、連結配線GSLの上面および側面上に配置される。信号配線PADの厚さは、全般的に同一である。すなわち、信号配線PADの連結配線GSLの上面上に配置された部分の厚さと信号配線PADの連結配線GSLの側面上に配置された部分の厚さは、実質的に同一である。
信号配線PADの表面は、内面と外面を含んでもよい。信号配線PADの内面は、第1上面PADa1、第2上面PADa3、および第1上面PADa1と第2上面PADa3の間に配置されてこれらを連結する外側面PADa2を含み、信号配線PADの外面は、第1下面PADb1、第2下面PADb3、および第1下面PADb1と第2下面PADb3の間に配置され、これらを連結する内側面PADb2を含んでもよい。第2上面PADa3と外側面PADa2は、第1上面PADa1を基準として対称的に逆方向にさらに位置することができる。同様に、第2下面PADb3と内側面PADb2は、第1下面PADb1を基準として対称的に逆方向にさらに位置することができる。
信号配線PADの第1下面PADb1は、第2下面PADb3より厚さ方向に上部に突出して位置する。また、信号配線PADの第1上面PADa1は、第2上面PADa3より厚さ方向に上部に突出して位置する。
信号配線PADの第1下面PADb1は、連結配線GSLの上面PADb1と直接接し、信号配線PADの内側面PADb2は、連結配線GSLの第2絶縁層112bが露出する外側面GSLa2の上端部と接し、信号配線PADの第2下面PADb3は、第2絶縁層112bの上面と直接接する。
信号配線PADの第1上面PADa1、第2上面PADa3、および外側面PADa2は、前記バンプと接する。第2バンプ370の表面は、信号配線PADと対向する外面を含んでもよい。第2バンプ370の外面は、第1下面370a1、第2下面370a3、および第1下面370a1と第2下面370a3の間に配置され、これらを物理的に連結する外側面370a2を含んでもよい。第2下面370a3と外側面370a2は、第1下面370a1を基準として対称的に逆方向にさらに位置することができる。
第2バンプ370の第1下面370a1は、第2下面370a3より厚さ方向に上部方向に湾入して位置する。
第2バンプ370の第1下面370a1は、信号配線PADの第1上面PADa1と直接接し、第2バンプ370の第2下面370a3は信号配線PADの第2上面PADa3と直接接し、第2バンプ370の外側面370a2は信号配線PADの外側面PADa2と直接接する。第1下面370a1と第1上面PADa1、第2下面370a3と第2上面PADa3、および外側面370a2と外側面PADa2は、前述したように直接接続されることができる。第1下面370a1と第1上面PADa1、第2下面370a3と第2上面PADa3、および外側面370a2と外側面PADa2は、相互超音波接続または超音波接合されることができる。
信号配線PADの表面は下部の連結配線GSL、および第2絶縁層112b一実施形態による表示装置1は第1絶縁層111と連結配線GSLの間にサポータSMを配置して連結配線GSLの中心部位の表面を厚さ方向に突出させ、連結配線GSLの表面に沿って配置された信号配線PADの中心部位の表面を厚さ方向に突出させることができる。中心部位の表面が厚さ方向に突出した形状を有する信号配線PADは、駆動集積回路300の第2バンプ370の形状と噛み合う。すなわち、信号配線PADは、第1表面高さを有する第1部分(中心部位)と前記第1部分の第1方向DR1の一側、および他側に配置されて前記第1表面高さより小さい第2表面高さを有する第2部分(縁部位)を含み、第2バンプ370は、第3表面高さを有する第1部分(中心部位)と前記第1部分の第1方向DR1の一側、および他側に配置されて前記第3表面高さより大きい第4表面高さを有する第2部分(縁部位)を含んでもよい。信号配線PADの突出した第1部分は、第2バンプ370の湾入した第1部分と結合され、信号配線PADの湾入した第2部分は、第2バンプ370の突出した第2部分と結合される。これによって、信号配線PADと第2バンプ370の接触面積を増やすことができ、ボンディング信頼性および第2バンプ370と信号配線PADの間の抵抗減少を実現できる。
さらに、信号配線PADと第2バンプ370の前記第1部分(中心部位)を直接接するようにすることによって、前記第1部分(中心部位)に上述した非導電性部材NCMが残留する余地がなく、非導電性部材NCMによる信号配線PADおよび第2バンプ370の間のオープン(open)が発生することを未然に防止することができる。
以下、上述した表示装置の製造方法について説明する。以下の実施形態で既に説明した実施形態と同じ構成については、同じ参照符号を付け、その説明を省略または簡略化する。
図10は、一実施形態による表示装置の製造方法のフローチャートであり、図11および図12は、一実施形態による表示装置の製造方法の工程段階別断面図であり、図13は、他の実施形態による表示装置の製造方法の工程段階別断面図であり、図14および図15は、また他の実施形態による表示装置の製造方法の工程段階別断面図であり、図16および図17は、また他の実施形態による表示装置の製造方法の工程段階別断面図であり、図18は一実施形態による表示装置の製造方法の工程段階別断面図である。
図10および図11を参照すると、表示基板101またはベース基板上にサポータを形成(S10)する。
サポータSMは、第1絶縁層111上に配置される。サポータSMは、第1絶縁層111の上面に直接配置される。サポータSMは、上述した連結配線GSLの下部に配置されて連結配線GSLを厚さ方向に突出させることができる。突出した連結配線GSLにより、信号配線PADは、厚さ方向にともに突出して駆動集積回路300のバンプとの接合が容易である。サポータSMは、有機物または無機物を含んでなる。
サポータSMの断面形状は、台形形状でもよい。
図12ないし図17では、サポータSMを形成する多様な方法について説明する。
図12および図13を参照すると、表示基板101またはベース基板上にサポータを形成(S10)する段階は、フォトリソグラフィ工程によってサポータSMを形成する段階をさらに含んでもよい。
フォトリソグラフィ工程によってサポータSMを形成する段階は、第1絶縁層111上にサポータ物質SMaを塗布する段階、および第1絶縁層111上に塗布されたサポータ物質SMaを紫外線(UV)レーザで照射する段階、および紫外線レーザが照射されたサポータ物質SMaを現像してサポータSMを形成する段階をさらに含んでもよい。第1絶縁層111上に塗布されたサポータ物質SMaを紫外線(UV)レーザで照射する段階は図13に示されたマスクMASKをサポータSM形成領域を除いた領域に配置し、紫外線レーザでサポータ物質を照射する段階をさらに含んでもよい。
図14および図15を参照すると、表示基板101またはベース基板上にサポータを形成(S10)する段階は、スクイジング工程によってサポータSMを形成する段階をさらに含んでもよい。
スクイジング工程によってサポータSMを形成する段階は、第1絶縁層111上にマスキングパターンMKをサポータ配置領域を除いた領域に配置する段階、サポータ物質SMbをスクイジング装置により押してマスキングパターンMKが露出する第1絶縁層111上にサポータ物質SMbを埋める段階、およびマスキングパターンMKを第1絶縁層111から除去し、第1絶縁層111の上面に形成されたサポータ物質SMbを硬化する段階をさらに含んでもよい。
図16および図17を参照すると、表示基板101またはベース基板上にサポータを形成(S10)する段階は、インクジェット工程によってサポータSMを形成する段階をさらに含んでもよい。
インクジェット工程によってサポータSMを形成する段階は、第1絶縁層111上にインクジェット装置によりサポータ物質SMc1を塗布する段階、および第1絶縁層111上に塗布されたサポータ物質SMc1を硬化してサポータSMを形成する段階を含んでもよい。
次に、図18を参照すると、サポータSM上に連結配線GSLを形成(S20)する。連結配線GSLは、モリブデン(Mo)、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、銀(Ag)、マグネシウム(Mg)、金(Au)、ニッケル(Ni)、ネオジム(Nd)、イリジウム(Ir)、クロム(Cr)、カルシウム(Ca)、チタン(Ti)、タンタル(Ta)、タングステン(W)、銅(Cu)から選ばれた一つ以上の金属を含んでもよい。連結配線GSLは、前記例示した物質からなる単一膜または積層膜でもよい。
連結配線GSLは、サポータSMの表面をカバーし、サポータSMの表面と直接接するように形成される。連結配線GSLのサポータSMと厚さ方向に重なる部分は、厚さ方向に突出する。
その後、連結配線GSL上に連結配線GSLをカバーし、連結配線GSLと電気的に接続された信号配線PADを形成(S30)する。
図19は、他の実施形態による表示装置のパッド領域の断面図であり、図20は、また他の実施形態による表示装置のパッド領域の断面図であり、図21は、また他の実施形態による表示装置のパッド領域の断面図であり、図22は、また他の実施形態による表示装置のパッド領域の断面図であり、図23は、また他の実施形態による表示装置のパッド領域の断面図である。
図19ないし図23は、サポータSMの多様な断面形状を例示する。
図19を参照すると、サポータSM_1の断面形状は、三角形で適用できることを例示する。
その他の説明は図9で上述したため、重複する説明は省略する。
図20を参照すると、サポータSM_2の断面形状は五角形で適用できることを例示する。
その他の説明は図9で上述したため、重複する説明は省略する。
図21を参照すると、サポータSM_3の断面形状は半円で適用できることを例示する。
その他の説明は図9で上述したため、重複する説明は省略する。
図22を参照すると、サポータSM_4の断面形状は半楕円で適用できることを例示する。
その他の説明は図9で上述したため、重複する説明は省略する。
図23を参照すると、サポータSM_5の断面形状は四角形で適用できることを例示する。
その他の説明は図9で上述したため、重複する説明は省略する。
図24は、他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。
図24を参照すると、本実施形態によるサポータSM_6は、信号配線PADの長辺方向に沿って延びたライン形状を有し、ライン形状を有するサポータSM_6が複数のパターンを含んでもよい点で図7によるサポータSMと相違する。
より具体的に説明すると、本実施形態によるサポータSM_6は信号配線PADの長辺方向または列方向に沿って延びたライン形状を有し、ライン形状を有するサポータSM_6が複数のパターンを含んでもよい。
ライン形状の複数のパターンは、信号配線PADの短辺方向に沿って離隔して配置される。図24では、3個のパターンを有することが示されているが、これに制限されず、ライン形状のパターンは2個または4個以上でもよい。
その他の説明は図7で上述したため、以下では重複する説明は省略する。
図25はまた他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。
図25を参照すると、本実施形態によるサポータSM_7は、信号配線PADの短辺方向または行方向に沿って延びたライン形状を有し、ライン形状を有するサポータSM_7が複数のパターンを含んでもよい点で、図7によるサポータSMと相違する。
より具体的に説明すると、本実施形態によるサポータSM_7は、信号配線PADの短辺方向に沿って延びたライン形状を有し、ライン形状を有するサポータSM_7が複数のパターンを含んでもよい。
ライン形状の複数のパターンは、信号配線PADの長辺方向に沿って離隔して配置される。図25では6個のパターンを有することが示されているが、これに制限されず、ライン形状のパターンは2個、3個、4個、5個または7個以上でもよい。
その他の説明は図7で上述したため、以下では重複する説明は省略する。
図26は、また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。
図26を参照すると、本実施形態によるサポータSM_8は、信号配線PADの長辺方向および短辺方向に沿ってそれぞれ延びた格子形状を有する点で、図7によるサポータSMと相違する。
より具体的に説明すると、本実施形態によるサポータSM_8は、信号配線PADの長辺方向および短辺方向に沿ってそれぞれ延びた格子形状を有することができる。
その他の説明は図7で上述したため、以下では重複する説明は省略する。
図27はまた他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図である。
図27を参照すると、本実施形態によるサポータSM_9は、アイランドまたは島形状を有する複数のパターンを含む点で、図7によるサポータSMと相違する。
より具体的に説明すると、本実施形態によるサポータSM_9は、アイランドまたは島形状を有する複数のパターンを含んでもよい。
アイランド形状の複数のパターンは、信号配線PADの長辺方向および短辺方向に沿って配列され、隣接する複数のパターンは相互離隔して配置される。図27では、信号配線PADの長辺方向に沿って3個の列、信号配線PADの短辺方向に沿って6個の行で配列された複数のパターンが例示されているたが、これに制限されるものではない。
アイランド形状のパターンは、断面形状で図9の台形形状が適用され、断面形状が台形の六面体形状が適用される。
図28は、一実施形態によるサポータの変形例を示す図である。
図28aに示すように、本実施形態によるサポータSM_9aは断面形状が四角形の直六面体SM_9aで適用されることができる。
図28bに示すように、本実施形態によるサポータSM_9bは断面形状が三角形の円錐形状で適用されることができる。
図28cに示すように、本実施形態によるサポータSM_9cは底面が四角形であり、側面が三角形の四角錐形状で適用されることができる。
図28dに示すように、本実施形態によるサポータSM_9dは底面が五角形であり、側面が三角形の五角錐形状で適用されることができる。
図28eに示すように、本実施形態によるサポータSM_9eは底面と上面が円形であり、底面の面積が上面の面積より大きい円錐台形状で適用されることができる。
図28fに示すように、本実施形態によるサポータSM_9fは底面と上面が五角形であり、底面の面積が上面の面積より大きい五角錐台形状で適用されることができる。
図28gに示すように、本実施形態によるサポータSM_9gは底面と上面が円形であり、底面の面積と上面の面積が同じである円柱形状で適用されることができる。
図28hに示すように、本実施形態によるサポータSM_9hは皿形状で適用されることができる。
図28iに示すように、本実施形態によるサポータSM_9iは半球形状で適用されることができる。
図28jに示すように、本実施形態によるサポータSM_9jは鐘形状で適用されることができる。
図29は、また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図であり、図30は、また他の実施形態による表示装置のパッド領域の断面図である。
図29および図30を参照すると、本実施形態によれば、連結配線GSL_1と信号配線PADの間に第2連結配線GSL2がさらに配置されてサポータSMが省略される点で図7および図9による実施形態と相違する。
より具体的に説明すれば、第2連結配線GSL2の平面上の大きさは、連結配線GSL_1の平面上の大きさより小さくてもよい。第2連結配線GSL2の平面形状として長方形が適用できるが、これに制限されるものではない。
第2連結配線GSL2は、連結配線GSL_1の上面に直接配置される。信号配線PADは第2絶縁層112b、第2連結配線GSL2、および第2連結配線GSL2と第2絶縁層112bが露出する連結配線GSL_1の上面に直接配置されて接することができる。
第2連結配線GSL2は、図3で上述した第2導電層130と同一層に配置される。第2連結配線GSL2は、第2導電層130の例示した物質のうち少なくとも一つを含んでなる。
図31は、また他の実施形態による駆動集積回路が取り付けられた表示パネルのパッド領域の平面配置図であり、図32は、また他の実施形態による表示装置のパッド領域の断面図である。
図31および図32を参照すると、本実施形態によれば、サポータSMが省略されて連結配線GSL_2が互いに異なる厚さを有する部分を含む点で、図7および図9による実施形態と相違する。
連結配線GSL_2は、第1厚さを有する第1部分または中心部、前記第1厚さより小さい第2厚さを有する第2部分、および第3部分を含んでもよい。前記第2部分および前記第3部分は、前記第1部分の第1方向DR1の一側および他側にそれぞれ位置する。連結配線GSL_2の前記第1部分の表面は、前記第2部分の表面および前記第3部分の表面より厚さ方向に突出する。連結配線GSL_2の前記第1部分と重畳配置された信号配線PADの中心部位は、厚さ方向に突出する。
図33ないし図35は、図31および図32による連結配線の工程段階別断面図である。
図33を参照すると、第1絶縁層111上に連結配線物質GSLaを蒸着する。連結配線物質GSLaは、図3で上述した連結配線GSLの例示した物質のうち少なくとも一つを含んでなる。
次に、図34を参照すると、連結配線GSL_2が形成される領域で連結配線物質GSLa上にマスクMASKを配置し、マスクMASKと非重畳配置された連結配線物質GSLaをエッチングする。マスクMASKと非重畳配置された連結配線物質GSLaをエッチングする段階は、マスクMASKと非重畳配置された連結配線物質GSLaをドライエッチングする段階またはマスクMASKと非重畳配置された連結配線物質GSLaをウェットエッチングする段階を含んでもよい。
次に、図35を参照すると、連結配線GSL_2の前記第1部分、および連結配線GSL_2と非重畳する領域上にマスクMASKを配置し、マスクMASKが露出した領域をエッチングして連結配線GSL_2の前記第1部分~前記第3部分を形成する。
以上、本発明の実施形態を中心に説明したが、これは単に例示であり、本発明を限定するものではなく、本発明の属する分野で通常の知識を有する者であれば、本発明の実施形態の本質的な特性を逸脱しない範囲で、以上に例示しなかった様々な変形と応用が可能であることが分かる。例えば、本発明の実施形態に具体的に示した各構成要素は、変形して実施することができる。そして、このような変形と応用に関係する差異点は、添付する特許請求の範囲で規定する本発明の範囲に含まれると解釈されなければならない。
100:表示パネル、300:駆動集積回路、500:印刷回路基板、PAD:信号配線、GSL:連結配線、310:駆動基板、330:駆動配線、350:第1バンプ、370:第2バンプ

Claims (30)

  1. 表示領域および前記表示領域の周辺に配置されたパッド領域が定義された表示基板と、
    前記表示基板の前記パッド領域上に配置された連結配線と、
    前記連結配線上に配置された信号配線と、
    前記表示基板と前記信号配線の間に配置された第1絶縁層と、
    前記表示基板と前記連結配線との間に配置され、有機物を含むサポータを含み、
    前記サポータは、前記表示基板上に配置された第2絶縁層の上面に直接配置され、
    前記連結配線は前記サポータと直接接し、
    前記第1絶縁層は前記連結配線の側面を部分的に覆い、残りの側面の一部と上面を露出する、表示パネル。
  2. 前記連結配線の平面上の大きさは前記サポータの平面上の大きさより大きく、前記連結配線は前記サポータをカバーする請求項1に記載の表示パネル。
  3. 前記信号配線の平面上の大きさは前記連結配線の平面上の大きさより大きく、前記信号配線は前記連結配線と直接接する、請求項2に記載の表示パネル。
  4. 前記信号配線は前記第1絶縁層の上面と直接接する、請求項1に記載の表示パネル。
  5. 前記サポータの断面形状は台形、三角形、五角形、半円、半楕円または四角形状のうち少なくとも一つを含む、請求項1に記載の表示パネル。
  6. 前記サポータは前記信号配線の長辺方向に沿って延びたパターンを含み、前記サポータのパターンは複数であり、前記複数のサポータのパターンは前記信号配線の短辺方向に沿って離隔して配置された、請求項1に記載の表示パネル。
  7. 前記サポータは前記信号配線の短辺方向に沿って延びたパターンを含み、
    前記サポータのパターンは複数であり、
    前記複数のサポータのパターンは前記信号配線の長辺方向に沿って離隔して配置された、請求項1に記載の表示パネル。
  8. 前記サポータは平面上の前記信号配線の長辺方向および短辺方向に沿って延びた格子形状を有する、請求項1に記載の表示パネル。
  9. 前記サポータは平面上の前記信号配線の長辺方向および短辺方向に沿って離隔して配置された複数の島形状を有する、請求項1に記載の表示パネル。
  10. 前記連結配線は複数であり、前記複数の連結配線の間に配置された非導電性フィルムまたは非導電性結合剤をさらに含む、請求項1に記載の表示パネル。
  11. 表示領域および前記表示領域の周辺に配置されたパッド領域が定義され、第1絶縁層を含む表示基板と、
    前記表示基板の前記パッド領域上に配置され、前記第1絶縁層の上面に直接配置される有機物を含むサポータと接する第1連結配線と、
    前記第1連結配線上に配置された信号配線と、
    前記表示基板と前記信号配線の間に配置された第2絶縁層と、を含み、
    前記第1連結配線は第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、
    前記第1部分の表面高さは前記第2部分の表面高さおよび前記第3部分の表面高さより大きく、
    前記第2絶縁層は前記第1連結配線の側面を部分的に覆い、残りの側面の一部と上面を露出する、表示パネル。
  12. 前記第1連結配線は前記信号配線の第1部分と重畳配置された第4部分、前記信号配線の第2部分と重畳配置された第5部分、および前記信号配線の第3部分と重畳配置された第6部分を含み、
    前記第4部分の厚さは前記第5部分および前記第6部分の厚さより大きい、請求項11に記載の表示パネル。
  13. 前記第1連結配線と前記信号配線の間に配置された第2連結配線をさらに含み、
    前記第2連結配線の平面上の大きさは前記第1連結配線および前記信号配線の平面上の大きさより小さく、
    前記第2連結配線は前記信号配線の前記第1部分と厚さ方向に重畳配置された、請求項11に記載の表示パネル。
  14. 表示領域および前記表示領域の周辺に配置されたパッド領域が定義された表示基板、
    前記表示基板の前記パッド領域上に配置された連結配線、
    前記連結配線上に配置された信号配線、
    前記表示基板と前記信号配線の間に配置された第1絶縁層、および
    前記表示基板と前記連結配線との間に配置され、有機物を含むサポータを含む表示パネル、並びに
    前記表示基板の前記パッド領域上に付着し、前記信号配線と接続されるバンプを含む駆動集積回路を含み、
    前記サポータは、前記表示基板上に配置された第2絶縁層の上面に直接配置され、
    前記連結配線は前記サポータと直接接し、
    前記第1絶縁層は前記連結配線の側面を部分的に覆い、残りの側面の一部と上面を露出する、表示装置。
  15. 前記連結配線の平面上の大きさは前記サポータの平面上の大きさより大きく、前記連結配線は前記サポータをカバーする、請求項14に記載の表示装置。
  16. 前記信号配線の平面上の大きさは前記連結配線の平面上の大きさより大きく、前記信号配線は前記連結配線と直接接する、請求項14に記載の表示装置。
  17. 前記信号配線は前記第1絶縁層の上面と直接接する、請求項14に記載の表示装置。
  18. 前記信号配線は前記サポータと重畳配置された第1部分、前記サポータと非重畳配置されて前記第1部分の一側に位置した第2部分、および前記サポータと非重畳配置されて前記第1部分の他側に位置した第3部分を含み、前記第1部分の上面は前記第2部分の上面および前記第3部分の上面より厚さ方向に突出した、請求項16に記載の表示装置。
  19. 前記駆動集積回路は駆動基板、および前記駆動基板上に配置された駆動配線をさらに含み、前記バンプは前記駆動配線上に配置されて前記駆動配線と連結された、請求項18に記載の表示装置。
  20. 前記バンプは第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、前記第1部分の表面は前記第2部分の表面および前記第3部分の表面より厚さ方向に湾入した、請求項19に記載の表示装置。
  21. 前記信号配線の第1部分は前記バンプの第1部分と接続され、前記信号配線の第2部分は前記バンプの第2部分と接続され、前記信号配線の第3部分は前記バンプの第3部分と接続された、請求項20に記載の表示装置。
  22. 前記バンプは前記信号配線と直接接続された、請求項19に記載の表示装置。
  23. 前記バンプは前記信号配線と超音波接続された、請求項22に記載の表示装置。
  24. ベース基板上に有機物を含むサポータを形成する段階と、
    前記サポータ上に連結配線を形成する段階と、
    前記ベース基板上に前記連結配線の側面を部分的に覆い、残りの側面の一部と上面を露出する第1絶縁層を形成する段階と、
    前記連結配線上に前記連結配線をカバーして前記連結配線と電気的に接続された信号配線を形成する段階を含み、
    前記サポータは、前記ベース基板上に配置された第2絶縁層の上面に直接配置され、
    前記連結配線は前記サポータをカバーし、直接接する、表示装置の製造方法。
  25. 前記ベース基板上にサポータを形成する段階はフォトリソグラフィ工程、インクジェット工程またはスクイジング工程によって前記サポータを形成する段階をさらに含む、請求項24に記載の表示装置の製造方法。
  26. 前記信号配線を形成した後に前記信号配線上に駆動集積回路を取り付けられる段階をさらに含む、請求項24に記載の表示装置の製造方法。
  27. 前記駆動集積回路を取り付けられる段階はバンプを前記信号配線に直接接続する段階を含む、請求項26に記載の表示装置の製造方法。
  28. 前記信号配線は前記サポータと重畳配置された第1部分、前記サポータと非重畳配置されて前記第1部分の一側に位置した第2部分、および前記サポータと非重畳配置されて前記第1部分の他側に位置した第3部分を含み、前記第1部分の上面は前記第2部分の上面および前記第3部分の上面より厚さ方向に突出した、請求項27に記載の表示装置の製造方法。
  29. 前記バンプは第1部分、前記第1部分の一側に配置された第2部分、および前記第1部分の他側に配置された第3部分を含み、前記第1部分の表面は前記第2部分の表面および前記第3部分の表面より厚さ方向に湾入した、請求項28に記載の表示装置の製造方法。
  30. 前記信号配線の第1部分は前記バンプの第1部分と接続され、
    前記信号配線の第2部分は前記バンプの第2部分と接続され、
    前記信号配線の第3部分は前記バンプの第3部分と接続された、請求項29に記載の表示装置の製造方法。
JP2022501069A 2019-07-12 2020-06-26 表示パネル、表示装置および表示装置の製造方法 Active JP7619999B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0084765 2019-07-12
KR1020190084765A KR20210008277A (ko) 2019-07-12 2019-07-12 표시 장치 및 표시 장치의 제조 방법
PCT/KR2020/008404 WO2021010616A1 (ko) 2019-07-12 2020-06-26 표시 장치 및 표시 장치의 제조 방법

Publications (3)

Publication Number Publication Date
JP2022540193A JP2022540193A (ja) 2022-09-14
JPWO2021010616A5 JPWO2021010616A5 (ja) 2023-07-11
JP7619999B2 true JP7619999B2 (ja) 2025-01-22

Family

ID=74211061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022501069A Active JP7619999B2 (ja) 2019-07-12 2020-06-26 表示パネル、表示装置および表示装置の製造方法

Country Status (6)

Country Link
US (1) US20220278088A1 (ja)
EP (1) EP3998636A4 (ja)
JP (1) JP7619999B2 (ja)
KR (1) KR20210008277A (ja)
CN (1) CN114097091A (ja)
WO (1) WO2021010616A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220158116A (ko) 2021-05-20 2022-11-30 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
WO2023012914A1 (ja) * 2021-08-03 2023-02-09 株式会社Nttドコモ 端末および無線通信方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005070360A (ja) 2003-08-22 2005-03-17 Sony Corp 電気回路基板
JP2008116795A (ja) 2006-11-07 2008-05-22 Mitsubishi Electric Corp 表示装置
JP2008277646A (ja) 2007-05-02 2008-11-13 Epson Imaging Devices Corp 電気光学装置用基板、実装構造体及び電子機器
JP2009162888A (ja) 2007-12-28 2009-07-23 Kyocera Corp 半導体素子の実装構造体および画像表示装置
CN105739198A (zh) 2014-12-24 2016-07-06 乐金显示有限公司 用于显示装置的阵列基板及显示装置
US20160197097A1 (en) 2015-01-02 2016-07-07 Samsung Display Co., Ltd. Display device
US20180061748A1 (en) 2016-08-24 2018-03-01 Samsung Display Co., Ltd. Semiconductor chip, display panel, and electronic device
US20180068931A1 (en) 2016-09-02 2018-03-08 Samsung Display Co., Ltd. Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040099959A1 (en) * 2002-11-22 2004-05-27 Hannstar Display Corp. Conductive bump structure
KR20040050245A (ko) * 2002-12-09 2004-06-16 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조방법, 이를 갖는액정표시장치 및 이의 제조방법
JP5259095B2 (ja) * 2006-06-19 2013-08-07 新光電気工業株式会社 半導体装置
JP4293563B2 (ja) * 2006-11-28 2009-07-08 Okiセミコンダクタ株式会社 半導体装置及び半導体パッケージ
JP2008277647A (ja) * 2007-05-02 2008-11-13 Epson Imaging Devices Corp 実装構造体及び電子機器
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
KR102317553B1 (ko) * 2015-08-28 2021-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102393315B1 (ko) * 2015-09-30 2022-04-29 엘지디스플레이 주식회사 디스플레이 장치
KR102468198B1 (ko) * 2015-12-31 2022-11-17 엘지디스플레이 주식회사 패드부 전극 구조 및 이를 갖는 표시 장치
JP6663249B2 (ja) * 2016-02-26 2020-03-11 株式会社ジャパンディスプレイ 表示装置
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
KR102658923B1 (ko) * 2016-09-12 2024-04-18 삼성전자주식회사 반도체 장치 및 반도체 패키지
KR102438256B1 (ko) * 2017-06-07 2022-08-30 엘지디스플레이 주식회사 터치 스크린을 갖는 유기 발광 표시 장치 및 이의 제조 방법
KR102408164B1 (ko) * 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
JP7109982B2 (ja) * 2018-04-27 2022-08-01 株式会社ジャパンディスプレイ 表示装置
US11581386B2 (en) * 2020-06-24 2023-02-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005070360A (ja) 2003-08-22 2005-03-17 Sony Corp 電気回路基板
JP2008116795A (ja) 2006-11-07 2008-05-22 Mitsubishi Electric Corp 表示装置
JP2008277646A (ja) 2007-05-02 2008-11-13 Epson Imaging Devices Corp 電気光学装置用基板、実装構造体及び電子機器
JP2009162888A (ja) 2007-12-28 2009-07-23 Kyocera Corp 半導体素子の実装構造体および画像表示装置
CN105739198A (zh) 2014-12-24 2016-07-06 乐金显示有限公司 用于显示装置的阵列基板及显示装置
US20160197097A1 (en) 2015-01-02 2016-07-07 Samsung Display Co., Ltd. Display device
US20180061748A1 (en) 2016-08-24 2018-03-01 Samsung Display Co., Ltd. Semiconductor chip, display panel, and electronic device
US20180068931A1 (en) 2016-09-02 2018-03-08 Samsung Display Co., Ltd. Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device

Also Published As

Publication number Publication date
EP3998636A4 (en) 2023-08-30
EP3998636A1 (en) 2022-05-18
US20220278088A1 (en) 2022-09-01
JP2022540193A (ja) 2022-09-14
CN114097091A (zh) 2022-02-25
WO2021010616A1 (ko) 2021-01-21
KR20210008277A (ko) 2021-01-21

Similar Documents

Publication Publication Date Title
KR102603403B1 (ko) 표시 장치
CN111463234B (zh) 显示装置、显示面板及印刷电路板
KR20200102622A (ko) 표시 장치
CN111694194B (zh) 显示装置
US20230301150A1 (en) Display device
JP7619999B2 (ja) 表示パネル、表示装置および表示装置の製造方法
CN113314544A (zh) 显示设备
CN111668257B (zh) 显示装置
CN112445034B (zh) 显示设备
CN111885821B (zh) 具有各向异性导电膜的显示设备及印刷电路板
CN112771675A (zh) 显示装置
CN111915985B (zh) 显示装置及制造显示装置的方法
CN114171554A (zh) 显示装置及其制造方法
CN107665873B (zh) 集成电路芯片及包括其的显示设备
US11825600B2 (en) Printed circuit board, display device, and manufacturing method of display device
KR102828509B1 (ko) 표시 장치 및 이의 제조 방법
KR20210027704A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250109

R150 Certificate of patent or registration of utility model

Ref document number: 7619999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150