JP7376385B2

JP7376385B2 - モータ用復号化回路

Info

Publication number: JP7376385B2
Application number: JP2020031407A
Authority: JP
Inventors: 伸夫平山
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2023-11-08
Anticipated expiration: 2040-02-27
Also published as: JP2021136576A

Description

本発明は、モータ駆動装置でのデータ伝送に用いられるモータ用復号化回路に関する。

工作機械などのモータを駆動するモータ駆動装置において、モータの状態を監視したり、制御したりするためのデータ（例えば、電流データ）を符号化して伝送することがある。例えば、モータ駆動装置内の電流検出回路と制御回路の間で、データが伝送される。電流検出回路側でモータの電流データをマンチェスタ符号化し、制御回路側に伝送する。このようにすることで、回路間でのデータ伝達の信頼性が向上する。また、マンチェスタ符号はデータとクロック双方の情報を含むため、データとクロックを別個の配線で送信する場合と比べて、配線の本数を低減できる。

しかし、モータ駆動装置は、ノイズが多く、コード化しても、データが乱れる可能性がある。電流検出回路は、主スイッチング素子の近くに配置されることが多く、スイッチングのノイズの影響を受けやすい。このノイズに起因して、伝送された信号の復号時に誤りが発生する可能性がある。

特開平１１－０８８４４６号公報

本発明は、ノイズへの耐性の向上を図ったモータ用復号化回路を提供することを目的とする。

一態様に係るモータ用復号化回路は、ビット区間内でのレベル遷移によってビットの値を表してなるマンチェスタ符号化信号を含むモータ用信号を受信する受信部と、前記モータ用信号からクロック信号およびビット列を再生する復号化部と、前記モータ用信号から複数のレベル遷移を抽出する遷移抽出部と、前記抽出された複数のレベル遷移間の時間差が前記ビット区間の長さと誤差範囲内で一致するかを判定し、一致しない場合に前記複数のレベル遷移の少なくともいずれかはノイズであると判定する判定部と、を備える。前記遷移抽出部は、前記復号されたビット列を参照して、同一値のビットが連続する前記ビット区間の境界でのレベル遷移を除く、複数のレベル遷移を抽出する。

本発明によれば、ノイズへの耐性の向上を図ったモータ用復号化回路を提供することができる。

実施形態に係るモータ駆動装置を表す模式図である。データ処理部の内部構成を表すブロック図である。電流検出部で処理される信号を表すタイミングチャートである。データ処理部で処理される信号を表すタイミングチャートである。

以下、実施形態に係るモータ駆動装置について、図面を参照しながら以下、詳細に説明する。

図１は、実施形態に係るモータ駆動装置１０を表す模式図である。モータ駆動装置１０は、モータ２０を駆動するものであり、インバータ部１１、電流検出部１２（電流検出器１３、Ａ／Ｄコンバータ１４、マンチェスタ符号化部１５）、データ処理部１６、電流制御部１７、入力部１８を有する。

インバータ部１１は、例えば、スイッチング素子とそのドライブ回路で構成され、モータ２０を駆動する駆動電流Ｉを生成する。

電流検出部１２は、駆動電流Ｉを検出し、その符号化電流信号ＣＤ１を送信するものであり、電流検出器１３、Ａ／Ｄコンバータ１４、マンチェスタ符号化部１５を有する。

電流検出器１３は、駆動電流Ｉを検出するセンサであり、駆動電流Ｉに対応するアナログ信号を出力する。

Ａ／Ｄコンバータ１４は、電流検出器１３からのアナログ信号をデジタル信号に変換し、符号化前電流信号ＣＤ０を生成する。このＡ／Ｄコンバータ１４およびマンチェスタ符号化部１５は、所定のクロックＣＬ０で動作する。

マンチェスタ符号化部１５は、Ａ／Ｄコンバータ１４からの符号化前電流信号ＣＤ０をマンチェスタ符号化し、符号化電流信号ＣＤ１を生成する。符号化電流信号ＣＤ１はマンチェスタ符号化信号を含む。

データ処理部１６は、符号化電流信号ＣＤ１を復号化し、復号化電流信号ＣＤ３を生成する。なお、この詳細は後述する。

電流制御部１７は、外部からの指令および復号化電流信号ＣＤ３に基づいて、インバータ部１１にスイッチングの指令を出力する。すなわち、電流制御部１７は、電流検出器１３で検出した駆動電流Ｉのデータに基づいて、モータ２０を制御する。

入力部１８は、後述のように、データ処理部１６を制御するための情報を入力する。

図２は、データ処理部１６の内部構成を表すブロック図である。データ処理部１６は、基準クロック２１、復号化部２４、デジタルフィルタ２５、遷移抽出部２６、判定部２７を有する。

基準クロック２１は、データ処理部１６での処理の基準となるクロック信号ＣＬ１を生成する。このクロック信号ＣＬ１の周波数は、例えば、電流検出部１２のクロック信号ＣＬ０の周波数の例えば、数倍～数十倍程度とできる。

復号化部２４は、マンチェスタ符号化部１５から受信された符号化電流信号ＣＤ１に基づき、クロック信号ＣＬ２およびビット列（復号化電流信号ＣＤ２）を生成する（クロックおよびデータの復号）。クロック信号ＣＬ２は電流検出部１２のクロック信号ＣＬ０に対応し、ビット列は符号化前電流信号ＣＤ０に対応する。

デジタルフィルタ２５は、例えば、Ｓｉｎｃ３フィルタであり、ビット列（ビットストリーム）を所定期間フィルタリングして、高周波変動を除去し、例えば、１６ビットの復号化電流信号ＣＤ３として出力する。

遷移抽出部２６は、符号化電流信号ＣＤ１から複数のレベル遷移を抽出する。判定部２７は、抽出された複数のレベル遷移間の時間差Ｔｘに基づき、レベル遷移がノイズを含むか否かを判定する。なお、これらの詳細は後述する。

以下、遷移抽出部２６、判定部２７の詳細な説明に先だって、電流検出部１２およびデータ処理部１６で処理される信号を説明する。

図３は、電流検出部１２で処理される信号を表すタイミングチャートである。クロック信号ＣＬ０のビット区間Ｔｂ０それぞれに対応して、符号化前電流信号ＣＤ０のビットの０、１が変化する。符号化前電流信号ＣＤ０から符号化電流信号ＣＤ１が生成される。

符号化電流信号ＣＤ１は、マンチェスタ符号なので、ビット区間Ｔｂの中間に信号のレベル遷移（中間遷移Ｓｍ）がある。すなわち、マンチェスタ符号は、ビット区間Ｔｂの中間に位置する中間遷移Ｓｍによってビットの値を表す。例えば、ＬからＨへの中間遷移Ｓｍは、ビットの「１」を表し、ＨからＬへの中間遷移Ｓｍはビットの「０」を表す。但し、この逆に、ＬからＨの中間遷移Ｓｍによって「０」を、ＨからＬの中間遷移Ｓｍによって「１」を表してもよい。

ここでは、中間遷移Ｓｍはクロック信号ＣＬ０の立ち上がりに対応している。これに対して、クロック信号ＣＬ０の位相を１８０°ずらして（ＨとＬを逆転）、中間遷移Ｓｍがクロック信号ＣＬ０の立ち下がりに対応するようにしてもよい。

マンチェスタ符号は、中間遷移Ｓｍに加えて、ビット区間Ｔｂの境界に位置する境界遷移Ｓｐを含む。この境界遷移Ｓｐは、同一値のビットが連続する場合、必然的に発生する。マンチェスタ符号では、レベル遷移によって、ビットの値を表す。このため、同一値のビット（同一方向のレベル遷移、例えば、ＬからＨへのレベル遷移）が続くと、その間に逆方向の遷移（例えば、ＨからＬへのレベル遷移）を入れる必要がある。マンチェスタ符号では、このいわば、副次的なレベル遷移をビット区間の境界で行っている。

図４は、データ処理部１６で処理される信号を表すタイミングチャートである。基準クロック２１のクロック信号ＣＬ１、電流検出部１２から伝送された符号化電流信号ＣＤ１、復号化部２４で生成されたクロック信号ＣＬ２および復号化電流信号ＣＤ２が示される。参考のため、符号化電流信号ＣＤ１の生成に用いられたクロック信号ＣＬ０を併せて示している。

クロック信号ＣＬ０のビット区間Ｔｂ０は、設計上判っているため、生成されるクロック信号ＣＬ２のビット区間Ｔｂ２の長さは、ビット区間Ｔｂ０と等しくなるように設定される。しかし、ビット区間Ｔｂ２とビット区間Ｔｂ０の位相にはズレがある。すなわち、符号化電流信号ＣＤ１に含まれる中間遷移Ｓｍ０、Ｓｍ１は、クロック信号ＣＬ０のビット区間Ｔｂ０の中間に位置するが、クロック信号ＣＬ２のビット区間Ｔｂ２の中間には位置しない。

このズレは、信号処理の都合上発生するものである。すなわち、ここでは中間遷移Ｓｍ０、Ｓｍ１を用いて、ビット区間Ｔｂ２の始点を規定している。さらに、復号化部２４などでの処理の関係でタイムラグが発生する。すなわち、中間遷移Ｓｍ０、Ｓｍ１は、クロック信号ＣＬ２に対しては、ビット区間Ｔｂ２の境界寄りに配置されている。

このように中間遷移Ｓｍ０、Ｓｍ１が、クロック信号ＣＬ２などに対してズレがあることは、復号化部２４、デジタルフィルタ２５での処理上問題となることはない。すなわち、生成されたクロック信号ＣＬ２、復号化電流信号ＣＤ２同士でタイミング（位相）が合っていれば、デジタル処理は可能である。

但し、後述のように、遷移抽出部２６では、このタイミングのズレが問題となる可能性はある。しかし、このタイミングのズレは、復号化部２４での処理内容によって決まる所定の値なので、これを考慮して、処理すれば足りる。

以上では、符号化電流信号ＣＤ１がノイズを含まないことを前提としている。しかし、符号化電流信号ＣＤ１にノイズが含まれ、中間遷移Ｓｍ０、Ｓｍ１が実際は中間遷移ではなく、ノイズであることがあり得る。この場合、再生されたクロック信号ＣＬ２や復号されたビット列に誤りが発生する。例えば、再生されたクロック信号ＣＬ２のビット区間Ｔｂ２の始点が間違っていた場合、復号されるビット列が連続的な誤りを含む可能性がある。

以下、遷移抽出部２６、判定部２７の詳細を説明する。既述のように、遷移抽出部２６は、符号化電流信号ＣＤ１からレベル遷移を抽出する。このときの処理は、Ａ．初期処理、Ｂ．継続処理の２段階に分けることができる。

Ａ．初期処理
まず、ビット区間Ｔｂ２の始点、終点を決定するための初期処理がなされる。すなわち、次の条件１、２の下、複数のレベル遷移（後述のように、中間遷移Ｓｍ）が抽出される。

条件１）複数のレベル遷移が、連続する異なるビット値（例えば、「０、１」や「１、０」）に対応すること（言い換えれば、複数のレベル遷移が、境界遷移Ｓｐを含まないこと）。
条件２）レベル遷移の時間差Ｔｘが、ビット区間Ｔｂ０と誤差範囲内で一致すること。

この条件１、２を満たすレベル遷移は中間遷移Ｓｍと考えられる。この条件１、２を用いても、抽出したレベル遷移が、ノイズなどに起因するものを含む可能性は否定できないが、一般に、その可能性は小さい。後述のように、この可能性を否定できない場合は、初期処理をやり直すこと（初期化）が好ましい。

以下、条件１、２に対応する処理の詳細を説明する。条件１、２の処理を纏めて行うことも可能であるが、ここでは判り易さのために、条件１、条件２の順に処理内容を説明する。

（１）条件１に対応する処理
初期処理において、遷移抽出部２６は、複数のレベル遷移を抽出し、これらのレベル遷移が境界遷移Ｓｐを含むかを判定する。複数のレベル遷移が境界遷移Ｓｐを含むのであれば、例えば、複数のレベル遷移を再度抽出し、境界遷移Ｓｐを含むかを再度判定する。このようにして、遷移抽出部２６は、境界遷移Ｓｐを含まない複数のレベル遷移を抽出できる。

復号化部２４から出力される復号されたビット列を参照することで、境界遷移Ｓｐを含むか否かを判定できる。すなわち、抽出したレベル遷移が、同一値のビットが連続する境界遷移Ｓｐに対応するか否かを判定する。

既述のように、中間遷移Ｓｍなどのレベル遷移は、クロック信号ＣＬ２や復号化電流信号ＣＤ２に対して、タイミングのズレがある。しかし、これは処理内容で決まるので、タイミングのズレを考慮して、判定を行うことができる。

なお、電流検出部１２から同一値のビットが連続することがないマンチェスタ符号化信号、すなわち、０、１の繰り返しを表すマンチェスタ符号化信号を送信することで、遷移抽出部２６での境界遷移Ｓｐの除外処理を省略することができる。

（２）条件２に対応する処理
条件１に対応する処理の後、次のような処理がなされる。すなわち、判定部２７は、抽出された複数のレベル遷移間の時間差Ｔｘがビット区間Ｔｂ０と誤差範囲内で一致するかを判定し、一致しない場合に複数のレベル遷移の少なくともいずれかはノイズであると判定する。

既述のように、本来の中間遷移Ｓｍの間隔は、ビット区間Ｔｂ０（さらには、ビット区間Ｔｂ２）と一致する。このため、抽出されたレベル遷移の時間差Ｔｘがビット区間Ｔｂ０と一致しない場合、抽出された複数のレベル遷移の少なくとも一方がノイズであると判定できる。

但し、クロックＣＬ０、ＣＬ１のジッタや、個体差によるクロック周波数のバラつきがあり得る。このため、このような誤差を見込んで、時間差Ｔｘとビット区間Ｔｂの一致を判定する。

例えば、電流検出部１２でのクロック信号ＣＬ０が、１０．７ＭＨｚ±５％とし、基準クロック２１のクロック信号ＣＬ１が１３１．０７２ＭＨｚ±１３０ｐｐｍとする。この場合、クロック信号ＣＬ０は１０．１６５～１１．２３５ＭＨｚ、クロック信号ＣＬ１は１３１．０５４９～１３１．０８９１ＭＨｚであり、クロックの比（＝ＣＬ０／ＣＬ１）は、１２．２８±０．６１クロックとなる。この範囲を越える時間差Ｔｘとビット区間Ｔｂの不一致は、ノイズに起因すると考えられる。なお、入力部１８から判定部２７に、基準となる値や誤差範囲を入力、設定できる。

クロック信号ＣＬ１に基づいて、この判定を行うと、クロック信号ＣＬ１の１クロック以内での時間差Ｔｘの判定は困難である。すなわち、±０．６１クロックに替えて、±１クロックでの判定を行うことになる。ここで、クロック信号ＣＬ１の周波数を大きくすることで、１クロックの期間を短くして、時間精度を向上できる。

以上のように、条件１、２を満たす複数のレベル遷移（中間遷移Ｓｍ０、Ｓｍ１）を抽出し、遷移のタイミングに基づいて、ビット区間Ｔｂ２の始点、終点が決定される。

Ｂ．継続処理
初期処理の後、遷移抽出部２６、判定部２７の処理が継続する。すなわち、遷移抽出部２６は、境界遷移Ｓｐではない１（１以上も可）のレベル遷移を抽出する。既述のように、初期処理で、中間遷移Ｓｍ０、Ｓｍ１を抽出しているため、抽出するレベル遷移は１つのみで足りる。

判定部２７は、新たに抽出したレベル遷移と前回抽出した中間遷移Ｓｍとの時間差Ｔｘがビット区間Ｔｂ０の長さと誤差範囲内で一致するかを判定する。但し、時間差Ｔｘ自体を求めることなく、新たに抽出したレベル遷移のタイミングがビット区間Ｔｂ２の始点、終点と誤差範囲内で一致するかを判定してもよい。なお、初期処理の直後では、「前回抽出した中間遷移Ｓｍ」は、初期処理時の中間遷移である。また、連続してレベル遷移を抽出する場合、今回抽出した中間遷移Ｓｍは、次回において、「前回抽出した中間遷移Ｓｍ」として取り扱われる。

時間差Ｔｘが前記ビット区間Ｔｂ０の長さと誤差範囲内で一致しない場合、遷移抽出部２６に符号化電流信号ＣＤ１（モータ用信号）から１（１以上も可）のレベル遷移を再び抽出するよう指示する。このように、ノイズの程度を判定することが容易となる。

判定部２７は、前記時間差Ｔｘが前記ビット区間Ｔｂの長さと誤差範囲内で一致しなかった回数をカウントする。このカウント値は、ノイズの程度（あるいは復号化電流信号ＣＤ２が誤りを含む程度）として用いることができる。特に、連続して一致しなかった回数は、復号化電流信号ＣＤ２に連続する誤りがある可能性の程度を表すと考えられる。

判定部２７は、時間差Ｔｘがビット区間Ｔｂの長さと誤差範囲内で連続して一致せず、その回数が閾値に達した場合、初期処理をやり直し（初期化）、その後、継続処理を再開する。最初の初期処理で抽出したレベル遷移が誤っている場合などに対処できる。なお、入力部１８から判定部２７に閾値を入力、設定できる。

以上のように、本実施形態では、マンチェスタ符号化信号を含むモータ用信号から複数のレベル遷移を抽出し、その時間差Ｔｘに基づいて、信号内のノイズを検出することで、ノイズへの耐性を向上できる。例えば、ノイズの程度を判定し、ノイズの程度によっては、復号化部２４を初期化して、復号の誤り、特に、それが連続することを防止できる。

〔実施形態から得られる技術的思想〕
上記実施形態から把握しうる技術的思想について、以下に記載する。

〔１〕モータ用復号化回路（データ処理部１６）は、ビット区間（Ｔｂ）内でのレベル遷移（中間遷移Ｓｍ）によってビットの値を表してなるマンチェスタ符号化信号を含むモータ用信号（符号化電流信号ＣＤ１）を受信する受信部と、前記モータ用信号（ＣＤ１）からクロック信号（ＣＬ０）およびビット列を復号する復号化部（２４）と、前記モータ用信号（ＣＤ１）から複数のレベル遷移を抽出する遷移抽出部（２６）と、前記抽出された複数のレベル遷移間の時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致するかを判定し、一致しない場合に前記複数のレベル遷移の少なくともいずれかはノイズであると判定する判定部（２７）と、を備える。前記遷移抽出部（２６）は、前記復号されたビット列を参照して、同一値のビットが連続する前記ビット区間（Ｔｂ）の境界でのレベル遷移（境界遷移Ｓｐ）を除く、複数のレベル遷移を抽出する。これにより、モータ用信号（ＣＤ１）内のノイズを検出し、種々の対応を行うことが可能となる。マンチェスタ符号中の境界遷移（Ｓｐ）を除くことで、ノイズの検出精度を向上できる。

〔２〕前記時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致する場合、前記遷移抽出部（２６）は、１以上のレベル遷移を追加して抽出し、前記判定部（２７）は、追加して抽出されたレベル遷移と、先に抽出されたレベル遷移との時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致するかを判定する。これにより、初期処理後、ノイズの程度を容易に判定できる。

〔３〕前記判定部（２７）は、前記時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致しなかった回数をカウントする。回数をカウントすることで、ノイズの程度を判定できる。

〔４〕前記判定部（２７）は、前記時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で連続して一致しなかった回数をカウントする。これにより、連続して一致しなかった回数は、復号化電流信号（ＣＤ２）が連続する誤りがある可能性の程度を示唆する。

〔５〕前記判定部（２７）は、前記時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で連続して一致しなかった回数が閾値に達した場合、前記遷移抽出部（２６）は、前記ビット区間（Ｔｂ）の境界でのレベル遷移を除く、複数のレベル遷移を新たに抽出し、前記新たに抽出された複数のレベル遷移間の時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致する場合、前記復号化部（２４）は、１以上のレベル遷移を追加して抽出し、前記判定部（２７）は、追加して抽出されたレベル遷移と、先に抽出されたレベル遷移との時間差（Ｔｘ）が前記ビット区間（Ｔｂ）の長さと誤差範囲内で一致するかを判定する。これにより、当初に抽出したレベル遷移が誤っている場合などに対処できる。

１０…モータ駆動装置１１…インバータ部
１２…電流検出部１３…電流検出器
１４…Ａ／Ｄコンバータ１５…マンチェスタ符号化部
１６…データ処理部１７…電流制御部
１８…入力部２０…モータ
２１…基準クロック２４…復号化部
２５…デジタルフィルタ２６…遷移抽出部
２７…判定部

Claims

ビット区間内でのレベル遷移によってビットの値を表してなるマンチェスタ符号化信号を含むモータ用信号を受信する受信部と、
前記モータ用信号からクロック信号およびビット列を復号する復号化部と、
前記モータ用信号から複数のレベル遷移を抽出する遷移抽出部と、
前記抽出された複数のレベル遷移間の時間差が前記ビット区間の長さと誤差範囲内で一致するかを判定し、一致しない場合に前記複数のレベル遷移の少なくともいずれかはノイズであると判定する判定部と、を備え、
前記遷移抽出部は、前記復号されたビット列を参照して、同一値のビットが連続する前記ビット区間の境界でのレベル遷移を除く、複数のレベル遷移を抽出する、モータ用復号化回路。
請求項１に記載のモータ用復号化回路であって、
前記時間差が前記ビット区間の長さと誤差範囲内で一致する場合、前記遷移抽出部は、１以上のレベル遷移を追加して抽出し、
前記判定部は、追加して抽出されたレベル遷移と、先に抽出されたレベル遷移との時間差が前記ビット区間の長さと誤差範囲内で一致するかを判定する、モータ用復号化回路。
請求項２に記載のモータ用復号化回路であって、
前記判定部は、前記時間差が前記ビット区間の長さと誤差範囲内で一致しなかった回数をカウントする、モータ用復号化回路。
請求項３に記載のモータ用復号化回路であって、
前記判定部は、前記時間差が前記ビット区間の長さと誤差範囲内で連続して一致しなかった回数をカウントする、モータ用復号化回路。
請求項４に記載のモータ用復号化回路であって、
前記回数が閾値に達した場合、前記遷移抽出部は、前記ビット区間の境界でのレベル遷移を除く、複数のレベル遷移を新たに抽出し、
前記新たに抽出された複数のレベル遷移間の時間差が前記ビット区間の長さと誤差範囲内で一致する場合、前記復号化部は、１以上のレベル遷移を追加して抽出し、前記判定部は、追加して抽出されたレベル遷移と、先に抽出されたレベル遷移との時間差が前記ビット区間の長さと誤差範囲内で一致するかを判定する、モータ用復号化回路。