JPS6236420B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は２進データ信号受信機の同期方法に関
するものであり、特に本発明の目的は第１、第
２、第３および第４の、夫々等しい長さの、順次
のハーフ・ビツト期間を有する２−レベルの４相
コード化データ信号を復調するための受信機の同
期方法を提供することにある。

本発明はさらに２−レベルの４相コード化デー
タ信号の受信機の同期方法を実施するためのクロ
ツク同期装置に関する。

４相コーデイング（quadphase coding）方法
は定期刊行物「Nachrichten techrische
Zeitschrift」Vol.1970の第11頁ないし第16頁特に
第７図に記載されているU.AppelおよびK.
Tro¨ndleによる「Zusammenstellung and
Gruppierung verschiedener Codes fu¨r die
Uebertragung digitaler Signale」の記事からも
知られている。そこに開示されている方法によれ
ば、４相コード化信号（quadphase coded
signal）を得るために、コード化されていないデ
ータ信号をダイビツト（dibits）と称せられる２
ビツトの群へ分割させている。このダイビツトの
第１および第２ビツトをコード化ワードの第１お
よび第２ハーフ・ビツト期間に夫々に配置しおよ
びこのダイビツトのこれら第１および第２ビツト
の反転値をこのコード化ワードの第３および第４
ハーフ・ビツト期間に夫々配置する。このコーデ
イングすなわち符号化における「４相」という名
称は４つの基本信号すなわち0011、1001、0110お
よび1100（ダイビツト00、10、01および11に夫々
割り当てられている）を識別できるという性質に
由来している。

本発明は２進データ信号受信機を同期させる方
法に関するものであつて、本明細書の頭初で述べ
たように、２−レベルの４相コード化データ信号
を復調する方法を提供することを目的とする。こ
れがため、本発明方法は第１比較値を第１ハー
フ・ビツト期間のサンプリング値と第３ハーフ・
ビツト期間のサンプリング値との間の差から決定
し、第２比較値を第２ハーフ・ビツト期間のサン
プリング値と第４ハーフ・ビツト期間のサンプリ
ング値との差から決定し、前記第１および第２の
比較値を前記データ・ワードとの補正位相関係に
対応した各々の所定値と比較し、この各々の所定
値と前記第１または第２の比較値のいずれかが異
なる場合には補正信号を形成しおよびこの補正信
号により前記データ・ワードに関してビツトクロ
ツク信号の位相を制御し、このビツトクロツク信
号は前記ハーフ・ビツト期間との同期において４
個のパルスの反復的な連続なものを与えることを
特徴とする。

さらに本発明はこの方法を実施するためのクロ
ツク同期装置に関するものであつて、有効的な方
法で受信機の同期を行なわしめる、４相コード化
データ信号の復調用受信機に対するクロツク同期
装置を提供することを目的とする。これがため、
クロツク同期装置は前記受信機へ接続するための
端子を具えるビツト同期装置とワード同期装置と
を具えており、該ビツト同期装置は各ハーフ・ビ
ツト期間に少なくとも１個のサンプリングパルス
を発生し、さらに前記ワード同期装置は第３ビツ
ト期間の信号サンプルを第１ビツト期間の信号サ
ンプルと比較することによつて第１比較値を決定
しかつ第４ビツト期間の信号サンプルおよび第２
ビツト期間の信号サンプルとから第２比較値を決
定するための比較装置とを具えており、さらに前
記ワード同期装置は入力端子が前記比較装置に接
続されていて所定値を有する比較値からのずれを
確認した時前記受信機を他のワード位相へ調整す
るために補正信号を前記ビツト同期装置へ供給す
るための判定手段を具えていることを特徴とす
る。

本発明による方法は次のような点を認識して成
されたものである。すなわち、第３および第４の
各々のハーフ・ビツト期間に伝送される信号は第
１および第２の各々のハーフ・ビツト期間に伝送
される信号とは反対の値を有している。今、２−
レベル信号を正および負の極性を有する信号とし
て表わし、第１比較値を、第３ハーフ・ビツト期
間中の信号サンプルを第１ハーフ・ビツト期間の
信号サンプルへ加えることによつて得る場合に
は、第１比較値は同期が正しいと雰の値を与え
る。同様に、同期が正しい場合には第２比較値は
雰の値を与える。しかしながら、ワード同期が正
しい場合であつても、伝送誤差や、雑音その他の
原因によつてサンプリング値の１つを誤つて不正
確に検出したために比較値が雰を供給しないこと
も生じ得る。ワード同期が正しくない場合には、
一方の比較値又は両比較値が雰に等しくない値を
与えてワード同期がないことを表わす第１の場合
と、信号にコード化される情報が正しくないワー
ド同期と協同して４つの４相コード・ワードの１
つを与えるために両比較値が雰の値を与える第２
の場合とがある。これら４相コード・ワードを４
ビツトから形成出来る16個のコード・ワードのう
ちから４個のコード・ワードによつて形成する。
従つて第１の場合には、４相コード・ワードに属
さない（12の可能なワードから）１ワードを検出
し、および第２の場合には正しい４相コード・ワ
ードとは別のあるワードを検出する。第２の場合
が生ずる可能性は第１の場合の生ずる可能性より
も著しく少ない：これがため、比較値を何回も連
続して決定することによつて高い信頼度をもつて
不正確な同期を確認することが出来る。

本発明によるクロツク同期装置の第１実施例に
れれば、前記ワード同期装置は第１、第２、第３
および第４の順次のハーフ・ビツト期間のデータ
信号のシンボル値を記憶するためのストアを具え
ており；さらに前記比較装置をワード当り少なく
とも１回だけ第１シンボルおよび第２シンボルか
ら成る２−レベル信号によつて表わされる第１お
よび第２比較値を決定するために前記ストアの出
力端子に接続し；さらに前記判定手段は加算装置
を具えており、該加算装置の入力端子を前記判定
手段の入力端子へ接続してｎ（ｎ＝２、３、４、
………）個の連続ワードのシーケンスで決定され
た比較値のシーケンスにおける２種類のシンボル
のうちの一方のシンボルの個数を決定するように
なし；さらに前記判定手段は前記加算装置に接続
されて前記シンボルの個数を所定のスレツシヨー
ルド値を比較するためのスレツシヨールド装置を
具えている。

例えば雑音が原因で受信されたデータ信号が正
しく検出されない場合もある。その場合に、例え
ば負の極性の代わりに正の極性が検出されること
がある。その結果、同期は正しいけれども、同期
装置が同期の不存在を検出することとなる。この
実施例ではあるシーケンスに属する複数のワード
（ｎ）とスレツシヨールド装置のスレツシヨール
ド値とを受信データ信号の雑音レベルに容易に適
応させることが出来るので、同期の最適な検出を
確実に得ることが出来るという利益を奏する。

前述の実施例において、正しい同期状態に達す
る前に、同期サイクルを３回行なうことが出来
る。このような場合には、実際のワード同期は３
つのハーフ・ビツト期間に正しい同期から相違す
る。この欠点を除去するために、本発明によるク
ロツク同期装置の第２実施例においては、前記比
較装置はピーク値検出器と該ピーク値検出器に接
続され第１および第２シンボルから成る２−レベ
ル信号によつて表わされる第１および第２比較値
をワード当り少なくとも１回だけ決定するための
ウインドウ比較器とを具えており、さらに前記ピ
ーク値検出器はデータ信号と遅延装置によつて１
ビツト期間だけ遅延されたデータ信号とから成る
信号を受信するための入力端子を具えており、さ
らに前記ウインドウ比較器の出力端子を前記判定
手段に接続させてあり、さらに該判定手段は該判
定手段の入力端子に並列に接続されている第１お
よび第２加算装置を具えており、さらに該第１加
算装置はｎ（ｎ＝２、３、４、………）個の連続
ワードにおいて決定される第１比較値のシーケン
スにおいて２種類のシンボルのうちの一方のシン
ボルの個数を決定し、さらに第２加算装置は第２
比較値のシーケンスにおいて２種類のシンボルの
うちの一方のシンボルの個数を決定し、さらに前
記判定手段は前記２つの加算装置に接続されて加
算の２つの結果を復号化しかつこれら結果に対応
する補正信号によつて正しいワード位相に前記受
信機を調整するための復号化装置を具える。

４相コード化情報をデータ・ブロツクの形態で
表わすこともある。このデータ・ブロツクの前に
同期信号を先行させてデーダ・ブロツクの開始時
に受信機の正確な同期を確実になすようにする。
この同期信号は受信端では知られているので、こ
の同期信号を利用して受信機のワード同期が正し
いかどうかを確認することが出来、正しくない場
合にはワード同期を正しくする方法を確認するこ
とが出来る。原理的には干渉信号が無い場合に
は、第１および第２比較値のノン−リツカーレン
ト（non−recurrent）決定で十分である。本発明
によれば、この目的を有するクロツク同期装置の
第３実施例においては、前記第１および第２比較
値を第１シンボルおよび第２シンボルから成る２
−レベル信号によつて表わし、さらに前記判定手
段は入力端子を前記判定手段の入力端子に結合さ
せてあり前記第１および第２比較値の双方または
いずれか一方が既知の同期信号からずれた時に補
正信号がビツト同期装置へ供給して前記受信機を
正しいワード位相へセツトするための復号化装置
を具えている。

以下、図面により本発明の実施例につき説明す
る。

データ伝送システムの場合には、デイジタル情
報を、伝送端において、伝送チヤンネルを経る伝
送に対しさらに適応する信号へと変換することが
度々行なわれている。この変換を変調、符号化ま
たはフイルタリングによつて或いはこれら方法を
組み合わせて行なうことが出来る。受信機は逆の
変換を行ない、それによつて情報をもとの形態へ
変換させる。

この目的に対し特に好適な２進コードが４相コ
ード（第１図参照）である。次に４相コーデイン
グを行なうためのコード・ルールにつき説明す
る。原形態での２進情報のデータ・ビツトをダイ
ビツトと称せられる２−ビツト・ワードに分け
る。１つの４相コード化ワードは各々がハーフ・
ビツト期間（half bit interval）に分割されてい
る２つの長さの等しいビツト期間から成つてい
る。このダイビツトをコード化ワードの第１およ
び第２ハーフ・ビツト期間１および２に夫々伝送
する。このダイビツトの反転された値をこのコー
ド化ワードの第３および第４ハーフ・ビツト期間
に夫々伝送する。第１図はある４相信号の４つの
取り得る基本信号を示し、同図において一例とし
て論理値「１」を正の信号レベルで表わしおよび
論理値「０」を負の信号レベルで表わしてある。
従つて、４相コード化を行なうと、ダイビツト00
は0011（第１ａ図）を与え、01は0110（第１ｂ
図）を与え、10は1001（第１ｃ図）を与えおよび
11は1100（第１ｄ図）を与える。この符号の名前
の由来は１つの４相コード化信号において４つの
基本信号形態を識別出来るという性質にある。
（U.AppelおよびK.Tro¨ndleによる前述の文献中
では、このコードを２進ブロツク・コードと称し
ている）。この４相コード・ワード0011、0110、
1001および1100は４ビツトによつて形成できる16
個の取り得るコード・ワードのうちの４個を形成
しているにすぎない。従つて４相コーデイングは
冗長度が高い。この高い冗長度をクロツク同期に
対し有利に使用する。また、第１および第２ハー
フ・ビツト期間にダイビツトの反転された値を伝
送することが可能である。その場合、そのダイビ
ツトを第３および第４ハーフ・ビツト期間に伝送
する。その場合、４相コード化の場合には、ダイ
ビツト00は1100を与え、01は1001を与え、10は
0110を与えおよび11は0011を与える。これら４相
コード・ワードは前の場合に得られたコード・ワ
ードとは異なつていない。以下の説明において
は、最初に説明した４相コード・ワードと２進情
報のデータ・ビツトとの関係をスタート点として
説明する。

第２図は４相受信機の第１実施例を示す。４相
コード化信号を４相受信機の入力端子５に供給す
る。この入力端子５を第１比較器６と第２比較器
７との反転入力端子および遅延装置８の入力端子
に接続する。この遅延装置８は第１単極スイツチ
９および第１コンデンサ１０でその一部が形成さ
れている第１サンプル−ホールド回路と、第２単
極スイツチ１１および第２コンデンサが関連して
いる第２サンプル−ホールド回路とを含んでい
る。第１および第２スイツチ９および１１の各制
御入力端子をクロツク同期装置１３（第２図に破
線によつて図式的に示してある）に結合する。こ
のクロツク同期装置１３については後述するが、
この装置を、受信された信号からビツトおよびワ
ード同期クロツク信号を回復させるように、入力
端子に接続する。（第１図に示す）瞬時p₁におい
ては、スイツチ９の制御入力端子がサンプリング
−パルスを受信してこのパルスによりこのスイツ
チ９を短時間（Ｔ／２よりも短かい時間）の間閉
成させ、これに応答してコンデンサ１０が充電さ
れてこの瞬時p₁での入力端子における信号の値の
大きさである値になる。同様に、第２サンプル−
ホールド回路のスイツチ１１の制御入力端子は第
１図に示す瞬時p₂にこのスイツチ１１を閉成する
ためのサンプリング・パルスを受信し、これに応
答してコンデンサ１１が充電されてこの瞬時p₂で
の入力端子における信号の値の大きさである値に
なる。比較器６および７は入力端子５における信
号と、コンデンサ１０および１２が充電された電
圧とから差信号を夫々検出し、この差信号を単極
スイツチ１４および１５のボールに供給する。こ
れらボールは比較器６および７の出力端子に夫々
接続されている。これらスイツチ１４および１５
の制御入力端子を、第２図に破線によつて図式的
に示してあるように、クロツク同期装置１３に結
合する。前述した方法を要約すると次の通りであ
る。すなわち、この信号は符号間干渉を生じるこ
となくその信号の遅延バージヨン（delayed
version）と相関関係にある。このオペレーシヨ
ンは「整合フイルタ」オペレーシヨンとなり、こ
れは特に情報に対する雑音成分の最適な抑圧をも
たらす。

４相コード化ワードは第１および第２ハーフ・
ビツト期間に原（コード化されていない）情報を
および第３および第４ハーフ・ビツト期間に逆方
向で原（コード化されていない）情報を含んでい
る。４相コード化信号を瞬時p₁およびq₁、p₂およ
びq₂において夫々検出することによつて、相関情
報を組み合わせる。その後にこの組み合せ情報を
適切な瞬時に検出する必要がある。この目的のた
めに、サンプリング・パルスすなわちそのために
このスイツチ１４を（Ｔ／２よりも短かい）ある
短期間の間閉成すべきサンプリング・パルスを瞬
時q₁（第１図参照）にスイツチ１４の制御入力端
子に供給し、これに応答してこの瞬時q₁に比較器
６の出力端子における差信号を組み合わせ装置１
６の入力端子に供給する。その目的のために短時
間の間スイツチ１５を閉成させるべきサンプリン
グ・パルスを瞬時q₂（第１図参照）にスイツチ１
５の制御入力端子に供給し、これに応答して瞬時
q₂に比較器７の出力端子の差信号を遅延素子１７
を経て組み合わせ装置１６へ供給する。これがた
め、（ワード繰り返し周波数が１／２Ｔである）４相コ ード化信号の各ワードを４つの所定瞬時でサンプ
リングを行なう。この検出は受信機の出力信号を
（例えば3dB）増加させるという利益を有してい
るので、さらに信頼性の向上した受信機を実現出
来る。加えて、この受信機を受信信号の直流レベ
ルの変動から良好に保護する。また周波数
（1T）に等しい或いはこれにほぼ等しい雑音信号
はその抑圧の程度が、この二重の検出によつて、
さらに増大される。

このサンプリング瞬時q₁およびq₂は２分の１ビ
ツト期間（Ｔ／２）相違する。等時間隔で情報ビ
ツトを得るために、瞬時q₂においてスイツチ１５
によりサンプリングが行なわれる差動増幅器７の
差信号を２分の１ビツト期間（Ｔ／２）と等しい
時間期間だけ遅延させる。組み合わせ装置１６は
瞬時q₁に得られたサンプルに瞬時q₂に得られた遅
延サンプルをインタリーブして復号化された原デ
ータ信号を出力端子１８へ供給する。前述した機
械的スイツチを使用する代わりに、トリガ回路ま
たは電子スイツチを使用することが出来る。従つ
てスイツチ９および１１を、例えばIGFETトラ
ンジスタ（BSV81）によつて実現出来ると共にス
イツチ１４および１５を集積化されたトリガ回路
（SN7474）によつて実現することが出来る。

差発生回路に対し比較器６および７を使用する
代わりに、差動増幅器を使用することを可とす
る。比較器はその出力端子に２−レベル・デイジ
タル信号すなわち２つの入力端子における「アナ
ログ」信号の差の大きさである２−レベル・デイ
ジタル信号を生ずる。差動増幅器を使用する場合
には、これら２つの入力端子における「アナロ
グ」信号の差の大きさであるアナログ信号を出力
端子に得ることが可能である。これがため、差動
増幅器を使用する場合には、出力信号をスイツチ
１４および１５（これらは例えばトリガ回路とし
て構成されている）による夫々のサンプリングに
対し好適な状態とするために、この出力信号に関
し余分な処理操作（電圧レベルを適合させるこ
と、整流処理等）を行なうことが通常は要求され
る。

コンデンサ１０および１２の値を選定すること
によつて、連続サンプルに対して蓄積電荷量を先
の蓄積電荷量とは実質的に無関係とし得るので、
サンプル−ホールド回路に対するこれらコンデン
サを放電させるための追加の手段を講じる必要は
ない。

上述した実施例においては、各ハーフ・ビツト
期間に一回だけ４相コード化・データ信号の値を
検出する。例えば伝送チヤンネルの帯域幅が４相
信号の帯域幅に対し広いことによりデータ信号が
著しく強い雑音成分を含む場合には、データ信号
を受信機へ供給する前にこれを波することによ
つて或いは２分の１ビツト期間にわたりこのデー
タ信号を積分することによつて、検出の信頼度を
高めることが出来る。

斯様な受信機は磁気または光学記録および物理
的ワイヤ対を経るデータ伝送の分野に使用して特
に好適である。この受信機の利点は多数あり、そ
の一つはこの受信機は狭周波数帯域のみを有する
必要があるということである。磁気記録−２相コ
ーデイング−に度々使用されるコードに比べて、
約半分の周波数帯域のみが必要とされる。ミラ
ー・コードとして知られているコードとは著しく
異なり、４相コーデイングは直流成分を含まない
信号を供給する。このことは４相受信機では直流
の再生がないことを意味する。加えて、４相信号
は十分な回路の零交差（平均してビツト期間当り
１回の零交差）を有しているので、４相受信機で
は簡単な方法でクロツク周波数を再生することが
出来る。４相コードが全ての２−レベル・コード
を分け持つている利益は、このコードを磁気記録
の分野で使用すると磁気飽和状態への書込みが可
能となることである。磁気担体に記録されている
情報に重ねて書込むので、書込み前に消去を行な
う必要がない。さらに４相コード化信号のパワ
ー・スペクトラムはビツト周波数（１／Ｔ）で零
点を有し、そこにパイロツト周波数を位置させる
ことが可能となるという利益がある。２相コード
化信号のスペクトラムは零点を有するが、この零
点はある帯域幅ではビツト周波数の２倍の周波数
（２／Ｔ）までは発生しない。従つて、２相シス
テムのこのカツト・オフ周波数は多くの場合この
零点を使用するための障害となる。

第３図は４相受信機例えば第２図に示した４相
受信機に使用するためのクロツク同期装置の実施
例を示すブロツク線図である。このクロツク同期
装置においては、ビツト周波数の２倍に等しい周
波数（２／Ｔ）を受信信号から回復させる。４相
コード化データ信号は互いに時間隔Ｔ／２、
2T／２、3T／２または4T／２で起る遷移を有し
ている。これより周波数２／Ｔを選択することに
よつて、この周波数の周期が受信機における２つ
の連続サンプル間の時間隔（Ｔ／２）に対応す
る。所定のタイプのサンプル、例えばp₁−サンプ
ルは各ワードにおいて唯一回従つて４倍低い周波
数で発生する。この周波数を周波数２／Ｔから分
周して決定することが出来る。この分周を入力端
子５で受信された４相信号をリミツタ１９へ供給
することによつて行なう。このリミツタには微分
回路網２０およびレジスタ２１を接続する。この
微分回路網２０は各信号遷移毎に１個のパルスを
発生する。これらパルスを全波整流器２２へ供給
して（平均）クロツク周波数が２／Ｔであるラン
ダム・パルス列を位相固定ループ２３へ供給す
る。この位相固定ループ（PLL）は位相検波器２
４、ループ・フイルタ２５および電圧制御発振器
２６をこの順序で含んでいる。このループ・フイ
ルタ２５は電圧制御発振器２６に対して位相検波
器の入力信号とその制御信号との間の位相差に比
例した電圧を供給する。これに応答してこの位相
固定ループ２３を既知の方法で周波数２／Ｔに固
定する。この周波数すなわちクロツク周波数を位
相固定ループPLLの出力端子２７に得ることが出
来る。クロツク周波数２／Ｔをゲート２８を経て
除数４を有する分周器２９に供給する。かくし
て、スイツチ９，１１，１４および１５に対する
サンプリング信号を分周器２９の出力端子に得る
ことが出来る。これら各サンプリング信号は１／２Ｔ の周波数（２分の１ビツト周波数）を有するとと
もに０゜、90゜、180゜および270゜の位相を有し
ている。分周器２９が設けられているために、位
相について確実性はないので、この分周器の始動
時の位相に応じて、サンプリング信号の位相は所
望の値から０゜、90゜、180゜おび270゜相違し得
る。さらに加えて、受信された信号中での干渉に
よつて受信機の同期状態が崩されるか或いは受信
開始時の受信機の同期状態がわからない。これら
の不確定性を除去するために、クロツク同期装置
はモニタまたはワード同期装置を備える。このワ
ード同期装置はレジスタ２１および比較装置３０
を含んでいる。リミツタ１９によつて制限された
信号をサンプリング瞬時p₁、p₂、q₁およびq₂でサ
ンプルし、そのサンプリング値Ｕ_p１、Ｕ_p２、Ｕ
_q１およびＵ_q２をレジスタ２１に記憶させる。尚
これらサンプリング値は瞬時p₁、p₂、q₁およびq₂
における受信された４相コード化信号の極性を表
わしている。瞬時q₂の後においては、サンプリン
グ値を比較装置３０に供給し、そこでは論理機能
Ｅ＝（_p１_q１）・（_p２_q２）を行な
う。

（はモジユロ２加算に対応する）。

４つの別個の可能性すなわち取り得る状態があ
る： １ Ｅ＝０。ワード同期が正しい場合には、上述
した意味での信号値と相関信号値とのモジユロ
２加算は０を与える。

２ Ｅ＝０。同期が正しくないのに、異なる信号
値において信号値のモジユロ２加算が偶然にＥ
＝０を生ずる。コード化４相信号が斯様なワー
ドの十分に長いシーケンスから成つている場合
には、同期を得ることは不可能である。この状
態の発生を例えばスクランブリングのような既
知の方法によつて阻止する。

３ Ｅ＝１。ワード同期は正しいけれども、伝送
誤差、干渉、その他等に基づいて信号値が誤つ
て確認されている場合である。

４ Ｅ＝１。ワード同期が誤つている場合であ
る。

これらの取り得る状態の区別が出来るようにす
るために、比較装置３０の出力端子を判定手段３
３の一部分を形成している累算器３１へ接続し、
この累算器３１により連続するＥの値（E₁、
E₂、………Ｅ_n）の総和をとり、その値〓〓〓Ｅ_j
をスレツシヨールド装置３２へ供給する。このス
レツシヨールド装置は可調整スレツシヨールド段
を具えていてこの可調整スレツシヨールド段のス
レツシヨールド・レベルを高く選定しよつてその
時（雑音、クロストークに対し）優勢である伝送
品質で正しい同期状態にある場合にはこのスレツ
シヨールド値を越えない。実際にはスレツシヨー
ルド・レベルが0.4mと一致すると著しく満足し
た結果が得られることが伴つた。このスレツシヨ
ールド装置３２へ供給された信号がスレツシヨー
ルド値を越える場合には、ゲート２８の制御入力
端子へ信号が供給され、これに応答して位相固定
ループから入来している信号が半周期（Ｔ／２）
の間に１回だけ抑圧されしかも分周器２９の出力
信号の各々の位相が90゜移相される。また、この
スレツシヨールド値を越えると累算器３１を零に
リセツトする信号を発生する。この累算器３１を
モジユロｍカウンタとして構成してあるので、こ
のカウンタはＥの連続するｍ個の値の段にリセツ
トされる。分周器２９によつて供給される現実の
サンプリング・パルスの各々の位相と所望の値と
の間に270゜移相が生じる場合には、現実の同期
は一般には３シーケンス後の所望の同期と等し
い。実際には、ｍ＝16が都合の良い値であること
が判つた。このクロツク同期装置の利点は例えば
雑音に基因する伝送誤差間および正しくない同期
間での区別を信頼出来る方法で行なうことであ
る。さらに他の利点は受信された４相コード化信
号の統計的性質が雑音または干渉によつて変化す
る（誤差確率が小さかつたりまたは大きかつたり
する）場合には、スレツシヨールド値やシーケン
スの長さｍを対応して異なるものに設定すること
によつて、クロツク同期装置を適合させる。

４相コード化信号の復調のために受信機で発生
させるサンプリング値をワード同期に対するサン
プリング値とは別の方法で得ている。これがた
め、ワード同期装置が同期の無いことを誤つて検
出しても、受信機によつて復調された信号が正し
い場合も考えられる。そういう状態は時たましか
発生しないので、ワード同期装置をスレツシヨー
ルド装置によつてそのようなことから保護する。

第４図は４相受信機の第２実施例を示すブロツ
ク線図である。前述した第１実施例においては、
サンプリング値を先ず第１に瞬時p₁、q₁および
p₂、q₂において並列に処理しその後にインタリー
ブして１つの等間隔で順次の信号を形成する。第
１実施例は空間分割方式と称し得る。第２実施例
では、サンプリング値を先ず第一に直列に処理
し、その後に互いに分離しおよびその後にインタ
リーブして１つの等間隔で順次の信号を形成す
る。この第２実施例は時分割方式と称し得る。

この第２実施例において入力端子５で受信され
た４相コード化信号を直接的におよび遅延装置８
を介して差動増幅器３４へ供給する。この遅延装
置８の遅延時間は１ビツト期間（Ｔ）に等しい。
この遅延装置８をアナログ（例えばサンプル−ホ
ールドの電荷転送デバイス）またはデイジタル・
シフト・レジスタとして或いは遅延線として構成
し得る。４相コード化信号と１ビツト期間遅延さ
れた４相コード化信号との差信号を単極切換スイ
ツチ３５のボールへ供給する。この切換スイツチ
３５の制御入力端子をクロツク同期装置１３へ第
４図に廃線で示すように結合する。受信信号から
ビツトおよびワード同期クロツク信号を回復する
ためにこのクロツク同期装置１３を入力端子５へ
接続する。（第１図に示す）瞬時q₁に、短時間
（いずれの場合にもＴ／２よりも短かい時間）の
間スイツチ３５を図示の第１切換位置へと切換え
るように調整するサンプリング・パルスを切換ス
イツチ３５の制御入力端子へ供給し、この切換え
に応答し差動増幅器の出力端子における信号がこ
の瞬時q₁に組み合わせ装置１６へ供給される。同
様に、（第１図に示す）瞬時q₂においては、この
切換スイツチ３５の制御入力端子を短期間の間図
示されていない第２位置へと切換え、これに応答
して瞬時q₂に差信号を遅延素子１７を介して組み
合わせ装置１６へ供給する。第２図につき既に説
明したように、インタリーブされ、復号化された
原データ信号を等時間隔で出力端子１８へ供給す
る。この第２実施例はさらに幾つかの点で第１実
施例と異なる。第１の相違点は第２実施例の場合
には、約200KHz以上のビツト周波数に対する受
信機に対し蓄積装置を簡単に実現することが出来
る。すなわち、単一の遅延素子（コイル）で十分
である。これに対して、第１実施例における受信
機は周波数がより低い場合に一層適しているが数
MHzの周波数に対しても使用することが出来
る。さらに第２実施例は差動増幅器を１個だけ必
要とする点が相違するが、その理由はその差動増
幅器を使用して瞬時q₁はもとより瞬時q₂において
も差信号を供給するからである。

入力端子５で受信された４相コード化信号が例
えば雑音によつて著しく乱されている場合には、
第４図に示されるような実施例に変更を加えて、
第５図に示すように差動増幅器の出力信号を積分
することによつて改善を図る。第６図には第５図
に示す実施例の回路に生ずる理想的な信号波形の
いくつかを示す。第６図ａに示す入力信号とこれ
より１ビツト期間だけ遅延している第６図ｂに示
す入力信号とを差動増幅器３４へ供給する。第６
図ｃに示すような差動増幅器３４の出力信号をク
ロツク同期装置１３へ接続した積分器３６へ接続
する。各ハーフ・ビツト期間の開始時に積分器３
６を零へリセツトするので、この積分器は第６図
にｄで示すような信号を生ずる。この信号はリミ
ツタ３７を経て切換スイツチ３５のポールへ供給
される。このリミツタ３７の出力信号すなわち信
号ｅは第２図につき説明したと同様にコード化さ
れていない原信号（第６図ｆに示す）に変換され
る。

前述したように、第１実施例のクロツク同期装
置は最悪の場合にはワード同期は３サイクル後ま
では正しい値を有しないという欠点がある。この
欠点を除去するクロツク同期装置を第７図に示
す。第７図はまた第５図に示す受信機を含む。

第７図に示すビツト同期装置は微分回路網２
０、全波整流器２２、位相固定ループ２３および
分周器４４をこの順序で含む。このビツト同期装
置は第３図について説明したと同様に作動する。
ワード同期装置は比較装置３０と、その出力端子
に接続された判定手段３３とを含み、この比較装
置３０を積分器３６の出力端子に接続する。この
ように構成するのは、データ信号と１ビツト期間
Ｔだけ遅延されたデータ信号との差の積分値がそ
の出力端子に得られるので、ワード同期装置に対
するストアが必要でないという利益があるからで
ある。（第３図に示すレジスタ３１の機能はこの
第２実施例では遅延装置８によつて実現する。）
比較装置３０はピーク値検出器３８を含み、その
入力端子を積分器３６の出力端子へ接続させてあ
る。このピーク値検出器は入力信号の瞬時ピーク
値を既知の方法で検出する。このピーク値検出器
３８の出力端子をウインドウ比較器（window
comparator）３９の入力端子に接続する。この
比較器の制御入力端子を積分器３６の出力端子へ
接続する。このウインドウ比較器は入力信号を制
御信号から導出された最小値および最大値の範囲
内にあるかどうかを検出し、そうでなければその
出力端子にパルスを生ずる。かかるウインドウ比
較器はTobey.GraemeおよびHuelsman等の著に
よる文献： 「Operational Amplifiers、Design and
Application」（New YorkのMcGrawHill社刊）
の特に第365頁に開示されている。このウインド
ウ比較器３９の出力端子を判定手段３３の入力端
子へ接続する。この判定手段３３は第１アンド・
ゲートおよび第１カウンタ４０を直列に接続した
回路と、第２アンド・ゲート４１−１および第２
カウンタ４１を直列に接続した回路とを具えてい
る。この２つのアンド・ゲートの第１入力端子を
判定手段３３の入力端子に接続し、第１アンド・
ゲート４０−１の第２入力端子を分周器４４へ接
続して瞬時q₁でこれを設定し、および第２アン
ド・ゲート４１−１の第２入力端子を分周器４４
へ接続してこれを瞬時q₂で設定する。瞬時q₁にお
いて第１アンド・ゲート４０−１の第１入力端子
をウインド比較器３９から供給されるパルスによ
つて設定すると、その場合にはカウンタ４０の計
数位置はアンド・ゲートを経て１だけ歩進する。
同様に、瞬時q₂において、第２アンド・ゲート４
１−１の第１入力をパルスによつて設定すると、
第２カウンタ４１の計数値が１だけ歩進する。こ
のサイクルを全体でｎ回繰返して行なう。すなわ
ちｎ個の連続するデータ・ワードのシーケンスに
対し瞬時q₁およびq₂において夫々どの位多くの回
数だけウインドウ比較器を附勢させたかを検出す
る。次の可能性がある。同期が正しい場合には、
積分器３６の出力信号（第６図ｄに示す）は瞬時
q₁およびq₂の双方において零に等しくない値を有
する。ウインドウ比較器は出力信号を供給しない
ので、その結果カウンタの計数位置は増加されな
いしこのシーケンスの終りには両カウンタとも０
−位置にある。３つの他の取り得る場合すなわち
現実の同期が正しい同期に対し1/4、1/2または3/
４ダイビツトだけシフトされている場合には、少
なくとも一方のカウンタ４０，４１の計数位置が
増加される。従つて、1/4ダイビツトだけシフト
されているワード同期の場合にはすなわち原信号
における瞬時q₂において実際の信号をあたかもq₁
瞬時であるかのようにサンプルする場合には（第
６図ｄ）、これら全ての瞬時には積分器３６の出
力端子に零に等しくない信号が得られる。しかし
ながら、平均で半分の場合にq₂瞬時で零値を有す
る信号をサンプルする。このことはｎ個のサンプ
ルのシーケンスの終りにはカウンタ４０は零値を
有しかつカウンタ４１は零でない値を有すること
を意味する。シフトが3/4ダイビツト（または−
1/4ダイビツト）の場合には、複雑となる。シー
ケンスの終りにはカウンタ４１は零値を有しカウ
ンタ４０は零とは異なる値を有する。シフトが1/
２ダイビツトの場合には、２つのカウンタ４０お
よび４１の計数位置は相当程度増大する。

第１および第２実施例は次の点で相違する。第
１実施例の場合には、同期の無い状態を検出した
後にゲート２８によつて電圧制御発振器２６の出
力信号をある期間抑圧する。このことは受信機に
おいてビツト情報をスキツプすることを意味す
る。最悪の場合にはこのように３ビツトが失なわ
れ得る。第２実施例においては、補正を順方向ま
たは逆方向に直接行なうので、平均的にはビツト
を犠牲にしたり追加したりすることはない。

伝送誤差や、雑音その他の原因により、ｎ個の
ワードのシーケンスの終りには同期が正しい場合
であつてもカウンタ４０および４１は一般には零
に等しくない最終位置を有する。

第３図に示す実施例の場合におけると同様に、
第７図に示す実施例では、「零」であると考えら
れるカウンタの最終値を支配的な伝送品質では越
えられない程高い値に選定することが出来るとい
う利点を有している。その目的のために、カウン
タ４０および４１の出力端子を分割手段の一部分
を形成する復号化装置すなわちデコーデイング装
置４２に接続する。復号化装置４２はカウンタの
最終位置を選定してこれらをT₁T₂＝00、01、10
または11に符号化する。尚、ここで「０」はスレ
ツシヨールド値より下の値を表わしておりかつ
「１」はスレツシヨールド値よりも高い値を表わ
している。このカウンタの最終位置の４つの取り
得る組み合わせのうちの１つに対応する補正信号
を分周器４４の制御入力端子４３へ加える。この
補正信号に応答し、分周器４４を正しい位相にセ
ツトする。

４相受信機を使用してデータ・ブロツクを受信
する場合には問題がある。データ・ブロツクの情
報は、同期が正しくないために生ずる情報の損失
を許容出来ないような性質を有している。これを
防ぐために、データ・ブロツクの前に同期信号を
先行させる。この同期信号は受信機には判つてい
るので、受信機のワード同期が正しいかどうかを
簡単に決定することが出来る。

第８図はその目的に対し特に好適であるクロツ
ク同期装置の第３実施例を示す線図である。

同図において、ビツト同期装置は、微分回路網
２０と、成波整流器２２と、位相固定ループ２３
と分周器４４とをこの順序で具えており、このビ
ツト同期装置を受信機の入力端子５へ接続する。
このビツト同期装置を第４図につき説明したよう
に作動させる。このクロツク同期装置の第１およ
び第２実施例にはサンプリング値を互いに比較す
るための比較装置３０を含ませてある。本第３実
施例においては受信機はこの機能を果す。判定手
段をクロツク位相受信機の出力端子１８に接続す
る。判定手段３３はレジスタ４５を具えており、
その入力端子を判定手段３３の入力端子に接続す
る。このレジスタは2n（ｎ＝３、４、５、……
…）個の素子特に４５−１ないし４５−６までを
具えている。素子４５−２と４５−３との間およ
び４５−４と４５−５との間に任意の偶数個の素
子を配置することが出来る。レジスタ４５は同期
信号のｎ個のワードを蓄積するために好適であ
る。少なくとも３つのワードに対応する素子に１
つの出力端子を設ける（第８図において４５−１
から４５−６までの素子）。同期ワードの第１記
号すなわちシンボルが蓄積されている素子４５−
１，４５−３，４５−５の出力端子を第１多数決
装置（first majority vote device）４６に接続
し、同期ワードの第２記号すなわちシンボルが蓄
積される素子４５−２，４５−４，４５−６の出
力端子を第２多数決装置４７に接続する。レジス
タ４５が受信機によつて復号化された同期信号で
満たされた後に、多数決装置４６および４７がど
のシンボルを素子４５−１，４５−３，４５−５
および４５−２，４５−４，４５−６に多数蓄積
するかを決定する。多数をしめるシンボルを多数
決装置によつて復号化装置４８に供給する。この
復号化装置はこれに対応する補正信号を分周器４
４の制御入力端子に供給する。このようにするこ
とにより、同期信号の終りには正しいワード同期
を得ているか或いは得る。

しかしながら、全ての場合において多数決装置
を使用する必要はない。受信機に供給された４相
コード化信号が伝送誤差或いは受信誤差が実質的
に起り得ないような高い品質を有する（ほとんど
雑音等が無い）場合には、受信機の出力端子１８
に得られる検出された信号を復号化装置４８へ直
接供給することが出来る。

第９ａ図はクロツク同期装置の第４実施例を示
すブロツク線図である。入力端子５で受信された
４相コード化データ信号を差動増幅器５０の入力
端子へ直接供給すると共に遅延装置４９を経て供
給する。この遅延装置４９の遅延時間を１ビツト
期間（Ｔ）に等しいとする。差動増幅器５０の出
力信号を全波整流器５１へ供給する。クロツク同
期装置について説明する。２−レベル４相コード
化信号を正の値（例えば値１）を有する信号およ
び負の値（例えば値−１）を有する信号として表
わす場合には、差動増幅器５０の出力信号はビツ
トおよびワード同期であるサンプリング瞬時には
＋２の値を有しおよび残りの走査瞬時には情報に
応じて信号値＋２、０または−２を有する。全波
整流後最初に述べた瞬時における信号に平均値＋
２（伝送誤差等を無視、すなわち連続して値＋２
をとる）を有しおよび後者の瞬時における信号は
平均値＋１（正および負の信号値の仮の任意の分
布に対して＋２、０、０、−２の平均値）を有す
る。第9b図はかような平均信号形態を示す。こ
れら位相比較器５２、ループフイルタ５３および
電圧制御発振器５４から成る位相固定ループによ
つて周波数１／２Ｔで不明瞭でない位相で選択するこ とが出来る。この周波数（ワード周波数）を有す
る信号を装置に供給し、この装置によりこの周波
数を４倍にしてその出力端子にワード期間当り４
個のサンプリング・パルスを得るようにする。

第４図または第５図に示す４相受信機に使用さ
れるクロツク同期装置の第４実施例を使用する場
合には、遅延装置４９および差動増幅器５０を受
信機の一部分を形成する遅延装置８および差動増
幅器３４によつて形成された対応する回路によつ
て置き換えることが出来る。その場合、全波整流
器５１の入力端子を第４図または第５図に示すよ
うに受信機の差動増幅器３４の出力端子に接続す
る。

【図面の簡単な説明】

第１図は４相コードの４つの基本信号形態を示
す線図、第２図は４相受信機の第１実施例を示す
線図、第３図は第２図に示したような４相受信機
に使用するための本発明によるクロツク同期装置
の一実施例を示す線図、第４図は４相受信機の第
２実施例を示す線図、第５図は４相受信機の第２
実施例の変更例を示す線図、第６図は第４図また
は第５図に示したような４相受信機中で生じるあ
る信号形態を示す線図、第７図は第４図または第
５図に示したような４相受信機に使用するための
本発明によるクロツク同期装置の第２実施例を示
す線図、第８図は第２図、第４図または第５図に
示したような４相受信機に使用するための本発明
によるクロツク同期装置の第３実施例を示す線
図、第９ａ図は第２図、第４図または第５図に示
したような４相受信機に使用するための本発明に
よるクロツク同期装置の第４実施例を示す線図、
第９ｂ図は第９ａ図に示したようなクロツク同期
装置中に発生している信号形態を示す線図であ
る。 ５……入力端子、６……第１比較器、７……第
２比較器、８……遅延装置、９，１１，１４，１
５……単極スイツチ、１０，１２……コンデン
サ、１３……クロツク同期装置、１７……遅延素
子、１８……出力端子、１９，３７……リミツ
タ、２０……微分回路網、２１……レジスタ、２
２，５１……全波整流器、２３……位相固定ルー
プ、２４……位相検波器、２５，５３……ルー
プ・フイルタ、２６，５４……電圧制御発振器、
２７……（位相固定ループの）出力端子、２８…
…ゲート、２９，４４……分周器、３０……比較
装置、３１……累算器、３３……判定手段、３２
……スレツシヨールド装置、３４，５０……差動
増幅器、３５……単極切換信号、３６……積分
器、３８……ピーク値検出器、３９……ウインド
ウ比較器、４０……第１カウンタ、４０−１，４
０−２……アンド・ゲート、４１……第２カウン
タ、４２……復号化装置、４５……レジスタ、４
５−１，〜４５−６……素子、４６，４７……多
数決装置、４９……遅延装置、５５……装置。

Claims (1)

1. 【特許請求の範囲】 １ 第１、第２、第３および第４の、夫々等しい
   長さの順次のハーフ・ビツト期間から成るデー
   タ・ワードを具える４相コード化データ信号を復
   調するための受信機のクロツク同期方法におい
   て、第１比較値を第１ハーフ・ビツト期間のサン
   プリング値と第３ハーフ・ビツト期間のサンプリ
   ング値との間の差から決定し、第２比較値を第２
   ハーフ・ビツト期間のサンプリング値と第４ハー
   フ・ビツト期間のサンプリング値との間の差から
   決定し、前記第１および第２の比較値を前記デー
   タ・ワードとの補正位相関係に対応した各々の所
   定値と比較し、この各々の所定値と前記第１また
   は第２の比較値のいずれかが異なる場合には補正
   信号を形成しおよびこの補正信号により前記デー
   タ・ワードに関してビツトクロツク信号の位相を
   制御し、このビツトクロツク信号は前記ハーフ・
   ビツト期間との同期において４個のパルスの反復
   的な連続なものを与えることを特徴とするクロツ
   ク同期方法。 ２ ４相コード化信号を復調するために受信機の
   クロツク同期を行わしめるクロツク同期装置は前
   記受信機へ接続するための端子を具えるビツト同
   期装置とワード同期装置とを具えており、該ビツ
   ト同期装置は各ハーフ・ビツト期間に少なくとも
   １個のサンプリングパルスを発生し、さらに前記
   ワード同期装置は第３ビツト期間の信号サンプル
   を第１ビツト期間の信号サンプルと比較すること
   によつて第１比較値を決定しかつ第４ビツト期間
   の信号サンプルおよび第２ビツト期間の信号サン
   プルとから第２比較値を決定するための比較装置
   とを具えており、さらに前記ワード同期装置は入
   力端子が前記比較装置に接続されていて所定値を
   有する比較値からのずれを確認した時前記受信機
   を他のワード位相へ調整するために補正信号を前
   記ビツト同期装置へ供給するための判定手段を具
   えていることを特徴とするクロツク同期装置。 ３ 前記ワード同期装置は第１、第２、第３およ
   び第４の順次のハーフ・ビツト期間のデータ信号
   のシンボル値を記憶するためのストアを具えてお
   り、さらに前記比較装置をワード当たり少なくと
   も１回だけ第１シンボルおよび第２シンボルから
   成る２−レベル信号によつて表される第１および
   第２比較値を決定するために前記ストアの出力端
   子に接続し；さらに前記判定手段は加算装置を具
   えており、該加算装置の入力端子を前記判定手段
   の入力端子へ接続してｎ（ｎ＝２、３、４………
   ｍ）個の連続ワードのシーケンスで決定された比
   較値のシーケンスにおける２種類のシンボルのう
   ちの一方のシンボルの個数を決定するようにな
   し；さらに前記判定手段は前記加算装置に接続さ
   れて前記シンボルの個数を所定のスレツシヨール
   ド値を比較するためのスレツシヨールド装置を具
   えていることを特徴とする特許請求の範囲第２項
   記載のクロツク同期装置。 ４ 前記比較装置はピーク値検出器と該ピーク値
   検出器に接続され第１および第２シンボルから成
   る２−レベル信号によつて表わされる第１および
   第２比較値をワード当り少なくとも１回だけ決定
   するためのウインドウ比較器とを具えており、さ
   らに前記ピーク検出器はデータ信号と遅延装置に
   よつて１ビツト期間だけ遅延されたデータ信号と
   から成る信号を受信するための入力端子を具えて
   おり、さらに前記ウインドウ比較器の出力端子を
   前記判定手段に接続されてあり、さらに該判定手
   段は該判定手段の入力端子に並列に接続されてい
   る第１および第２加算装置を具えており、さらに
   該第１加算装置はｎ（ｎ＝２、３、４………ｍ）
   個の連続ワードにおいて決定される第１比較値の
   シーケースにおいて２種類のシンボルのうちの一
   方のシンボルの個数を決定し、さらに第２加算装
   置は第２比較値のシーケンスにおいて２種類のシ
   ンボルのうちの一方のシンボルの個数を決定し、
   さらに前記判定手段は前記２つの加算装置に接続
   されて加算の２つの結果を復号化しかつこれら結
   果に対応する補正信号によつて正しいワード位相
   に前記受信器を調整するための復号化装置を具え
   ることを特徴とする特許請求の範囲第２項記載の
   クロツク同期装置。 ５ 前記復号化装置は第１および第２スレツシヨ
   ールド装置を具えており、さらに該第１スレツシ
   ヨールド装置を前記第１加算装置に接続させてあ
   り、前記第２スレツシヨールド装置を前記第２加
   算装置に接続させてあり、さらにこれらスレツシ
   ヨールド装置は組み合わさつて補正信号を形成す
   る２−レベル出力信号を生じさせることを特徴と
   する特許請求の範囲第４項記載のクロツク同期装
   置。 ６ ４相コード化データ信号の前に受信機に対し
   判つている同期信号が先行している特許請求の範
   囲第２項記載のクロツク同期装置において前記第
   １および第２比較装置を第１シンボルおよび第２
   シンボルから成る２−レベル信号によつて表わ
   し、さらに前記判定手段は、入力端子が該判定手
   段の入力端子に結合されており、補正信号をビツ
   ト同期装置に供給して前記判つている同期信号に
   関して第１および第２比較値の双方またはいずれ
   か一からのずれが確認された時前記受信機を正し
   いワード位相へ調整するための復号化装置を具え
   ていることを特徴とするクロツク同期装置。 ７ 前記判定手段はレジスタと第１および第２多
   数決装置とを具えており、さらに前記レジスタの
   入力端子を前記判定手段の入力端子に接続されて
   おり、さらに前記レジスタは前記第１比較値のシ
   ンボルを記憶するために各々が好適である少なく
   ともｎ（ｎ＝３、４、５………ｍ）の奇数番目の
   素子を具えており、さらに少なくとも３個の奇数
   番目の素子は前記第１多数決装置に接続させた出
   力端子を具えており、該第１多数決装置の出力端
   子を前記奇数番目の素子に多数記憶されているシ
   ンボルに対応するシンボルを取り出すように前記
   復号化装置の入力端子に接続させてあり、さらに
   前記レジスタは前記第２比較値のシンボルを記憶
   するために各々が好適である少なくともｎ（ｎ＝
   ３、４、５、………ｍ）の偶数番目の素子を具え
   ており、さらに少なくとも３個の偶数番目の素子
   は前記第２多数決装置に接続させた出力端子を具
   えており、該第２多数決装置の出力端子を前記偶
   数番目の素子に多数記憶されているシンボルに対
   応するシンボルを取り出すように前記復号化装置
   の入力端子に接続してあることを特徴とする特許
   請求の範囲第６項記載のクロツク同期装置。 ８ 前記判定手段は全波整流回路を具えており、
   該全波整流回路の入力端子は前記判定手段の入力
   端子であり、さらに位相比較機、ループ・フイル
   タおよび電圧制御発振器の直列回路を具える位相
   固定ループを具えており、前記位相比較器の第１
   入力端子を前記全波整流回路の出力端子に接続さ
   せてありかつ前記位相比較器の第２入力端子を所
   定値を有する比較値を供給するための電圧制御発
   振器の出力端子に接続させてあり、該電圧制御発
   振器の出力信号は補正信号であつて該補正信号は
   ２ビツト期間の接続時間の逆数に一致し適当な位
   相関係にある周波数を有しており、前記出力信号
   をビツト同期装置の一部分を形成する周波数乗算
   装置に供給するようになしたことを特徴とする特
   許請求の範囲第２項記載のクロツク同期装置。