JP2627890B2 - デコード回路 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、マンチェスター符号等の自己同期式の符号
化信号をNRZ符号化信号に変換するデコード回路に関す
る。

（ロ）従来技術とその問題点 一般に、情報を含む信号を符号化してデータ伝送する
場合の符号化方式として、NRZ（Non Return Zero）方式
が通常使用される。このNRZ方式は、第５図（ａ）に示
すように、符号“0"を電圧のローレベルに、符号“1"を
ハイレベルに対応させて伝送するもので、符号化規則が
比較的単純である。しかし、クロック情報を含まないの
で、データ伝送に際しては送信側と受信側との間でビッ
ト同期をとる必要がある。このため、同期回線を別途設
けねばならず、コスト高になる。

これに対して、符号化信号にクロック情報を含ませて
データ伝送を行なういわゆる自己同期式の符号化方式で
は、符号化規則が若干複数になるが、同期回線を省略で
きる利点がある。この符号化方式として、DMI方式、CMI
方式、マンチェスター符号方式等がある。たとえば、マ
ンチェスター符号方式では、第５図（ｂ）に示すよう
に、各ビット長の中間点における立ち上がりを符号
“0"、立ち下がりを符号“1"に対応させる方式であっ
て、各ビット長の中間点にレベルの変化点があるため、
この変化点を捕らえて同期タイミングを抽出することが
できる。

ところで、このような自己同期式の符号化信号を受信
してCPUに取り込むような場合には、これをNRZ方式の符
号化信号に変換することが必要となる。そのため、従来
は、第３図に示すようなデコード回路が使用されてい
る。このデコード回路は、Ｄフリップフロップ50、イク
スクリュシブオアゲート52および単安定マルチバイブレ
ータ54とを備える。

このデコード回路で、マンチェスター符号方式の符号
化信号をNRZ符号化信号に変換するには、第４図のタイ
ミングチャートに示すように、入力された符号化信号ａ
がＤフリップフロップ50とイクスクリュシブオアゲート
52に共通に入力される。ノイズの影響がない場合、イク
スクリュシブオアゲート52の出力は各ビット長の各中間
点での立ち上がり信号ｃとなり、この信号ｃの立ち上が
りエッジを単安定マルチバイブレータ54に対するトリガ
として与える。これに応答して単安定マルチバイブレー
タ54から出力される反転パルスｄをＤフリップフロップ
50に符号化信号のサンプリングパルスとして加える。Ｄ
フリップフロップ50は、サンプリングパルスｄの立ち上
がりエッジごとに符号化信号をサンプリングするので、
Ｄフリップフロップ50からNRZ符号化信号ｂが出力され
る。

ところが、このような従来のデコード回路では、符号
化信号ａにノイズが混入すると、このノイズが単安定マ
ルチバイブレータ54に対してそのままトリガとして入力
されてしまい、サンプリングパルスｄが同期ずれを起こ
す。そして、一旦、サンプリングパルスが同期ずれを起
こすと、以降はそれが回復されないので、Ｄフリップフ
ロップ50からは誤ったデータが出力され続けることにな
る。しかも、データの誤り発生を何等検出することがで
きないので、誤ったデータを真のデータとして分からな
いまま取り込んでしまう。

本発明は、このような事情に鑑みてなされたものであ
って、符号化信号にノイズが混入した場合でも同期ずれ
が起こらないようにし、また、ノイズの混入により信号
が劣化してデコード不良となったビットに対しては、エ
ラー発生が検出できるようにすることを目的とする。

（ハ）問題点を解決するための手段 本発明のデコード回路は、上記の目的を達成するため
に、入力された符号化信号の立ち下がりと立ち上がりの
各変化点を検出するエッジ検出回路と、クロックパルス
を発生するクロック発生器と、このクロック発生器のク
ロックパルスをカウントして符号化信号の伝送速度まで
分周されたカウント出力を前記符号化信号に対するサン
プリングパルスとして与えるとともに、前記エッジ検出
回路から出力されるエッジ検出パルスをクリアパルスと
して入力するカウンタと、このカウンタのカウント出力
に基づいて前記符号化信号の符号化規則に従う一定のタ
イミングで前記エッジ検出回路からカウンタに加わるエ
ッジ検出パルスに対してゲートを開くゲート回路とを備
えている。

（ニ）作用 上記の構成によれば、クロック発生器からは一定周波
数のクロックパルスが発生されるので、カウンタがこの
クロックパルスをカウントし、このクロックパルスが符
号化信号の伝送速度まで分周されたカウント出力を符号
化信号に対するサンプリングパルスとして与える。した
がって、符号化信号のサンプリングは、一定のクロック
パルスに従って行なわれるのでノイズが混入しても同期
ずれは起こらない。

一方、エッジ検出回路は、ノイズ混入の有無にかかわ
らず入力された符号化信号に立ち下がりあるいは立ち上
がりの変化点があればこれを検出し、各変化点ごとにエ
ッジ検出パルスを出力する。そして、このエッジ検出パ
ルスがゲート回路に入力される。また、カウンタからの
カウント出力はゲート回路に加わるので、ゲート回路が
符号化信号の符号化規則に従う一定のタイミングでエッ
ジ検出パルスに対してゲートを開く。このため、ノイズ
混入に起因してエッジ検出パルスが発生した場合、この
エッジ検出パルスの出力タイミングは符号化規則に従わ
ないのでこのゲート回路で除かれ、符号化規則に従がう
タイミングで出力されるエッジ検出パルスのみがゲート
回路を通過する。そして、ゲート回路を通過したエッジ
検出パルスがカウンタに対してクリアパルスとして加わ
る。したがって、ノイズ混入がない場合には、各ビット
長に対応する単位時間ごとにカウンタがクリアされる
が、ノイズの影響を受けて本来各ビットの符号化規則に
従う所定の位置にあるべき変化点が欠落した場合には、
エッジ検出パルスが得られないので、カウンタはクリア
されずカウントアップする。したがって、このカウント
アップ信号によりエラー発生が検出される。

（ホ）実施例 第１図は、本発明の実施例に係るデコード回路のブロ
ック図である。なお、この実施例ではマンチェスター符
号方式に従う符号化信号をNRZ符号化信号に変換するデ
コード回路について説明する。

同図において、１はデコード回路の全体を示し、２は
入力された符号化信号に含まれる高周波成分を除くロー
パスフィルタ、４は符号化信号をサンプリングするため
のＤフリップフロップ、６はローパスフィルタ２を通過
した符号化信号の立ち下がりと立ち上がりの各変化点を
検出するエッジ検出回路、８は一定周波数（本例ではボ
ーレートの８倍）のクロックパルスを発生するクロック
発生器である。

10はクロック発生器８のクロックパルスをカウントし
て符号化信号の伝送速度まで分周されたカウント出力を
Ｄフリップフロップ４に対して符号化信号のサンプリン
グパルスとして与えるとともに、エッジ検出回路６から
出力されるエッジ検出パルスをクリアパルスとして入力
するカウンタである。すなわち、このカウンタ10は、本
例では下位桁から上位桁に向かって順次Qa、Qb、Qc、Qd
の各出力端子をもつ４ビットカウンタで構成されてお
り、Qb端子がインバータ12を介してアンドゲート14の一
方の入力端子に、Qc端子がアンドゲート14の他方の入力
端子とＤフリップフロップ４のサンプリングパルスの入
力端子にそれぞれ接続されている。

16はカウンタ10のカウント出力に基づいて符号化信号
の符号化規則に従う一定のタイミングで入力されるエッ
ジ検出パルスに対してゲートを開くゲート回路（アンド
ゲート）である。そして、このゲート回路16の一方の入
力部にエッジ検出回路６が、同回路16の他方の入力部に
遅延回路28を介してアンドゲート14がそれぞれ接続さ
れ、さらに、ゲート回路16の出力部がカウンタ10のリセ
ット端子Ｒに接続されている。

次に、上記構成のデコード回路１の動作について、第
２図に示すタイミングチャートを参照して説明する。

入力されたマンチェスター符号方式の符号化信号ａ
は、まず、ローパスフィルタ２で高周波成分が除去さ
れ、その信号ｂがＤフリップフロップ４とエッジ検出回
路６にそれぞれ入力される。

また、クロック発生器８からは一定周波数（ボーレー
トの８倍）のクロックパルスが発生され、そのクロック
パルスがカウンタ10に与えられる。これにより、カウン
タ10のQc端子からは符号化信号ａのボーレートに対応す
るパルスｇが出力される。そして、この出力パルスｇが
Ｄフリップフロップ４に対して符号化信号ｂのサンプリ
ングパルスとして与えられる。Ｄフリップフロップ４
は、サンプリングパルスｇの立ち下がりエッジごとに符
号化信号ｂをサンプリングするので、Ｄフリップフロッ
プ４の反転出力端子からはNRZにデコードされた符号
化信号ｈが出力される。

この場合、符号化信号ｂのサンプリングは、クロック
発生器８に基づくカウント出力ｇにより行なわれるの
で、入力される符号化信号ａにノイズが混入していた場
合でもその影響は受けず、したがって、同期ずれは起こ
らない。

一方、エッジ検出回路６は、ローパスフィルタ２を通
過した符号化信号ｂに立ち下がりと立ち上がりの変化点
があればそれを検出し、各変化点ごとにエッジ検出パル
スｃを出力する。符号化信号ｂにノイズが混入していな
い場合は、、符号化規則に従う限り各ビットの中間点あ
るいはビットの境目にレベルの変化点があるので、これ
らの各変化点ごとにエッジ検出パルスｃが存在する。ノ
イズが混入した場合には、上記の位置以外にもエッジ検
出パルスｃが存在する。そして、これらのエッジ検出パ
ルスｃがゲート回路16の一方の入力端子に加わえられ
る。

また、カウンタ10のQb端子からの出力パルスはインバ
ータ12で反転され、その反転出力ｆがアンドゲート14の
一方の入力端子に加わる。また、カウンタ10のQc端子か
らの出力パルスｇもアンドゲート14の他方の入力端子に
加わる。そして、アンドゲート14の論理和出力が遅延回
路18で一定時間遅延される。この遅延回路18により、遅
延パルスｄの出力タイミングが符号化信号ａの各ビット
長の中間点でのレベル変化点を含むように調整される。
そして、この遅延パルスｄがゲート回路16の他方の入力
端子にゲートパルスとして入力される。したがって、ゲ
ート回路16は、符号化信号ａのレベル変化点が存在する
中間点を含むタイミングでゲートを開く。

符号化信号ａにノイズが混入している場合、エッジ検
出回路６からはこのノイズに起因したエッジ検出パルス
ｃが出力されるが、このようなエッジ検出パルスｃはゲ
ートパルスｄの出力タイミングにほとんどの場合一致し
ないので、ゲート回路16で除かれる。これに対して、符
号化規則に従がうビット長の中間点に対応するエッジ検
出パルスｅのみがゲート回路16を通過し、このエッジ検
出パルスｅがカウンタ10にクリアパルスとして加わる。

こうして、ノイズ混入がない場合には各ビット長ごと
にカウンタ10がクリアされるため、カウンタ10の最上位
桁のQd端子からは何等信号が出力されない。ところが、
ノイズの影響を受けて本来各ビットの符号化規則に従う
べきビット長の中間点においてレベル変化点が欠落した
場合には、それに対応するエッジ検出パルスｃが得られ
ないのでカウンタ10は１ビット長の時間が経過してもク
リアされず、その結果、Qd端子からカウントアップ信号
ｉが出力される。そして、このカウントアップ信号ｉを
エラー発生検出用として利用すれば、CPUにデータを取
り込む際にエラー発生のあったビットを無効にして正常
なデータのみを処理することができる。

なお、この実施例では、マンチェスター符号方式の符
号化信号をデコードする場合について説明したが、これ
に限定されるものではなく、DMI方式、CMI方式等の各自
己同期式の符号化信号に対して本発明を適用することが
できる。

（ヘ）効果 本発明によれば、符号化信号にノイズが混入した場合
でも同期ずれが起こらない。また、ノイズの混入により
信号が劣化してデコード不良となったビットに対しては
エラー発生を検出できる。このため、エラー発生がある
ビットを無効にして正常なデータのみを取り込むことが
できるようになる。

【図面の簡単な説明】

第１図は本発明の実施例を示すデコード回路のブロック
図、第２図は同回路の動作説明に供するタイミングチャ
ート、第３図は従来のデコード回路のブロック図、第４
図は従来の同回路の動作説明に供するタイミングチャー
ト、第５図は自己同期式の符号化信号の説明図である。 １……デコード回路、６……エッジ検出回路、８……ク
ロック発生器、10……カウンタ、16……ゲート回路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−121617（ＪＰ，Ａ) 特開 昭61−121618（ＪＰ，Ａ) 特開 昭61−152139（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マンチェスター符号等の自己同期式の符号
   化信号をNRZ符号化信号に変換するデコード回路であっ
   て、 入力された符号化信号の立ち下がりと立ち上がりの各変
   化点を検出するエッジ検出回路と、 クロックパルスを発生するクロック発生器と、 このクロック発生器のクロックパルスをカウントして符
   号化信号の伝送速度まで分周されたカウント出力を前記
   符号化信号に対するサンプリングパルスとして与えると
   ともに、前記エッジ検出回路から出力されるエッジ検出
   パルスをクリアパルスとして入力するカウンタと、 このカウンタのカウント出力に基づいて前記符号化信号
   の符号化規則に従う一定のタイミングで前記エッジ検出
   回路からカウンタに加わるエッジ検出パルスに対してゲ
   ートを開くゲート回路と、 を備えることを特徴とするデコード回路。