KR950003660B1 - 디지탈 전화기에 있어서 비동기데이타 전송회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 전화기에 있어서 비동기데이타 전송회로

제1도는 본 발명에 따른 블럭도.

제2도는 제1도의 구체회로도.

제3도는 제2도의 동작 파형도.

제4도는 제2도의 데이타 검출부(40)의 출력 파형도.

본 발명은 디지탈 전화기에 있어서 비동기 데이타 전송 회로에 관한 것으로, 특히 2.4Kbps 비동기데이타 전송방식에서 RMVD(Running Majority Voting Dection)를 채택하여 데이타의 복구 능력을 향상시킬 수 있는 비동기 데이타 전송회로에 관한 것이다.

기존의 2.4Kbps 비동기 데이타 전송시 RS-232C의 규정에 따라 전송되며, 이는 시작-정지(Start-Stop) 방식으로 데이타를 전송하며, 각 비트의 중앙에서 싱글 샘플에 의해 데이타를 수신한다. 이는 채널 에러가 비트 에러 레이트와 동일함을 나타낸다. 이로 인하여 채널 에러의 복원 능력이 없다.

상기 스타트-스톱(start-stop) 방식은 스타트 비트를 시작으로 한후 전송 데이타를 전송하고, 스톱 피트를 마지막으로 하는 데이타 포멧을 가진다.

동기 프레임 방식은 오프닝(Openning) 동기 프레임을 시작으로 하여 전송할 데이타를 전송한후 클로스(Closs) 동기 프레임을 마지막으로 한 프레임의 데이타를 전송하는 프레임 구조를 가진다. 그리고 상기 스타트 스톱 및 동기 프레임 방식에서 데이타 수신시 각 비트의 중앙부분에서 일어나는 수신클럭에 의해 데이타 수신이 이루어진다. 상기와 같은 데이타 수신은 수신 데이타의 중앙에서 수신 클럭에 의해 한번의 샘플로 데이타를 수신하므로 전송채널상에서 에러가 발생시 그대로 나타난다. 즉, 채널의 에러율이 수신 데이타의 BER(Bit Error Rate)와 같게 나타나므로 데이타 복원 능력이 전혀 없음을 알 수 있다.

따라서 본 발명의 목적은 비동기 2.4kbps 데이타가 비교적 채널에러가 많은 32kbps 채널상으로 멀티샘플링되어 전송될때, 멀티 샘플링된 데이타중 반 이하의 데이타 에러시 2.4Kbps 데이타 복구 능력을 갖는 회로를 제공함에 있다.

본 발명의 다른 목적은 비트 에러율이 1/2이하인 경우 데이타 복원 능력을 갖는 회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 즉, 2.4Kbps는 32KHZ 채널상에 13개 내지 14개의 채널로 멀티샘플링되어 수신되므로 임계값을 반인 "7"로 정하면 다수결 카운터에서 카운트된 값이 "7"이상이면 최종 출력을 발생하는 데이타 검출부에서 2.4Kbps의 "하이"가 된다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 블럭도로서 입력단(In)으로 3.2Kbps 멀티 샘플된 2.4Kbps 수신 데이타[제3도의 (3a)파형]를 받아 2.4Kbps 데이타 시작점에서 리세트 펄스[제3도의 (3h)]를 발생하도록 에지를 검출하는 에지 검출부(10)와, 상기 입력단(In)의 2.4Kbps가 멀티 샘플된 32Kbps의 데이타의 형태로 수신될때 2.4KHz 주기동안 32Kbps 데이타의 "하이"상태를 체크하여 임계치 이상("7"이상)이만 "하이", 작으면("7"미만) "로우"로 출력하는 RMVD처리부(20)와, 상기 에지 검출부(10)에서 발생하는 리세트 신호에 따라 이 신호와 동기가 일치되는 2.4KHz의 클럭과 32KHz 클럭을 발생시키는 클럭 복구회로(30)과, 상기 클럭 복구회로(30)의 2.4KHz의 클럭을 받아 상기 RMVD처리부(20)의 출력신호로 부터 2.4Kbps의 데이타를 복구하는 데이타 검출부(40)로 구성된다.

제2도는 제1도의 구체회로도로서, 에지검출부(10)는 2.4KHz마다 수신되는 데이타의 시작점에지를 검출토록 되어 있다[제3도의 (3h)]. RMVD처리부(20)는 상기 에지검출부(10)의 출력에 의해 리세트된 상기 클럭복구회로(30)의 제2분주기(301)가 32KHZ 출력을 채널동기 클럭[제3도의 (3d)파형]으로 하여 입력단(In)의 데이타중 "하이"부분을 카운트하는 다수결 카운터(202)와, 소정의 임계값("7")을 발생하는 임계값 설정회로(203)와, 상기 다수결 카운터(202)와 임계값 설정회로(203)의 출력을 비교하여 일정 비트 이상의 "하이" 상태를 검출하는 비교기(204)로 구성된다.

상기 클럭 복구회로(30)는 8MHz를 발진하는 발진기(303)와, 상기 에지검출부(10)의 출력에 따라 리세팅되어 상기 발진기(303)의 8MHz의 출력을 분주하여 2.4KHz를 발생하는 제1분주기(302)와, 상기 발진기(303)의 출력을 분주하여 상기 다수결 카운터(202)에 제공되어 32KHz를 발생하는 제2분주기(301)로 구성된다.

데이타 검출부(40)는 상기 제1분주기(302)의 2.4KHz를 클럭으로 하여 상기 비교기(204)의 출력을 래치하여 2.4Kbps 데이타를 출력하는 디플립플롭으로 구성되어 있다.

제3도는 본 발명에 따른 제2도의 동작 파형도로서, 제(3a)도는 채널 에러가 없는 경우를 도시한 예이고, 제(3b)도는 채널 에러가 포함된 수신 데이타의 RMVD예이다. 제(3a)도의 (3a)는 2.4K 송신 데이타 예이고, (3b)는 32K 멀티 샘플링 클럭이며, (3c)는 32Kbps 멀티 샘플된 송신 데이타 예이고, (3d)는 32KHz 복구 클럭 파형이며, (3e)는 비교기(204)의 출력신호이고, (3f)는 RMVD 검출 신호이며, (3g)는 RMVD 출력 신호이고, (3h)는 리세트 신호 파형이다. 제(3b)도의 (3i)는 에러가 포함된 수신데이타 예이고, (3j)는 32KHz 복구 클럭이며, (3k)는 임계값 검출 신호이고, (31)는 RMVD 검출신호이며, (3m)는 RMVD 출력 파형이고, (3n)은 리세트파형이다.

따라서 본 발명의 구체적 일실시예를 제1도-제3도를 참조하여 상세히 기술하면, 입력단(In)의 (3a)와 같은 수신 데이타로부터 에지 검출부(10)는 2.4KHz마다 에지가 발생시마다 에지를 찾아내어 리세트신호를 발생시킨다. 제3도(3i)와 같이 "하이"나 "로우"가 연속되어 들어올때는 에지가 검출되지 않는다. 또 (3i)와 같이 채널 에러비트가 2.4Kbps에 멀티플렉싱 되어 들어올때 중간에서 에러가 나는 데이타 에지는 검출되지 않는다. 이때 에지 검출부(10)로부터 발생되는 리세트신호는 2.4KHz를 발생하는 제1분주기(302)와, 32KHz를 발생하는 제2분주기(301)에 가해져 상기 제1분주기(302)에서 발생되는 2.4KHz로부터 에지 검출부(10)에서 발생하는 리세트펄스에 의해 수신 데이타와 동기가 일치하는 클럭을 발생토록한다. 제1분주기(302)는 3333분주로 2.4KHz가 발생되고, 제2분주기(301)는 250분주로 32KHZ가 발생된다.

상기 입력단(In)의 수신 데이타는 다수결 카운터(202)에 입력되어 제2분주기(301)에서 발생된 32KHZ 출력이 다수결 카운터(202)에 입력되어 수신 데이타의 "하이"데이타가 몇개인지를 카운트하여 그값을 비교기(204)의 "A"값으로 입력되고, 임계값 설정회로(203)의 출력[비교기(204)의 "B"임계값 "7"과 비교기(204)에서 비교한다. 이때 다수결 카운터(202)의 카운트 값이 크면 즉, "7"이상이면 "하이"출력[제3도의 (3e)파형]이 나와 데이타 검출부(40)로 수신되어 제1분주기(302)의 출력에 의해 2.4Kbps의 데이타[제3도의 (3g)파형]가 출력단(out)으로 발생한다.

즉, 본 발명은 2.4Kbps의 전송 데이타를 32Kbps의 채널 속도로 맞추기 위하여 멀티 샘플링을 하게 되는데, 이는 정수배가 되지 못하므로 2.4Kbps의 각 비트는 32K비트로 13개 또는 14개의 형태로 멀티 샘플링 되어 제3도의 (3c)파형으로 나타난다.

본 발명은 2.4Kbps가 32Kbps로 멀티 샘플링되어 13비트 또는 14비트로 전송되어온 데이타를 런닝(Running) 다수결 보팅(Majority Voting)으로 에러를 복원하도록 하기 위함이다. 그리고 제2도의 입력단(In)으로 멀티 샘플된 수신 데이타는 제3도의 (3a)와 같이 2.4K 송인 데이타를 (3b)와 같은 32K멀티 샘플링 클럭으로 오버 샘플링된 (3c)와 같은 데이타 파형으로 된다. 이 파형이 전송 라인인 채널을 거쳐서 수신되면 제2도의 에지 검출부(10)와 RMVD처리부(20)의 다수결 카운터(202)로 입력된다.

제3도(3c)와 같은 파형으로 제2도의 에지 검출부(10)로 수신되어 데이타의 시작점에서 리세트신호를 발생하여 제3도의 (3h)와 같이 제2도의 클럭 복구회로(30)의 제1,2분주기(302,301)를 리세트시키고, RMVD처리부(20)의 다수결 카운터(202)를 리세트하며, 이때 상기 제1,2분주회로(301,302)에서 수신 데이타와 동기가 일치하는 클럭을 발생한다. 한편, RMVD처리부(20)에서는 RMVD출력[제3도의 (3h)파형에 의해 3(e)파형으로]을 클리어시킨다.

즉, 클럭 복구회로(30) 리세트 신호(RESET)를 받아서 이 신호와 동기가 일치하는 2.4K 클럭과 32K 클럭을 발생시키고, RMVD처리부(20)는 출력값을 리세트시켜서 데이타의 시작점에서 다시 임계값이 검출되는지를 체크한다.

제2도의 RMVD처리부(20)는 입력단(In)으로 수신 데이타를 수신하며 멀티 샘플된 데이타[제3도의 (3c)파형]의 논리 "하이"부분이 32Kbps로 몇개나 수신되는지를 체킹한다.

즉, 임계값 설정회로(203)의 임계값이 7이 되는데, 이는 13개 또는 14개로 멀티 샘플되는 중간값으로 결정되며, 제3도의 임계값 검출 신호인 비교기(204)의 (3e)파형은 (3h)파형인 리세트 신호로부터 논리 "하이"가 7개 이상이되면 임계값이 비교기(204)에서 검출되어 "하이"로 지속된다.

상기 비교기(204)의 출력신호가 "하이"로 되면 RMVD 검출신호인 (3f)파형에 의해 (3g)와 같은 파형이 RMVD검출부[비교기(204)의 출력](20)로부터 출력되고, 리세트 신호(3h)에 의해 임계값 검출 신호는 논리 "로우"로 클리어된다.

상기 RMVD처리부(20)의 출력이 제4도(4a)와 같을 경우 (4b)와 같이 클럭 복구회로(30)의 제1분주기(302)에서 발생되는 2.4KHz의 신호에 따라 데이타 검출부(40)인 디플립플롭에서 래치하면 (4c)와 같이 2.4Kbps 데이타가 검출된다.

상술한 바와 같이 채널 코딩을 하지 않는 전송에서 단지 클럭섬(check sum)에 의하여 에러시 재전송을 요구한다. 본 발명에서는 저속(Low speed) 즉 2.4Kbps의 데이타를 채널 속도인 32Kbps로 전송할때 멀티샘플링으로 보내진 2.4Kbps 데이타를 수신측에 런닝 다수결 보팅 검출에 의해 에러 보정 능력을 갖도록 한다. 즉, 채널 비트 에러율(Bit Error Rate)이 열악한 전송 채널 상태에서 BER이 1/2이하일때 에러 보정 능력을 갖기 때문에 전송 시스템의 신뢰도를 극도로 향상시킬 수 있다.

Claims (1)

1. 디지탈 전화기의 비동기 데이타 전송 회로에 있어서, 입력단(In)으로 3.2Kbps 멀티 샘플된 2.4Kbps 수신 데이타를 받아 2.4Kbps 데이타 시작점에서 리세트펄스를 발생하도록 에지를 검출하는 에지 검출부(10)와, 상기 에지검출부(10)의 출력에 의해 리세트되고 32KHZ를 채널동기 클럭으로 하여 입력단(In)의 데이타중 "하이"부분을 카운트하는 다수결 카운터(202)와, 소정의 임계값("7")을 발생하는 임계값 설정회로(203)와, 상기 다수결 카운터(202)와 임계값 설정회로(203)의 출력을 비교하여 일정 비트 이상의 "하이"상태를 검출하는 비교기(204)와, 8MHz를 발진하는 발진기(303)와, 상기 에지검출부(10)의 출력에 따라 리세팅되어 상기 발진기(303)의 8MHz의 출력을 분주하여 2.4KHz를 발생하는 제1분주기(302)와, 상기 발진기(303)의 출력을 분주하여 상기 다수결 카운터(202)에 제공되어 32KHz를 발생하는 제2분주기(301)와, 상기 제1분주기(302)의 2.4KHz를 클럭으로 하여 상기 비교기(204)의 출력을 래치하여 2.4Kbps 데이타를 출력하는 디플립플롭(40)으로 구성됨을 특징으로 하는 디지탈 전화기에 있어서 비동기 데이타 전송회로.