JP7374639B2 - 光電変換装置及び撮像システム - Google Patents

Description

本発明は、光電変換装置及び撮像システムに関する。

ＡＤ（アナログ・デジタル）変換回路を内蔵したＣＭＯＳイメージセンサ等の光電変換装置は、デジタルカメラの画像入力機器等として利用されている。光電変換装置に内蔵されるＡＤ変換回路としては、列毎の画素信号と共通の参照信号（ランプ信号）とを比較処理することでデジタルデータを得るものがある。特許文献１には、ランプ信号を用いるＡＤ変換回路において、ランプ信号の傾きを変えることによってＡＤ変換ゲインを切り替える場合に、ランプ信号の傾きに依存しないノイズに起因する横線状のノイズを抑制するための技術が開示されている。

また、近年では光電変換装置の更なる高画質化が望まれており、画素信号に重畳するノイズ成分を可能な限り抑制することが求められている。画素信号に重畳するノイズ成分の１つとして、グラウンド配線に生じる磁気ノイズが挙げられる。特許文献２には、参照信号をホールドする容量のグラウンド電極を画素グラウンド配線に接続することによってグラウンド配線に生じる磁気ノイズの影響を抑制する技術が開示されている。

特開２０１３－０３０９９７号公報 特開２０１７－０５５０９９号公報

しかしながら、特許文献１に記載の技術では、グラウンド配線に生じる磁気ノイズの影響は考慮されていなかった。そのため、画素グラウンド配線に磁気ノイズが重畳した場合に、ＡＤ変換回路を構成する比較器の出力にノイズとして現れることがあった。また、特許文献２においては、ランプ信号を用いるＡＤ変換回路における磁気ノイズの影響について考慮されていなかった。

本発明の目的は、参照信号生成回路に起因する横線状のノイズを抑制しつつ、グラウンド配線に重畳する磁気ノイズの影響を低減しうる光電変換装置を提供することにある。

本発明の一観点によれば、画素ウェル領域と周辺ウェル領域とを含む半導体基板と、前記画素ウェル領域の上に配された画素グラウンド配線と、前記画素グラウンド配線と前記画素ウェル領域とを接続する画素ウェルコンタクトと、前記画素ウェル領域に複数の列をなすように配置され、各々が入射光の光量に応じた画素信号を出力する複数の画素と、所定の振幅を有する参照信号を生成する参照信号生成回路と、前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の比較部と、を有し、前記複数の比較部の各々は、前記画素信号を受ける第１入力ノードと、前記参照信号を受ける第２入力ノードと、を有する比較器と、前記参照信号生成回路と前記第２入力ノードとを接続する第１容量部と、前記第２入力ノードと前記画素グラウンド配線とを接続する第２容量部と、を有し、前記画素グラウンド配線は、前記周辺ウェル領域の上に延在しており、前記周辺ウェル領域と重なる領域において、前記第２容量部に接続されている光電変換装置が提供される。

本発明によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、グラウンド配線に重畳する磁気ノイズの影響を低減することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置における比較部の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置の動作を説明するタイミングチャートである。 本発明の第１実施形態による光電変換装置におけるグラウンド配線の配置例を示す概略図である。 本発明の第１実施形態による光電変換装置におけるグラウンドループの等価回路を模式的に示す図である。 本発明の第２実施形態による光電変換装置における比較部の構成例を示す回路図である。 本発明の第２実施形態による光電変換装置におけるグラウンドループの等価回路を模式的に示す図である。 本発明の第２実施形態による光電変換装置の動作を説明するタイミングチャートである。 本発明の第３実施形態による光電変換装置におけるグラウンド配線の配置例を示す概略図である。 本発明の第４実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第５実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図６を用いて説明する。

はじめに、本実施形態による光電変換装置の概略構成について、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置における比較部の構成例を示す回路図である。

本実施形態による光電変換装置１００は、図１に示すように、画素部１０と、周辺回路部２０と、を有する。周辺回路部２０は、垂直走査回路３０と、比較回路４０と、参照信号生成回路４６と、記憶回路５０と、カウンタ回路５８と、水平走査回路６０と、信号処理回路７０と、制御回路８０と、を有する。

画素部１０には、複数の行及び複数の列をなすようにマトリクス状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素部１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素部１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路３０に接続されている。

画素部１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６は、比較回路４０に接続されている。

垂直走査回路３０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイの各行に設けられた制御線１４を介して画素１２に供給する制御回路部である。垂直走査回路３０は、シフトレジスタやアドレスデコーダを用いて構成することができる。垂直走査回路３０は、制御線１４を介して供給する制御信号によって画素部１０の画素１２を行単位で駆動する。行単位で画素１２から読み出された信号は、画素アレイの各列に設けられた出力線１６を介して比較回路４０に入力される。

比較回路４０は、画素部１０の画素アレイの各列に対応して設けられた複数の比較部４２を有する。各列の比較部４２は、対応する列の画素１２から出力線１６を介して読み出された画素信号のレベルと参照信号生成回路４６から出力される参照信号とを比較し、比較の結果に応じた信号を記憶回路５０に出力する。具体的には、比較部４２は、画素信号の大きさと参照信号の大きさとを比較し、これら信号の大小関係が反転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。

参照信号生成回路４６は、参照信号線４８を介して各列の比較部４２に接続されている。参照信号生成回路４６は、参照信号線４８を介して各列の比較部４２に所定の振幅を有する参照信号を出力する。参照信号線４８は、参照信号生成回路４６から出力された参照信号を伝達する。参照信号は、例えば時間の経過にともなって信号レベル（信号の大きさ）が変化する信号であり得る。参照信号は、典型的にはランプ信号である。ランプ信号とは、時間の経過にともなって信号レベルが単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調減少し或いは単調増加する信号である。

記憶回路５０は、画素部１０の画素アレイの各列に対応して設けられた複数の記憶部５２を有する。各列の記憶部５２は、対応する列の比較部４２の出力信号の信号レベルが反転したタイミングにおいてカウンタ回路５８から出力されているカウント信号で示されるカウント値をデジタルデータとして記憶する。各列の記憶部５２が記憶するデジタルデータには、画素信号の基準信号Ｎと有効信号Ｓとの２種類のデータを含み得る。

カウンタ回路５８は、各列の記憶部５２に接続されている。カウンタ回路５８は、参照信号生成回路４６から出力される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始し、そのカウント値を示すカウント信号を各列の記憶部５２へと出力する。

このように、比較回路４０及び記憶回路５０は、画素１２から出力される画素信号をアナログ信号からデジタル信号へとアナログ・デジタル変換するＡＤ変換回路を構成する。

水平走査回路６０は、記憶回路５０に記憶されたデジタルデータを列毎に順次、信号処理回路７０に転送するための制御信号を記憶回路５０に供給する回路部である。水平走査回路６０は、シフトレジスタやアドレスデコーダを用いて構成することができる。

信号処理回路７０は、バッファアンプや差動増幅器などから構成され、水平走査回路６０によって選択された列の信号に対して所定の信号処理を実行する回路部である。信号処理回路７０が行う信号処理としては、増幅処理や、デジタル相関二重サンプリング（ＣＤＳ）処理などが挙げられる。デジタルＣＤＳ処理は、記憶回路５０が画素信号として基準信号Ｎと有効信号Ｓとの２種類のデジタルデータを記憶している場合に、（Ｓ－Ｎ）の差分処理を行う信号処理である。

制御回路８０は、垂直走査回路３０、比較回路４０、参照信号生成回路４６、記憶回路５０、カウンタ回路５８、水平走査回路６０に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路３０、比較回路４０、参照信号生成回路４６、記憶回路５０、カウンタ回路５８、水平走査回路６０に供給する制御信号の一部又は総ては、光電変換装置１００の外部から供給してもよい。

画素部１０を構成する複数の画素１２の各々は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とにより構成され得る。

光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン）部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。

リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電圧ＶＤＤが供給される電源ノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。出力線１６は、電流源１８に接続されている。

図２に示す画素構成の場合、画素部１０に配された各行の制御線１４は、転送ゲート信号線と、リセット信号線と、選択信号線と、を含む。転送ゲート信号線は、対応する行に属する画素１２の転送トランジスタＭ１のゲートに接続される。リセット信号線は、対応する行に属する画素１２のリセットトランジスタＭ２のゲートに接続される。選択信号線は、対応する行に属する画素１２の選択トランジスタＭ４のゲートに接続される。

転送ゲート信号線には、垂直走査回路３０から、転送トランジスタＭ１を制御するための制御信号ΦＴＸが出力される。リセット信号線には、垂直走査回路３０から、リセットトランジスタＭ２を制御するための制御信号ΦＲＥＳが出力される。選択信号線には、垂直走査回路３０から、選択トランジスタＭ４を制御するための制御信号ΦＳＥＬが出力される。同一行の画素１２に対しては、共通の制御信号が垂直走査回路３０から供給される。各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路３０からハイレベルの制御信号が供給されると対応するトランジスタがオンとなり、垂直走査回路３０からローレベルの制御信号が供給されると対応するトランジスタがオフとなる。

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。浮遊拡散部ＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電圧に応じた信号を、選択トランジスタＭ４を介して出力線１６に出力する。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電圧ＶＤＤに応じた電圧にリセットする。

比較回路４０の各列の比較部４２は、例えば図３に示すように、差動入力型の比較器４４と、容量Ｃ０，Ｃ１，Ｃ２，Ｃ３と、スイッチＳＷ１，ＳＷ２と、により構成され得る。

比較器４４は、２つの入力ノードと１つの出力ノードとを有する。比較器４４の一方の入力ノードは、容量Ｃ０を介して対応する列の出力線１６に接続されている。比較器４４の他方の入力ノードは、容量Ｃ１を介して参照信号線４８に接続されている。比較器４４の出力端子は、対応する列の記憶部５２に接続されている。また、比較器４４の他方の入力ノードと接地ノードとの間には、容量Ｃ２とスイッチＳＷ１とが直列に接続された直列接続体と、容量Ｃ３とスイッチＳＷ２とが直列に接続された直列接続体とが、並列に接続されている。スイッチＳＷ１，ＳＷ２の制御ノードは、制御回路８０に接続されている。なお、スイッチＳＷ１，ＳＷ２と接地ノードとを接続する配線は、後述する画素グラウンド配線２２である。

スイッチＳＷ１，ＳＷ２は、制御回路８０からの制御信号により接続状態（導通／非導通）が制御され、比較器４４の入力ノードと接地ノードとの間を接続する容量素子を切り替える。すなわち、容量Ｃ２，Ｃ３及びスイッチＳＷ１，ＳＷ２は、比較器４４の入力ノードと接地ノードとの間の容量値を規定する容量部を構成する。これにより、参照信号生成回路４６から供給される参照信号は、容量Ｃ１により構成される容量部と、容量Ｃ２，Ｃ３及びスイッチＳＷ１，ＳＷ２により構成される容量部とによる容量分割によって、振幅が変化する。

すなわち、容量Ｃ１，Ｃ２，Ｃ３及びスイッチＳＷ１，ＳＷ２は、参照信号生成回路４６から供給される参照信号の振幅を変化するための参照信号振幅変換回路を構成する。これにより、参照信号生成回路４６から供給される参照信号は、この参照信号振幅変換回路により所定の振幅に制御された後に比較器４４へと入力される。

参照信号線４８から参照信号振幅変換回路を介して比較器４４に入力される参照信号の振幅は、容量Ｃ１，Ｃ２，Ｃ３の容量値の比が１：１：２であると仮定すると、例えば以下の式（１）～式（３）のように表すことができる。ここで、振幅ＶＲＭＰは、参照信号生成回路４６から出力される参照信号の振幅である。振幅ＲＭＰＤは、スイッチＳＷ１，ＳＷ２がともにオフのとき（ゲイン１倍設定時）に比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＥは、スイッチＳＷ１がオンでありスイッチＳＷ２がオフのとき（ゲイン２倍設定時）に比較器４４に入力される参照信号の振幅である。振幅ＲＭＰＦは、スイッチＳＷ１，ＳＷ２がともにオンのとき（ゲイン４倍設定時）に比較器４４に入力される参照信号の振幅である。なお、以下の式においては説明を簡略化するため、各端子の寄生容量は省略している。
ＲＭＰＤ＝ＶＲＭＰ×（１） …（１）
ＲＭＰＥ＝ＶＲＭＰ×（１／２） …（２）
ＲＭＰＦ＝ＶＲＭＰ×（１／４） …（３）

次に、本実施形態による光電変換装置の動作について、図４を用いて説明する。図４は、本実施形態による光電変換装置の動作を説明するタイミングチャートである。図４には、画素部１０を構成する複数の画素行のうちの１行分の画素１２の動作と比較回路４０の動作とを示している。なお、図４では図示を省略しているが、画素信号が読み出される行に対応する制御信号ΦＳＥＬは、図示する期間の間、ハイレベルに維持されているものとする。

まず、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがハイレベルからローレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオフになる。これにより、浮遊拡散部ＦＤは電圧ＶＤＤに応じたリセット電位となり、出力線１６には当該リセット電位に応じたリセット信号（以下、「Ｎ信号」と呼ぶ）が出力される。

続く期間Ｔ１では、出力線１６に出力されたＮ信号に対して第１のＡＤ変換処理が行われる。比較器４４は、Ｎ信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰとＮ信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ１の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第１のデジタルデータとして記憶する。

第１のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＴＸがローレベルからハイレベルに制御され、当該画素行に属する画素１２の転送トランジスタＭ１がオンになる。これにより、光電変換部ＰＤに蓄積されていた電荷が浮遊拡散部ＦＤに転送され、出力線１６の電位が、光電変換部ＰＤから浮遊拡散部ＦＤへと転送された電荷の量に応じた電位に変化する。このとき、出力線１６には、Ｎ信号と光電変換部ＰＤで生成された電荷の量に応じた信号との和に相当する信号が現れる。以下、この信号を「（Ｓ＋Ｎ）信号」と呼ぶものとする。

続く期間Ｔ２では、出力線に出力された（Ｓ＋Ｎ）信号に対して第２のＡＤ変換処理が行われる。比較器４４は、（Ｓ＋Ｎ）信号の大きさとランプ信号ＲＡＭＰの大きさとを比較し、ランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転したときに出力をハイレベルからローレベルへと、或いは、ローレベルからハイレベルへと遷移する。カウンタ回路５８は、ランプ信号ＲＡＭＰの信号レベルの変化の開始（期間Ｔ２の始期）からカウントを開始し、カウント値に応じたカウント信号を記憶部５２に出力する。記憶部５２は、比較器４４の出力が反転したタイミングでカウンタ回路５８から出力されているカウント信号のカウント値を第２のデジタルデータとして記憶する。

第２のＡＤ変換処理が完了した後、垂直走査回路３０により、読み出しを行う画素行の制御線１４に供給される制御信号ΦＲＥＳがローレベルからハイレベルに制御され、当該画素行に属する画素１２のリセットトランジスタＭ２がオンになる。これにより、浮遊拡散部ＦＤが電圧ＶＤＤに応じた電位となり、増幅トランジスタＭ３のゲートノードがリセット状態になる。

各列の記憶部５２に記憶された第１のデジタルデータ及び第２のデジタルデータは、水平走査回路６０からの制御信号に応じて、列毎に順次、信号処理回路７０へと転送される。信号処理回路７０では、第２のデジタルデータで表される値から第１のデジタルデータで表される値を減算する差分処理が行われ、列毎の比較部４２の特性ばらつきが除去される。なお、信号処理回路７０では差分処理を行わず、光電変換装置１００の外部の信号処理装置で差分処理を含む信号処理を行うようにしてもよい。

ランプ信号ＲＡＭＰの振幅（傾き）は、前述のように、比較部４２のスイッチＳＷ１，ＳＷ２を適宜制御することにより変更することができる。比較器４４に入力されるランプ信号ＲＡＭＰの振幅（傾き）を変えることで、ＡＤ変換ゲインを切り替えることができる。

すなわち、スイッチＳＷ１，ＳＷ２がともにオフのとき、ランプ信号ＲＡＭＰの振幅は、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰと同じ振幅ＲＭＰＤとなる。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ３となる。

スイッチＳＷ１がオンでありスイッチＳＷ２がオフのとき、ランプ信号ＲＡＭＰの振幅は、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの１／２倍の振幅ＲＭＰＥとなる。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ４となる。振幅ＲＭＰＥのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＲＭＰＤのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の２倍となる。

スイッチＳＷ１，ＳＷ２がともにオンのとき、ランプ信号ＲＡＭＰの振幅は、参照信号生成回路４６から出力されるランプ信号の振幅ＶＲＭＰの１／４倍の振幅ＲＭＰＦとなる。このとき、第２のＡＤ変換処理の開始からランプ信号ＲＡＭＰと（Ｓ＋Ｎ）信号との大小関係が反転するまでの期間は、期間Ｔ５となる。振幅ＲＭＰＦのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値は、振幅ＲＭＰＤのランプ信号ＲＡＭＰを用いた場合に得られる第２のデジタルデータの値の４倍となる。

ところで、ＡＤ変換回路において複数のランプ信号を用いる場合、個々のランプ信号の精度及びランプ信号間の相対精度は、ＡＤ変換誤差に大きく影響する。例えば、ランプ信号源においてランプ信号の振幅を変えて出力する場合、ランプ信号源の出力バッファ段で発生するノイズはランプ信号の振幅に依存しないため、画素行毎にランプ信号の振幅が異なってもランプ信号に重畳するノイズは一定である。その結果、画素行毎に横線状のノイズが大きく検知されてしまうことがある。

この点、本実施形態の光電変換装置において、比較器４４に入力されるランプ信号ＲＡＭＰに重畳するノイズは、ランプ信号ＲＡＭＰの振幅（傾き）と同様に大きさが変化する。すなわち、ランプ信号ＲＡＭＰの振幅（傾き）が１倍、１／２倍、１／４倍に変化すると、ランプ信号ＲＡＭＰに重畳するノイズも１倍、１／２倍、１／４倍となる。したがって、本実施形態の光電変換装置によれば、ランプ信号ＲＡＭＰに重畳するノイズに起因する横線状のノイズの発生を抑制することができる。

図５は、画素部１０及び周辺回路部２０におけるグラウンド配線の配置例を示す概略図である。図６は、１つの画素列に対応するグラウンドループの等価回路を模式的に示す図である。

画素部１０には、グラウンド電位が供給される画素ウェル領域９０（例えばＰウェル）と、画素ウェル領域９０にグラウンド電位を供給する画素グラウンド配線２２と、が配されている。画素ウェル領域９０は、半導体基板に設けられた半導体領域である。画素グラウンド配線２２は、半導体基板に対する平面視において画素ウェル領域９０と重なるように配されている。換言すると、画素グラウンド配線２２は、画素ウェル領域９０の上に配されている。なお、ここで言う平面視は、半導体基板の面に平行な投影面に垂直投影した投影図に対応している。画素ウェル領域９０は、独立に設けられた複数のウェル領域によって構成されてもよい。画素ウェル領域９０と画素グラウンド配線２２とは、画素ウェルコンタクト９２を介して電気的に接続されている。画素グラウンド配線２２は、外部グラウンド端子２４に接続されている。外部グラウンド端子２４は、光電変換装置１００の外部の外部グラウンド電位に接続される。

周辺回路部２０には、グラウンド電位が供給される周辺ウェル領域９４（例えばＰウェル）と、周辺ウェル領域９４にグラウンド電位を供給する周辺グラウンド配線２６と、が配されている。周辺ウェル領域９４は、半導体基板に設けられた半導体領域である。周辺グラウンド配線２６は、半導体基板に対する平面視において周辺ウェル領域９４と重なるように配されている。換言すると、周辺グラウンド配線２６は、周辺ウェル領域９４の上に配されている。周辺ウェル領域９４は、独立に設けられた複数のウェル領域によって構成されてもよく、導電型の異なるウェルを含んでもよい。周辺ウェル領域９４と周辺グラウンド配線２６とは、周辺ウェルコンタクト９６を介して電気的に接続されている。周辺グラウンド配線２６は、外部グラウンド端子２８に接続されている。外部グラウンド端子２８は、光電変換装置１００の外部の外部グラウンド電位に接続される。画素ウェルコンタクト９２及び周辺ウェルコンタクト９６は、任意に配置することができ、必ずしも規則正しく配列されている必要はない。

画素グラウンド配線２２及び周辺グラウンド配線２６は、例えば図５に示されるように、画素部１０の画素アレイの列に沿う方向（第２の方向）に延在するように設けられている。図５では、各列に１本ずつ画素グラウンド配線２２及び周辺グラウンド配線２６を配置しているが、複数列に１本ずつ画素グラウンド配線２２及び周辺グラウンド配線２６を配置するようにしてもよい。外部グラウンド端子２４は、画素グラウンド配線２２の両端部に設けられている。外部グラウンド端子２８は、周辺グラウンド配線２６の一方の端部に設けられている。

なお、図５には、各列の記憶部５２を、書き込み用メモリ５４、メモリ間転送スイッチＳＷ５、読み出し用メモリ５６により構成した例を示している。書き込み用メモリ５４は、比較部４２の比較器４４及びカウンタ回路５８に接続されている。読み出し用メモリ５６は、メモリ間転送スイッチＳＷ５を介して書き込み用メモリ５４に接続されている。読み出し用メモリ５６には、水平走査回路６０が接続されている。記憶部５２をこのように構成した場合の動作例については、第２実施形態において説明する。

ここで説明の便宜上、図５及び図６において、以下に示すように点Ａ、点Ｏ、点Ｐ、点Ｑ、点Ｓ、点Ｓ’を定義するものとする。

周辺回路部２０において、比較部４２を構成する容量Ｃ２のグラウンド側の電極は、スイッチＳＷ１を介して画素グラウンド配線２２に接続されている。また、容量Ｃ３のグラウンド側の電極は、スイッチＳＷ２を介して画素グラウンド配線２２に接続されている。これら容量Ｃ２，Ｃ３がスイッチＳＷ１，ＳＷ２を介して画素グラウンド配線２２に接続されている点を、ここでは１つの接点と見なし、点Ａと定義する。ここで、画素グラウンド配線２２は周辺ウェル領域９４の上に延在するように設けられており、点Ａは平面視において周辺ウェル領域９４と重なる領域に位置している。

また、比較部４２を構成する比較器４４のグラウンド端子は、周辺グラウンド配線２６に接続されている。比較器４４のグラウンド端子が周辺グラウンド配線２６に接続されている点を、点Ｑと定義する。

画素部１０において、着目する比較部４２と同じ列に配された画素１２のうち、比較部４２から最も遠い位置にある画素１２のグラウンド端子に接続された画素ウェルコンタクト９２を、点Ｓと定義する。また、着目する比較部４２と同じ列に配された画素１２のうち、比較部４２に最も近い位置にある画素１２のグラウンド端子に接続された画素ウェルコンタクト９２を、点Ｓ’と定義する。

外部グラウンド端子２４のうち、点Ａに最も近い位置に配置された外部グラウンド端子２４を、点Ｐと定義する。また、点Ａとの間に点Ｓとの接続点が位置する外部グラウンド端子２４を、点Ｏと定義する。

次に、図６に示したグラウンドループの等価回路における各点間の電気抵抗値について、図５及び図６を用いて説明する。

点Ａと点Ｓ’との間の電気抵抗値をＲ１とし、点Ｓ’と点Ｓの間の電気抵抗値をＲ１１とすると、点Ａと点Ｓとの間の電気抵抗値はＲ１１＋Ｒ１となる。点Ｓと点Ｏとの間は点Ｓ’と点Ｐとの間と回路的に等価であるので、点Ａと点Ｐとの間の電気抵抗値をＲ２とすると、点Ｓと点Ｏとの間の電気抵抗値はＲ１＋Ｒ２となる。

なお、画素グラウンド配線２２の電気抵抗は面内で均一なため、画素グラウンド配線２２の電気抵抗値は、一般的には配線の長さに比例する。したがって、電気抵抗値Ｒ１１，Ｒ１は、Ｒ１１＞Ｒ１の関係を有する。また、電気抵抗値Ｒ１には、実際には、スイッチＳＷ１，ＳＷ２を構成するＭＯＳトランジスタのオン抵抗が含まれるが、これらは電気抵抗値Ｒ１，Ｒ１１と比較して十分に小さいため、等価回路上は無視することができる。

点Ｏの外部グラウンド端子２４と点Ｐの外部グラウンド端子２４とは、光電変換装置１００が実装されるプリント基板に設けられた配線９８によって電気的に接続される。つまり、画素グラウンド配線２２と配線９８とによってグラウンドループが構成され、上述の各点は、このグラウンドループ上に、点Ａ－点Ｓ－点Ｏ－点Ｐ－点Ａ、の順番で配置されることになる。

磁界が存在する場において、磁束Ｂがこのグラウンドループを貫通するときには、磁束Ｂの時間変化に応じた誘導起電力Ｖがグラウンドループに生じる。これは、ファラデーの法則に従うもので、生じる誘導起電力Ｖと、微小時間Δｔにおける磁束Ｂの変化ΔＢとの間の関係は、式（４）のように表される。
Ｖ＝－ΔＢ／Δｔ …（４）

この誘導起電力Ｖによって本来は同電位であるグラウンドループ内に電圧の分布が生じると、画素部１０の信号がグラウンド電位の分布によって振られてしまい、光電変換装置の出力画像にパターンノイズ（磁気ノイズ）として現れる。

図６の下段に、グラウンドループに生じる誘導起電力Ｖのうち、点Ａと点Ｓとの間の誘起電圧差Ｖ１と、点Ａと点Ｐとの間の誘起電圧差Ｖ２と、点Ｓと点Ｏとの間の誘起電圧差Ｖ３と、を示している。誘起電圧差Ｖ１，Ｖ２，Ｖ３は、誘導起電力Ｖがそれぞれの区間における電気抵抗値で分圧されたものであるため、以下の式（５）、式（６）、式（７）のように表すことができる。
Ｖ１＝Ｖ×（Ｒ１１＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） …（５）
Ｖ２＝Ｖ×Ｒ２／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） …（６）
Ｖ３＝Ｖ×（Ｒ２＋Ｒ１）／（Ｒ１１＋２×Ｒ１＋２×Ｒ２） …（７）

ここで、比較器４４の第１の入力端子に入力される画素部１０からの信号には、画素部１０のグラウンド端子が接続された点Ｓにおける誘起電圧差（Ｖ１＋Ｖ２）が、磁気ノイズとして含まれる。一方、比較器４４の第２の入力端子に入力される参照信号には、点Ａにおける誘起電圧差Ｖ２が、磁気ノイズとして含まれる。したがって、比較器４４の磁気ノイズ出力Ｖｏｕｔは、以下の式（８）に示すように、点Ａと点Ｐとの間の誘起電圧差Ｖ２が取り除かれた点Ａと点Ｓとの間の誘起電圧差Ｖ１となる。
Ｖｏｕｔ＝（Ｖ１＋Ｖ２）―（Ｖ２）＝Ｖ１ …（８）

つまり、本実施形態の光電変換装置は、比較部４２を構成する容量Ｃ２，Ｃ３のグラウンド電極がスイッチＳＷ１，ＳＷ２を介して画素グラウンド配線２２に接続されていることにより、画素グラウンド配線２２に生じる磁気ノイズを低減することができる。

このように、本実施形態によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、グラウンド配線に重畳する磁気ノイズの影響を低減することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置及びその駆動方法について、図７乃至図９を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

図７は、本実施形態による光電変換装置における比較部の構成例を示す回路図である。図８は、１つの画素列に対応するグラウンドループの等価回路を模式的に示す図である。図９は、本実施形態による光電変換装置の動作を示すタイミングチャートである。

本実施形態による光電変換装置は、比較回路４０を構成する各列の比較部４２の構成を除き、全体的な構成は第１実施形態による光電変換装置と同様である。

本実施形態の光電変換装置における比較部４２は、図７及び図８に示すように、出力線１６と容量Ｃ０との間に接続されたサンプルホールド部４５を更に有している。サンプルホールド部４５は、スイッチＳＷ３，ＳＷ４と、容量Ｃ４と、を有する。スイッチＳＷ４は、出力線１６と容量Ｃ０との間に接続されている。容量Ｃ４の一方の電極（信号電極）は、スイッチＳＷ４と容量Ｃ０との間の接続ノードに接続されている。容量Ｃ４の他方の電極（グラウンド電極）は、スイッチＳＷ３を介して画素グラウンド配線２２に接続されている。容量Ｃ４がスイッチＳＷ３を介して画素グラウンド配線２２に接続されている点を、点Ｄと定義する。なお、点Ｄは点Ａの近傍に配置されるため、点Ａと点Ｄとの間の電気抵抗値は十分に小さく等価回路上は無視することができる。

画素１２から出力線１６へと画素信号が出力されている状態で、スイッチＳＷ３がオン、スイッチＳＷ４がオンからオフに切り替わることにより、出力線１６に現れた画素信号が容量Ｃ４に保持される。これにより、容量Ｃ４は出力線１６から電気的に切断された状態にできるため、画素からのアナログ信号読み出し動作とＡＤ変換動作を並行して実行することが可能である。これにより高速な読み出しが可能となる。

なお、本実施形態ではスイッチＳＷ３を常にオン（導通状態）にしている。しかしながら、スイッチＳＷ４を常にオン（導通状態）にし、画素からのアナログ信号読み出し動作とＡＤ変換動作とを並行して行わない動作方法である場合は、スイッチＳＷ３をオフ（非導通状態）にしてもよい。このように構成することで、容量Ｃ４が負荷とならないようにし、画素信号が出力線１６に現れる時間（静定時間）を短くすることができる。

次に、本実施形態による光電変換装置の動作について、図７乃至図９を用いて説明する。ここでは、画素部１０を構成する画素アレイのうち、ｎ行目（ｎは１以上の整数）に属する画素と（ｎ＋１）行目に属する画素の動作を説明する。また、記憶部５２については、書き込み用メモリ５４、メモリ間転送スイッチＳＷ５、読み出し用メモリ５６を含む図５に示した構成を用いて説明をする。

図９において、制御信号ΦＲＥＳ（ｎ），ΦＳＥＬ（ｎ），ΦＴＸ（ｎ）は、ｎ行目に属する画素１２のリセットトランジスタＭ２、選択トランジスタＭ４、転送トランジスタＭ１に供給される制御信号である。制御信号ΦＲＥＳ（ｎ＋１），ΦＳＥＬ（ｎ＋１），ΦＴＸ（ｎ＋１）は、（ｎ＋１）行目に属する画素１２のリセットトランジスタＭ２、選択トランジスタＭ４、転送トランジスタＭ１に供給される制御信号である。制御信号ΦＲＥＳ，ΦＳＥＬ，ΦＴＸは、制御回路８０による制御のもと、垂直走査回路３０から各行の画素１２へと行単位で供給される。

また、制御信号ΦＳＨは、制御回路８０からサンプルホールド部４５のスイッチＳＷ４の制御ノードに供給される制御信号である。ここでは、制御信号ΦＳＨがハイレベルのときにスイッチＳＷ４はオン（導通状態）となり、制御信号ΦＳＨがローレベルのときにスイッチＳＷ４はオフ（非導通状態）となるものとする。本実施形態ではスイッチＳＷ３は常にオン（導通状態）である。制御信号ΦＭＴＸは、制御回路８０からメモリ間転送スイッチＳＷ５の制御ノードに供給される制御信号である。ここでは、制御信号ΦＭＴＸがハイレベルのときにメモリ間転送スイッチＳＷ５はオン（導通状態）となり、制御信号ΦＭＴＸがローレベルのときにメモリ間転送スイッチＳＷ５はオフ（非導通状態）となるものとする。

本実施形態では、画素１２から出力されるアナログ画素信号のサンプルホールド動作、ＡＤ変換動作、読み出し用メモリ５６からの信号出力動作のうちの少なくとも２つを並行して実行する動作例を説明する。

時刻ｔ０から時刻ｔ０’の期間は、ｎ行目の画素１２からアナログ画素信号を容量Ｃ４に保持するまでの期間である（画素読み出し期間（ｎ））。

時刻ｔ０において、制御信号ΦＲＥＳ（ｎ）がハイレベルからローレベルへと制御され、ｎ行目の画素１２のリセットトランジスタＭ２がオフになる。これにより、ｎ行目の画素１２の浮遊拡散部ＦＤ、すなわち増幅トランジスタＭ３のゲートノードのリセット状態が解除される。

続く時刻ｔ１において、制御信号ΦＳＥＬ（ｎ）がローレベルからハイレベルへと制御され、ｎ行目の画素１２の選択トランジスタＭ４がオンになる。これにより、ｎ行目の画素１２が選択され、各列の出力線１６には、ｎ行目の画素１２の増幅トランジスタＭ３のゲートノードをリセットしたことに対応する信号が現れる。この出力信号は、リセットトランジスタＭ２をオフした際に生じるノイズ及び増幅トランジスタＭ３に起因するノイズを含む。以下では、この出力信号を「Ｎ信号」と呼ぶ。

時刻ｔ２までの期間は、（ｎ－１）行目の画素１２のＮ信号をＡＤ変換したデジタル信号を読み出し用メモリ５６から信号処理回路７０へと転送する動作、すなわち水平転送動作が行われる期間である。なお、図９では時刻ｔ０よりも前から水平転送動作を開始する例を示しているが、読み出し用メモリ５６の数や水平走査回路６０の動作周波数等の条件によっては時刻ｔ０以降に水平転送動作を開始するように構成することもできる。

また、時刻ｔ３までの期間は、容量Ｃ４に保持されている（ｎ－１）行目の画素１２のアナログの画素信号をデジタル信号に変換する期間である（期間ＳＡＤ（ｎ－１））。この期間において、制御信号ΦＳＨはローレベルになっており、容量Ｃ４はスイッチＳＷ４により出力線１６から電気的に切断されている。比較部４２は、時間的に変化する参照信号の信号レベルと画素信号の信号レベルとを比較し、これら信号の大小関係が逆転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。記憶部５２は、比較部４２の出力信号の遷移をラッチ信号として、その時点でカウンタ回路５８から受信しているカウント信号で表されるカウント値を、書き込み用メモリ５４に保持する。なお、図９では時刻ｔ０よりも前から期間ＳＡＤ（ｎ－１）を開始する例を示しているが、ＡＤ変換の分解能や動作周波数等の条件によっては時刻ｔ０以降に期間ＳＡＤ（ｎ－１）を開始するように構成することもできる。

続く時刻ｔ４において、制御信号ΦＭＴＸがローレベルからハイレベルへと制御され、期間ＮＡＤ（ｎ－１）及び期間ＳＡＤ（ｎ－１）において各列の記憶部５２の書き込み用メモリ５４に保持された２つのデジタル信号が読み出し用メモリ５６に転送される。なお、期間ＮＡＤ（ｎ－１）は、期間ＳＡＤ（ｎ－１）よりも前に行われる期間であって、（ｎ－１）行目の画素１２の画素信号（Ｎ信号）をデジタル信号に変換する期間である。

続く時刻ｔ５から時刻ｔ２’の期間は、期間ＳＡＤ（ｎ－１）のＡＤ変換によって得られたデジタル信号を各列の記憶部５２の読み出し用メモリ５６から信号処理回路７０へと転送する水平転送動作を行う期間である。

時刻ｔ６から時刻ｔ７よりも前の期間において、制御信号ΦＳＨが一時的にローレベルからハイレベルへと制御され、スイッチＳＷ４がオンになる。これにより、出力線１６と容量Ｃ４とがスイッチＳＷ４を介して接続され、出力線１６に出力されているｎ行目の画素１２のＮ信号が容量Ｃ４に保持される。

続く時刻ｔ７から時刻ｔ９までの期間は、容量Ｃ４に保持されているｎ行目の画素１２のＮ信号をデジタル信号に変換する期間である（期間ＮＡＤ（ｎ））。期間ＮＡＤ（ｎ）では、制御信号ΦＳＨはローレベルであるため、容量Ｃ４は出力線１６から電気的に切断された状態にある。

時刻ｔ８から所定の期間、制御信号ΦＴＸ（ｎ）が一時的にハイレベルに制御され、ｎ行目の画素１２の転送トランジスタＭ１がオンになる。これにより、ｎ行目の画素１２の光電変換部ＰＤに蓄積されていた電荷が浮遊拡散部ＦＤに転送され、増幅トランジスタＭ３のゲートノードが光電変換部ＰＤから転送された電荷の量に応じた電位になる。出力線１６の電位は、増幅トランジスタＭ３のゲートノードの電位の変化に応じて変化する。このとき出力線１６に出力されている画素信号は、光電変換部ＰＤで生成された電荷量に応じた信号と時刻ｔ１に画素から出力されたＮ信号との和に相当する。以下では、この出力信号を「（Ｓ＋Ｎ）信号」と呼ぶ。

続く時刻ｔ１０から時刻ｔ１１よりも前の期間において、制御信号ΦＳＨが一時的にローレベルからハイレベルへと制御され、スイッチＳＷ４がオンになる。これにより、出力線１６と容量Ｃ４とがスイッチＳＷ４を介して接続され、出力線１６に出力されているｎ行目の画素１２の（Ｓ＋Ｎ）信号が容量Ｃ４に保持される。

続く時刻ｔ１１から時刻ｔ３’の期間は、容量Ｃ４に保持されているｎ行目の画素１２の（Ｓ＋Ｎ）信号をデジタル信号に変換する期間である（期間ＳＡＤ（ｎ））。この期間において、制御信号ΦＳＨはローレベルになっており、容量Ｃ４はスイッチＳＷ４により出力線１６から電気的に切断されている。比較部４２は、時間的に変化する参照信号の信号レベルと（Ｓ＋Ｎ）信号の信号レベルとを比較し、これら信号の大小関係が逆転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。記憶部５２は、比較部４２の出力信号の遷移をラッチ信号として、その時点でカウンタ回路５８から受信しているカウント信号で表されるカウント値を、書き込み用メモリ５４に保持する。

続く時刻ｔ１２において、制御信号ΦＳＥＬ（ｎ）がハイレベルからローレベルへと御され、ｎ行目の画素１２の選択トランジスタＭ４がオフになる。これにより、ｎ行目の画素１２の選択が解除される。

続く時刻ｔ１３において、制御信号ΦＲＥＳ（ｎ）がローレベルからハイレベルへと制御され、ｎ行目の画素１２のリセットトランジスタＭ２がオンになる。これにより、ｎ行目の画素１２の浮遊拡散部ＦＤ、すなわち増幅トランジスタＭ３のゲートノードがリセット状態となる。

続く時刻ｔ０’から開始する画素読み出し期間（ｎ＋１）の動作は、時刻ｔ０から時刻ｔ１３までの画素読み出し期間（ｎ）の動作と同様であるため、ここでは説明を省略する。

期間ＮＡＤ（ｎ）及び期間ＳＡＤ（ｎ）に得られた各列の２つのデジタル信号は、時刻ｔ５’以降の信号出力期間（ｎ）において信号処理回路７０へと水平転送される。信号処理回路７０では、各列の２つのデジタル信号に対してデジタルデータの差分処理が行われ、比較部４２の特性ばらつきが除去される。

このように本実施形態では、ＡＤ変換期間において、容量Ｃ４は画素信号を保持した状態で出力線１６から電気的に切断される。そして、容量Ｃ４が保持する信号は、容量Ｃ０を介して比較器４４の第１の入力端子に与えられる。容量Ｃ４は出力線１６から電気的に切断された状態であるため、同時刻において、光電変換部ＰＤに蓄積された電荷の浮遊拡散部ＦＤへの転送や、転送された電荷の量に応じた信号の出力線１６への出力を実行することができる。つまり、本実施形態では、ある行の画素からアナログ信号を読み出している期間に、ＡＤ変換動作及び水平転送動作を並行して実行することが可能であり、高速な読み出しを実現することができる。

また、本実施形態では、容量Ｃ４がスイッチＳＷ３を介して点Ｄにおいて接続されるグラウンド配線が、画素グラウンド配線２２である。仮に、点Ｄが周辺グラウンド配線２６への接続点であるとすると、画素１２から画素信号を読み出す際に発生する制御信号ΦＴＸなどの影響による過渡的な変化は、スイッチＳＷ１，ＳＷ２及び容量Ｃ２，Ｃ３を介して比較器４４の第２の入力端子のみに現れる。その結果、比較器４４の出力にもノイズとして現れる。

この点、本実施形態では点Ｄが画素グラウンド配線２２に接続されているため、制御信号ΦＴＸなどの影響による過渡的な変化は、容量Ｃ４，Ｃ０と容量Ｃ２，Ｃ３とを介して比較器４４の２つの入力端子に同相信号として現れる。この同相信号は、比較器４４で除去される。つまり、容量Ｃ４のグラウンド電極と、容量Ｃ２，Ｃ３のグラウンド電極とを、共通の画素グラウンド配線２２に接続することで、アナログ信号の読み出し時に発生する過渡的な変化（ノイズ）がＡＤ変換動作に与える影響を抑制することができる。

このように、本実施形態によれば、横線状のノイズ及び磁気ノイズの影響に加え、高速読み出しに起因する過渡的な変化（ノイズ）を抑制することができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置及びその駆動方法について、図１０を用いて説明する。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による光電変換装置におけるグラウンド配線の配置例を示す概略図である。

本実施形態による光電変換装置は、参照信号生成回路４６の構成を除き、全体的な構成は第１実施形態による光電変換装置と同様である。すなわち、本実施形態による光電変換装置においては、参照信号生成回路４６のグラウンド端子が、画素グラウンド配線２２に接続されている。ここで、参照信号生成回路４６のグラウンド端子が画素グラウンド配線２２に接続されている点を、点Ｅと定義する。点Ｅは、平面視において周辺ウェル領域９４と重なる領域に位置している。

本実施形態においては、参照信号生成回路４６のグラウンド端子も画素グラウンド配線２２に接続されているため、画素グラウンド配線２２に生じる磁気ノイズは、容量Ｃ１を介して比較器４４の第２の入力端子に現れる。また、画素部１０も画素グラウンド配線２２に接続されているため、画素グラウンド配線２２に生じる磁気ノイズは、容量Ｃ０を介して比較器４４の第１の入力端子に現れる。この同相信号は、比較器４４で除去される。

したがって、参照信号生成回路４６のグラウンド端子をも画素グラウンド配線２２に接続することで、磁気ノイズの影響を更に抑制することができる。

このように、本実施形態によれば、参照信号生成回路に起因する横線状のノイズを抑制しつつ、グラウンド配線に重畳する磁気ノイズの影響をより効果的に低減することができる。

［第４実施形態］
本発明の第４実施形態による撮像システムについて、図１１を用いて説明する。図１１は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第３実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１１には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１１に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第３実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第３実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第５実施形態］
本発明の第５実施形態による撮像システム及び移動体について、図１２を用いて説明する。図１２は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１２（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第３実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１２（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記実施形態では、比較器４４の他方の入力端子と画素グラウンド配線２２との間に、容量とスイッチとの直列接続体を２つ並列に接続したが、並列に接続する直列接続体の数は必ずしも２つに限定されるものではない。直列接続体の数は、例えば設定可能なＡＤ変換ゲインの種類に応じて適宜選択することができ、１つであってもよいし、３つ以上であってもよい。

また、上記実施形態では、ＡＤ変換回路を構成する比較器４４に入力されるノイズの影響を説明したが、このようなノイズの影響は読み出し回路部に差動増幅回路を有する光電変換装置において同様に生じうる。したがって、例えば差動増幅回路を用いて画素信号を増幅するように構成された光電変換装置に本発明の構成を適用することも可能である。

また、上記第１乃至第３実施形態に示した光電変換装置は、画像の取得を目的とした装置、すなわち固体撮像装置として用いることもできる。ただし、本明細書で説明した光電変換装置の適用例は、必ずしも固体撮像装置に限定されるものではない。例えば、上記第４実施形態で説明したような測距を目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。固体撮像装置は、光電変換装置の１つである。

また、上記第４及び第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１１及び図１２に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素部
１２…画素
１６…出力線
２０…周辺回路部
２２…画素ウェルグラウンド配線
２６…周辺ウェルグラウンド配線
４０…比較回路
４２…比較部
４４…比較器
４６…参照信号生成回路
９０…画素ウェル領域
９２…画素ウェルコンタクト
９４…周辺ウェル領域
９６…周辺ウェルコンタクト

Claims (17)

1. 画素ウェル領域と周辺ウェル領域とを含む半導体基板と、
   前記画素ウェル領域の上に配された画素グラウンド配線と、
   前記画素グラウンド配線と前記画素ウェル領域とを接続する画素ウェルコンタクトと、
   前記画素ウェル領域に複数の列をなすように配置され、各々が入射光の光量に応じた画素信号を出力する複数の画素と、
   所定の振幅を有する参照信号を生成する参照信号生成回路と、
   前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の比較部と、を有し、
   前記複数の比較部の各々は、
   前記画素信号を受ける第１入力ノードと、前記参照信号を受ける第２入力ノードと、を有する比較器と、
   前記参照信号生成回路と前記第２入力ノードとを接続する第１容量部と、
   前記第２入力ノードと前記画素グラウンド配線とを接続する第２容量部と、を有し、
   前記画素グラウンド配線は、前記周辺ウェル領域の上に延在しており、前記周辺ウェル領域と重なる領域において、前記第２容量部に接続されている
   ことを特徴とする光電変換装置。
2. 前記第２容量部は、第１容量素子と第１スイッチとの直列接続体を有する
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記第２容量部は、並列に接続された複数の前記直列接続体を有する
   ことを特徴とする請求項２記載の光電変換装置。
4. 前記第１スイッチの接続状態を制御することにより前記第２入力ノードに入力される前記参照信号の振幅を切り替える制御回路を更に有する
   ことを特徴とする請求項２又は３記載の光電変換装置。
5. 前記複数の列の各々に配され、それぞれに対応する列の前記画素からの前記画素信号が出力される複数の出力線を更に有し、
   前記複数の比較部の各々は、それぞれに対応する列の前記出力線と前記第１入力ノードとを接続する第３容量部を更に有する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記複数の比較部の各々は、それぞれに対応する列の前記出力線と前記第３容量部との間に設けられたサンプルホールド部を更に有する
   ことを特徴とする請求項５記載の光電変換装置。
7. 前記サンプルホールド部は、前記出力線と前記第３容量部との間に接続された第２スイッチと、前記第２スイッチと前記第３容量部との間の接続ノードと前記画素グラウンド配線とを接続する第４容量部と、を有する
   ことを特徴とする請求項６記載の光電変換装置。
8. 前記第４容量部は、第２容量素子と第３スイッチとの直列接続体を有する
   ことを特徴とする請求項７記載の光電変換装置。
9. 前記参照信号生成回路のグラウンド端子は、前記画素グラウンド配線に接続されている
   ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記画素グラウンド配線は、前記複数の列に沿う方向に延在している
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記画素グラウンド配線は、前記複数の列の各々に対応して設けられている
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
12. 前記参照信号は、時間の経過に伴って信号レベルが変化するランプ信号である
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
13. 前記周辺ウェル領域の上に配された周辺グラウンド配線と、
    前記周辺グラウンド配線と前記周辺ウェル領域とを接続する画素ウェルコンタクトと、を更に有する
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 前記参照信号生成回路からの前記参照信号の出力に同期してカウント動作を開始するカウンタ回路と、
    前記複数の列の各々に対応して設けられ、前記比較部による前記画素信号と前記参照信号との比較の結果に応じて、前記カウンタ回路から出力されるカウント信号で示されるカウント値を前記画素信号のデジタルデータとして記憶する記憶部と、を更に有する
    ことを特徴とする請求項１乃至１３のいずれか１項に記載の光電変換装置。
15. 画素ウェル領域と周辺ウェル領域とを含む半導体基板と、
    前記画素ウェル領域の上に配された画素グラウンド配線と、
    前記画素グラウンド配線と前記画素ウェル領域とを接続する画素ウェルコンタクトと、
    前記画素ウェル領域に複数の列をなすように配置され、各々が画素信号を出力する複数の画素と、
    参照信号を生成する参照信号生成回路と、
    前記複数の列に対応して設けられ、対応する列の前記画素からの前記画素信号と前記参照信号とを各々が受ける複数の読み出し回路と、を有し、
    前記複数の読み出し回路の各々は、
    前記画素信号を受ける第１入力ノードと、第２入力ノードと、を有する差動増幅回路と、
    前記参照信号生成回路と前記第２入力ノードとの間に接続された第１容量部と、
    前記第２入力ノードと前記画素グラウンド配線との間に接続された第２容量部と、を有し、
    前記画素グラウンド配線は、前記周辺ウェル領域の上に延在しており、前記周辺ウェル領域と重なる領域において、前記第２容量部に接続されている
    ことを特徴とする光電変換装置。
16. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
17. 移動体であって、
    請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。

Images