JP4956084B2 - 光電変換装置及びそれを用いた撮像システム - Google Patents

Description

本発明は光電変換装置およびそれを用いた撮像システムに関する。

光電変換装置の例として、ＭＯＳ型の光電変換装置を用いた撮像装置が盛んに開発されている。その一例として、増幅型固体撮像装置が提案されている。

増幅型固体撮像装置は光電変換領域に配される信号読み出しもしくは信号処理のためのＭＯＳトランジスタの数が多く、ＣＣＤ型固体撮像装置に比べて受光領域が狭くなる傾向にある。

このような状況のもと、光電変換素子の受光面積を拡大すべく、ＭＯＳトランジスタの数を削減する構成が検討されている。例えば特許文献１にはリセットＭＯＳトランジスタのドレイン電位をコントロールすることによって行単位で画素の選択を行う光電変換装置が開示されている。また特許文献２には、画素電源駆動回路により、共通に接続されたリセットトランジスタと増幅トランジスタのドレイン電圧を制御することによって、行単位で画素を選択する光電変換装置が開示されている。
特開平１１−３５５６６８号公報 特開２００５−００５９１１号公報

しかし、ＭＯＳトランジスタを削減した構成における等価回路、読み出し方法に関しては検討されていたものの、実際にデバイスを形成した際のレイアウトは充分な検討が行なわれていなかった。

たとえば特許文献２においては、ＳＥＬ配線により、リセットトランジスタ、増幅トランジスタのドレインに電圧を供給し、選択、非選択の制御を行なっている。しかし実際の配線のレイアウトに関しては検討が充分ではなかった。たとえば、信号を読み出すための垂直出力線とＳＥＬ配線が平行に配置されることにより、垂直出力線の電位変化の影響をＳＥＬ配線が受けて、正確な信号が読み出せなくなる場合がある。

本発明はこのような課題に鑑み、リセットトランジスタのドレインに電圧を供給するための配線と出力線との間におけるノイズの影響を低減することを目的とする。

上記の課題を解決するために、本発明は、入射光を電荷に変換する光電変換素子と、前記光電変換素子の電荷に基づく信号を読み出す増幅部と、前記光電変換素子の電荷を前記増幅部の入力部に転送する転送部と、前記入力部を少なくとも第１及び第２の電位に設定する電圧供給部と、が行列状に配され、前記増幅部から信号が読み出される複数の出力線と前記電圧供給部に電圧を供給する複数の電圧供給線とが、光電変換素子列の間に、行方向に並べて配置された光電変換装置であって、同一の高さに配された前記複数の出力線と複数の電圧供給線のうち、第１の光電変換素子の電荷に基づく信号が読み出される前記出力線と、前記第１の光電変換素子の電荷が転送される入力部の電位を設定する電圧供給部に電圧を供給する電圧供給線のみが、前記第１の光電変換素子と該第１の光電変換素子と同一行に配され該第１の光電変換素子に隣接する第２の光電変換素子との間に配置され、前記増幅部の入力部が浮遊拡散領域であり、前記増幅部は、該浮遊拡散領域とゲートが接続された増幅トランジスタを含み、各光電変換素子に対応して前記浮遊拡散領域が配されており、前記第１の光電変換素子と、前記第１の光電変換素子と同一列であって且つ異なる行に配された第３の光電変換素子とで、前記増幅トランジスタが共有されており、前記第１及び第３の光電変換素子に対応する前記浮遊拡散領域を接続する配線に重ならない位置に前記電圧供給線が配され、前記第１及び第３の光電変換素子に対応する前記浮遊拡散領域を接続する配線と、前記第１の光電変換素子の電荷に基づく信号が読みだされる前記出力線とが、前記複数の光電変換素子が配される平面に対して垂直方向に投影した際に重なるよう配置されたことを特徴とする。

本発明によれば、配線間で影響を与えるノイズを低減することが可能となる。

以下、本発明を実施例を挙げて詳細に説明する。

（実施例１）
図１（ａ）は第１の実施例の光電変換装置の配線レイアウトを概念的に示す図である。図１（ｂ）は図１（ａ）のＸ−Ｘ´における断面図を示す図である。１０２は光電変換素子であり入射光を電荷に変換する。１０３は転送部であり、光電変換素子の電荷を後述の増幅部の入力部に転送する。転送部としてＭＯＳトランジスタを用いることができる。１０４は増幅部の入力部である。半導体基板に形成された浮遊拡散領域（フローティングディフュージョン：ＦＤ）を用いることができる。１０５は増幅部の一部であるＭＯＳトランジスタ（増幅ＭＯＳトランジスタ）である。ゲートがＦＤに電気的に接続されている。増幅ＭＯＳトランジスタを含む周知のソースフォロワ回路が構成される。

１０６はＦＤに電圧を供給するための電圧供給部である。これには、ＭＯＳトランジスタを用いることができる。特に、ＦＤの電位を所定値に設定するリセットＭＯＳトランジスタを用いることができる。ここで画素は、１つの光電変換素子から信号を読み出すための素子集合を指し、転送ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、増幅ＭＯＳトランジスタを含む。隣接する光電変換素子において、前記素子の共有をすることも可能であるが、この場合にも光電変換素子からの信号を読み出すための素子集合で定義づけされる。

そして、１０７は光電変換素子の電荷に基づく信号が読み出される出力線、１０８は電圧供給部に電圧を供給するための電圧供給線である。具体的にはトランジスタのドレインに電圧を供給している。また電圧供給線は増幅ＭＯＳトランジスタのドレインに電圧を供給することができる。

電圧供給線は第１の方向（垂直方向）に配されている。それぞれの電圧供給線は光電変換領域外で水平方向の配線に接続することができる。水平方向配線は光電変換領域外であるために負荷電流による電圧降下が問題にならない程度の太い配線で形成することが可能である。本実施例においては、それぞれの電圧供給線を流れる電流は、一つの増幅ＭＯＳトランジスタを流れる電流のみである。したがって電圧降下の影響を少なくすることができる。

隣接する光電変換素子１０２ａ（第１の光電変換素子）、１０２ｂ（第２の光電変換素子）の間に光電変換素子１０２ａの電荷に基づく信号を読み出す出力線１０７が配されている。更に、１０２ａの電荷が転送されるＦＤに電圧を供給する電圧供給線１０８が配されている。同一の光電変換素子の電荷に基づく信号の読み出しに関わる信号出力線と電圧供給線とを隣接して配置しているともいえる。ここでは２列分のみ示しているが、これが繰り返し配置されている。（１０２ａ_１、１０２ａ_２・・・）（１０２ｂ_１、１０２ｂ_２・・・）は１つの光電変換素子群を構成しているといえる。通常のように光電変換素子、ＭＯＳトランジスタが行列状に配されている場合には、光電変換素子列と呼ぶこともできる。

つぎに図１（ａ）のＸ−Ｘ´断面を図１（ｂ）を用いて説明する。図１（ｂ）に示すように、出力線１０７、電圧供給線１０８は光電変換素子よりも光の入射側であって、隣接する光電変換素子の間に配されている。言い換えると、信号出力線、電圧供給線の光電変換素子の受光面を含む平面上への正投影が、隣接する光電変換素子の間に位置するともいえる。光電変換素子は第１の方向に素子列を構成しており、上記構成は、光電変換素子１０２ａを含む第１の素子列とこれに隣接する光電変換素子１０２ｂを含む第２の素子列との間に配されているともいえる。また出力線、電圧供給線においては光電変換素子間に配されるのは両者１本ずつ、この２本による一組のみが配されている。

このように、同一の光電変換素子の信号読み出しに関わる信号出力線と電圧供給線のみを素子列間に配置することにより、光電変換素子の電荷に基づく信号を好適に読み出すことが可能となる。これを更に詳細に説明する。

図２、３は上記ノイズを詳細に説明するための図である。まず図３において、ノイズの影響が大きい配置例に関して説明する。

図３は出力線１０７ａと隣接する列のリセットＭＯＳトランジスタのドレインに電圧を供給する電圧供給線１０８ｂとが隣接して配置された例である。

出力線１０７とドレイン電圧供給線１０８とが隣接するために配線間には寄生容量が形成される。図３で示されるような構成の場合、例えばａ列の出力線１０７ａとｂ列の電圧供給線１０７ｂの配線間に寄生容量が生じる。ａ列の光電変換素子１０２ａに強い光が入射した場合、増幅ＭＯＳトランジスタを介して信号が出力される際に出力線１０７ａの電位が大きく下がる。このとき１０７ａと電圧供給線１０８ｂ間の寄生容量の影響により電圧供給線１０８ｂの電位は瞬間的に下がる。電圧供給線１０８ｂはｂ列の増幅トランジスタのドレインにも電圧を供給しているため、出力線１０７ｂの電位もその影響を受ける。電圧供給線１０８ｂの電位が安定するために時間がかかるため、特に読み出し期間の短縮化を行った際には、出力線１０７ｂから、ｂ列の信号が正確に出力されない場合がある。これは、例えば白黒の境界がはっきりした被写体を撮影した場合に、境界部においてグレーとなる画像が得られてしまうという問題となる。このような現象は、電圧供給線を出力線と同じ方向に配された配線で形成し、かつ特に高い画質を追求した場合に現れる問題であり、従来は問題視されていなかったものである。なおこの現象は出力線どうしでも同様に起こりうる。また電圧供給線が増幅ＭＯＳトランジスタのドレインに電圧を供給していない場合にも、起こり得る。

本実施例においては、図２に示すように、隣接する光電変換素子間に配された出力線１０７と電圧供給線１０８の組は、同一列に配されたリセットＭＯＳトランジスタ、増幅ＭＯＳトランジスタに接続されている。

図２においては、信号読み出し時に出力線１０７ａの電位が大きく下がった場合においても、ａ列の電圧供給線にしか影響を及ぼさないため、図３の配置に比べて画像に与える影響は小さい。つまり、信号出力線の電位が強い光により生じた電荷により既に大きく下がっているため、増幅ＭＯＳトランジスタのドレイン電位がその影響を受けたとしても、出力される信号に対する影響を小さくすることが可能となる。

次に、図４の等価回路図および図５のタイミングチャートを用いて光電変換装置の動作に関して説明する。

図４において光電変換領域には画素が行列状に配列されている。行選択は、増幅ＭＯＳトランジスタのゲート電位の差によって行われる。すなわち、非選択行の増幅ＭＯＳトランジスタのゲート電位を低く、選択行の増幅ＭＯＳトランジスタのゲート電位を高くすることにより行選択を行なう。出力線は、選択行の増幅ＭＯＳトランジスタと定電流負荷４０９によって形成されるソースフォロア回路の出力となっており、選択行の浮遊拡散領域の電位に基づいた電位となり、非選択行の増幅ＭＯＳトランジスタはオフされる。

画素読み出し期間（ｎ）中の非選択動作期間において、垂直走査回路１１０によって全行のリセット信号ＰＲＥＳ（ｎ）、ＰＲＥＳ（ｎ＋１）がハイとなり、全画素の浮遊拡散領域が電圧供給線、リセットトランジスタを介してローレベルに設定される。このときの電圧供給線のレベルＶＤはローレベルとなっている。続いて選択動作期間（ｎ）において、選択行（ｎ行目）を除く行のリセット信号がローレベルとなり、電圧供給線のレベルＶＤがハイレベルとなり、選択行の浮遊拡散領域はハイレベルに設定され、再びリセット信号ＰＲＥＳ（ｎ）がローレベルとなる。このとき、リセット状態に対応する出力が出力線に読み出される。本例では、列ごとに増幅回路１１１（列アンプ）が構成されている。列アンプは例えば差動増幅回路等を用いた演算増幅器１１２、入力容量１１３、帰還容量１１４、クランプ制御スイッチ１１５で構成されたものである。

次に水平走査期間（ｎ）において水平転送動作が行われる。即ち、逐次、水平走査回路１１９によって選択された列のＮ信号、Ｓ信号が読み出され、差分アンプ１２０にてこれら相関のあるＮ信号とＳ信号の差分をとることにより、ｎ行目の画素の光応答出力が得られる。垂直走査回路によって選択する行を走査し、以上に説明した画素の読み出し動作を繰り返すことにより、画面内全画素の光応答出力を取得する。なお、本例において電源電圧は３．３Ｖ、ＶＤのローレベルは０．３Ｖ〜１．０Ｖ、ＶＤのハイレベルは３．３Ｖ程度に設定することができる。なお、ＶＤは入力端子から供給されるが、本発明はこの例に限られず、例えば図６に示すように、ハイレベル、ローレベルをスイッチで切り替える方法も考えられるものである。この場合、ＰＶＤをハイレベルにすることにより、ＶＤ＿Ｈで示されるＶＤのハイレベルがリセットＭＯＳトランジスタのドレインに供給される。そして、ＰＶＤをローレベルにすることにより、ＶＤ＿Ｌで示されるＶＤのローレベルがリセットＭＯＳトランジスタに供給される。本図において、上下の読み出し回路は省略されている。

次に、図１の配置に関して更に詳細に説明する。リセットＭＯＳトランジスタのドレインと増幅ＭＯＳトランジスタのドレインが異なる活性領域内に形成されている。このような平面構造にすることにより、リセットＭＯＳトランジスタのドレインと増幅ＭＯＳトランジスタのドレインを、活性領域を延長して接続する場合と比較してドレイン電圧供給線の負荷容量を低減することが可能となり、読み出し期間を更に短縮化することができる。また、上下に振り分けられた読み出し回路およびドレイン電圧供給用の回路について上側の１系統が省略されている。

また、一般的に撮像装置の画面サイズは１６：９、４：３、３：２等の横長となっている。そのため本実施例においては電圧供給線の負荷容量、負荷抵抗は従来の構成と比較して小さくなる。このため、画素読み出しに要する時間を短縮することが可能となる。

また、金属からなる第１の配線層で水平方向配線を形成し、金属からなる第２の配線層で垂直方向配線を形成した場合、水平方向配線と垂直方向配線の数が等しいため、開口幅が極端に小さくなるという問題がなくなる。これにより、感度低下、あるいは画素領域周辺部における感度低下などが改善される。

（実施例２）
本実施例の実施例１との違いは出力線と電圧供給線の位置関係である。実施例１においては、浮遊拡散領域を接続する配線上に電圧供給線が重なる位置に配されているのに対して、本実施例においては重ならない位置に配されている。

図７において本実施例の配置図を示す。浮遊拡散領域を接続する配線１０９上に電圧供給線１０８ａを重ならない位置に配置している。特に、垂直方向に配列された複数の光電変換素子より単位構造が構成され、かつ、電圧供給線１０８ａが垂直方向配線である本例においては、浮遊拡散領域を接続する配線１０９と電圧供給線１０８ａとの重なり部分に起因する寄生容量が大きくなる場合がある。浮遊拡散領域を接続する配線１０９と電圧供給線１０８ａとに生じる寄生容量を含めた等価回路図を図８に示す。電圧供給線１０８ａの駆動時間は寄生容量および寄生抵抗によって決まる。また特に増幅用トランジスタのゲート電位の差によって行選択を行なう構成においては、出力線１０７ａの振幅よりも電圧供給線１０８ａの振幅のほうが大幅に大きい場合が多い。このため、電圧供給線１０８ａの寄生容量低減が読み出し期間の短縮に効果的となる。図７の構成では、浮遊拡散領域を接続する配線１０９に重なっているのが出力線１０７ａであるため、電圧供給線１０８ａへの影響は少なく画素読み出し期間を短縮することが可能となる。

加えて、図８の等価回路図においては、浮遊拡散領域を接続する配線に対する寄生容量が低減される。これは、選択行の浮遊拡散領域の電位と出力線の電位は同一の方向に変動するためである。これにより、信号電荷―信号電圧の変換効率を向上することができ、すなわちＳ／Ｎを向上することが可能となる。

（実施例３）
図９は本実施例の光電変換装置の等価回路図である。２次元状に多数配列される単位構造を代表する構造で表現されている。本図において、上下に振り分けられた読み出し回路および電圧供給用の回路は省略されている。

本実施例の実施例１との違いは、２つの光電変換素子とそれに対応した転送ゲートに対して、１つの浮遊拡散領域と増幅用トランジスタとリセット用トランジスタを有している点である。言い換えると複数の光電変換素子で、これら素子を共有しているともいえる。

本等価回路図で示される光電変換装置では、図１０のタイミングチャートで示されるように画素読み出し期間１（ｎ）、水平走査期間１（ｎ）においてＰＤ１（ｎ）で示されるｎ行目の光電変換素子１の光応答出力を取得し、画素読み出し期間２（ｎ）、水平走査期間２（ｎ）においてＰＤ２（ｎ）で示されるｎ行目の光電変換素子２の光応答出力を取得し、同様にＰＤ１（ｎ＋１）で示されるｎ＋１行目の光電変換素子１、ＰＤ２（ｎ＋１）で示されるｎ＋１行目の光電変換素子２の光応答出力を取得する。

本実施形態においても実施例１と同様、読み出し速度、シェーディング、感度についての改善が得られる。

本実施例においては、１つの浮遊拡散領域と増幅用トランジスタとリセット用トランジスタに対して２つの光電変換部とそれに対応した転送ゲートを有している。しかし、これに限られたものでなく、例えば１つの浮遊拡散領域と増幅トランジスタとリセットトランジスタに対して４つの光電変換素子とそれに対応した転送ゲートを有している場合などにも適用できるものである。

（実施例４）
図１１は、実施例１〜３において説明した光電変換装置を用いた固体撮像システムの構成図である。図１１において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を光電変換装置４に結像させるレンズ、３はレンズを通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための光電変換装置、５は光電変換装置４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路、６は固体撮像素子４より出力される画像信号のアナログ／ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４，撮像信号処理回路５，Ａ／Ｄ変換器６，信号処理部７に各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶するためのメモリ部、１１は記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部、１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部である。

つぎに、図１１の動作について説明する。バリア１がオープンされるとメイン電源がオンされ、つぎにコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部９は絞り３を開放にし、光電変換装置４から出力された信号は、撮像信号処理回路５をスルーしてＡ／Ｄ変換器６へ出力される。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信号処理部７に出力する。信号処理部７は、そのデータを基に露出の演算を全体制御・演算部９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。つぎに、光電変換装置４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置４から出力された画像信号は、撮像信号処理回路５において補正等がされ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算９によりメモリ部１０に蓄積される。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

実施例１の光電変換装置の平面図、断面図である。 実施例１の光電変換装置の配線間の寄生容量を説明するための図である。 光電変換装置の配線間の寄生容量を説明するための図である。 実施例１の光電変換装置の等価回路図である。 実施例１の光電変換装置のタイミングチャートである。 実施例１の光電変換装置の他の等価回路図である。 実施例２の光電変換装置の平面図である。 実施例２の光電変換装置の配線間の寄生容量を説明するための図である。 実施例３の光電変換装置の等価回路図である。 実施例３の光電変換装置のタイミングチャートである。 光電変換装置を用いた撮像システムの例である。

符号の説明

１０２ 光電変換素子
１０３ 転送部
１０４ 増幅部の入力部
１０５ 増幅ＭＯＳトランジスタ
１０６ 電圧供給部
１０７ 出力線
１０８ 電圧供給線

Claims (4)

1. 入射光を電荷に変換する光電変換素子と、
   前記光電変換素子の電荷に基づく信号を読み出す増幅部と、
   前記光電変換素子の電荷を前記増幅部の入力部に転送する転送部と、
   前記入力部を少なくとも第１及び第２の電位に設定する電圧供給部と、が行列状に配され、
   前記増幅部から信号が読み出される複数の出力線と前記電圧供給部に電圧を供給する複数の電圧供給線とが、光電変換素子列の間に、行方向に並べて配置された光電変換装置であって、
   同一の高さに配された前記複数の出力線と複数の電圧供給線のうち、第１の光電変換素子の電荷に基づく信号が読み出される前記出力線と、前記第１の光電変換素子の電荷が転送される入力部の電位を設定する電圧供給部に電圧を供給する電圧供給線のみが、前記第１の光電変換素子と該第１の光電変換素子と同一行に配され該第１の光電変換素子に隣接する第２の光電変換素子との間に配置され、
   前記増幅部の入力部が浮遊拡散領域であり、前記増幅部は、該浮遊拡散領域とゲートが接続された増幅トランジスタを含み、
   各光電変換素子に対応して前記浮遊拡散領域が配されており、
   前記第１の光電変換素子と、前記第１の光電変換素子と同一列であって且つ異なる行に配された第３の光電変換素子とで、前記増幅トランジスタが共有されており、
   前記第１及び第３の光電変換素子に対応する前記浮遊拡散領域を接続する配線に重ならない位置に前記電圧供給線が配され、
   前記第１及び第３の光電変換素子に対応する前記浮遊拡散領域を接続する配線と、前記第１の光電変換素子の電荷に基づく信号が読みだされる前記出力線とが、前記複数の光電変換素子が配される平面に対して垂直方向に投影した際に重なるよう配置されたことを特徴とする光電変換装置。
2. 前記電圧供給部はリセットトランジスタであり、該リセットトランジスタのドレインと前記増幅トランジスタのドレインが異なる活性領域内に形成されることを特徴とする請求項１に記載の光電変換装置。
3. 前記電圧供給線は、前記増幅トランジスタのドレインに電圧を供給することを特徴とする請求項１または２のいずれかに記載の光電変換装置。
4. 請求項１から３のいずれかの請求項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、前記光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。

Images