[go: up one dir, main page]

JP7373705B2 - 回路基板、電子機器 - Google Patents

回路基板、電子機器 Download PDF

Info

Publication number
JP7373705B2
JP7373705B2 JP2020500315A JP2020500315A JP7373705B2 JP 7373705 B2 JP7373705 B2 JP 7373705B2 JP 2020500315 A JP2020500315 A JP 2020500315A JP 2020500315 A JP2020500315 A JP 2020500315A JP 7373705 B2 JP7373705 B2 JP 7373705B2
Authority
JP
Japan
Prior art keywords
ground
circuit board
insertion hole
circuit
screw insertion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020500315A
Other languages
English (en)
Other versions
JPWO2019159549A1 (ja
Inventor
陽平 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2019159549A1 publication Critical patent/JPWO2019159549A1/ja
Application granted granted Critical
Publication of JP7373705B2 publication Critical patent/JP7373705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184Mounting of motherboards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1626Constructional details or arrangements for portable computers with a single-body enclosure integrating a flat display, e.g. Personal Digital Assistants [PDAs]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/203Cooling means for portable computers, e.g. for laptops
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/062Means for thermal insulation, e.g. for protection of parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10409Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、回路基板及びそれを有する電子機器に関する。
特許文献1は、センサと電子部品とが実装された回路基板において、電子部品で発生した熱がセンサに伝導するのを遮るスリットを形成した構造を開示している。
特開2015-111093号公報
本開示は、機器の筐体に固定される回路基板、及びそれを有する電子機器において、回路基板上の所定回路部で発生した熱の機器筐体への伝導を抑制しつつ、所定回路部に起因する電磁ノイズの発生を抑制することを目的とする。
本開示において、熱及び電磁ノイズを発生する所定回路部が配置され、導電性を有するネジで導電性を有する筐体に固定される回路基板が提供される。
回路基板は、
絶縁性を有する板状の基材を含む絶縁体層と、
絶縁体層の少なくとも一方の面に配置された、グランド部を含む回路パターンを有する導体層と、
絶縁体層及びグランド部を貫通しており、ネジが挿通されるネジ挿通孔と、を有する。
グランド部は、ネジ挿通孔と所定回路部との間に配置されたスリットを有している。
グランド部は、グランド部のうちスリットとネジ挿通孔との間の部分と、グランド部のうちスリットと所定回路部との間の部分とを電気的に接続するグランドブリッジを有している。
本開示において、本開示の回路基板と、
上記の筐体と、を備えた、電子機器が提供される。
本開示によれば、回路基板上の所定回路部で発生した熱の筐体への伝導を抑制しつつ、所定回路部に起因する電磁ノイズの発生を抑制できる。
図1は、実施の形態1における回路基板を備えたコンピュータの斜視図である。 図2は、筐体内に配置された回路基板を模式的に示した平面図である。 図3は、図2の矢印Z2で示した部分の拡大図である。 図4は、図3のZ31-Z31線による断面図である。 図5は、図3のZ32-Z32線による断面図である。 図6は、電磁ノイズの測定結果を示した図である。 図7は、実施の形態2における回路基板を備えたコンピュータについての図4相当の断面図である。 図8は、実施の形態2における回路基板を備えたコンピュータについての図5相当の断面図である。 図9は、実施の形態3における回路基板を備えたコンピュータについての図3相当の平面図である。 図10は、図9のZ91-Z91線による断面図である。 図11は、実施の形態4におけるコンピュータについての図2相当の平面図である。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、発明者は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
(実施の形態1)
以下、図面を参照して実施の形態1を説明する。
[1-1.構成等]
図1は、実施の形態1における回路基板を備えたコンピュータの斜視図である。コンピュータ100は、本開示における電子機器の一例である。
コンピュータ100は、筐体110と、表示部120と、回路基板200とを有する。
筐体110は、導電性を有する金属やマグネシウム合金などの合金を利用して形成されている。
表示部120は、画像や映像を表示する。表示部120は、例えば液晶ディスプレイや有機ELディスプレイにより構成される。表示部120には、タッチパネルが備えられてもよい。
回路基板200は、筐体110内に配置される。
図2は、筐体110内に配置された回路基板200を模式的に示した平面図である。
回路基板200には、1個あるいは複数の電子部品でそれぞれ構成された回路部301、302、303やその他の種々の部品が実装されている。また、回路基板200には、配線やグランド部などを含む回路パターンが形成されている。回路パターンは、例えば銅箔により形成される。なお、配線については記載を省略している。回路部301、302、303のうち、回路部301は、動作時に比較的大きな熱を発生させるものとする。回路部301、302、303以外の回路や部品については図示を省略している。
回路部301は、電源回路部であり、所定回路部の一例である。電源回路部は、例えばAC/DCコンバータやDC/DCコンバータであり、トランジスタ、集積回路、コンデンサなどを利用して構成される。電源回路部は、数百MHzの駆動周波数で駆動され、動作時に電力変換ロス等に伴う比較的大きな熱を発生する発熱源となる。また、電源回路部は、上述のような高い周波数で駆動されることで、電磁ノイズ(EMIノイズ(Electro-magnetic Interference Noise))の発生源となる。
なお、本開示における所定回路部としての回路部301は、CPU、MPUなどの演算処理回路部であってもよい。演算処理回路部は、例えば数GHzの駆動周波数で駆動され、動作時に大きな電力を消費し、比較的大きな熱を発生する発熱源となる。また、演算処理回路部は、上述のような高い周波数で駆動されることで、電磁ノイズ(EMIノイズ)の発生源となる。
図2に示す回路基板200は、長方形形状を有し、長方形の4隅付近においてネジ挿通孔201、202、203、204を有する。回路基板200は、ネジ401、402、403、404を利用して筐体110に固定される。
図3は、図2の矢印Z2で示した部分の拡大図である。図4は、図3のZ31-Z31線による断面図である。図5は、図3のZ32-Z32線による断面図である。
図4に示すように、回路基板200は、絶縁性を有する板状の基材で形成された絶縁体層200Bと、絶縁体層200Bの一方の面に銅箔などの導体により形成された導体層200Aと、を有する。導体層200Aには、信号線やグランド部200gを有する回路パターンが形成されている。ここで、グランド部200gは、銅箔などの導体であって、コンピュータ100が動作したときにグランドとして機能する部分である。図4では、導体層200Aの回路パターンのうち、グランド部200gのみを示している。
図4に示すように、回路基板200には、ネジ401が挿通されるネジ挿通孔201が形成されている。ネジ挿通孔201は、絶縁体層200B及び導体層200Aのグランド部200gを貫通するように形成されている。ネジ挿通孔201に挿通されたネジ401の先端部が、筐体110の内面に設けられたボス111のネジ孔121に螺合される。このとき、回路基板200がネジ401の頭部401aの座面とボス111の頂面とで挟まれて筐体110に固定され、ネジ401の頭部401aの座面がグランド部200gに圧接される。ネジ401は、金属などの導電性を有するネジ401である。これにより、回路基板200が筐体110に固定された状態のとき、グランド部200gと筐体110とがネジ401を介して電気的に接続される。
上述したように、回路部301は比較的大きな熱を発生する。回路部301で発生した熱は、回路基板200を介してネジ401に伝導され、さらにネジ401を介して筐体110に伝導される。そのため、筐体110においてネジ401に近い部分の筐体外面の温度がその周囲と比べて相対的に高くなり、筐体外面に触れた利用者が違和感を持つ可能性がある。
この課題に対処するため、本実施の形態の回路基板200では、ボス111付近の筐体外面の温度を所定温度以上に上昇させないように、ネジ挿通孔201の周囲のグランド部200gはスリット211を有している。スリット211は、ネジ挿通孔201と回路部301との間に配置されている。所定温度は、筐体外面に触れた利用者に違和感を持たせにくい温度である。
図3に示すように、スリット211は、ネジ挿通孔201の中心Ceを中心とする円弧状(扇状)の形状を有する。スリット211の円弧の角度範囲θは、回路部301からネジ挿通孔201へのグランド部200gを介した熱伝導を阻害するように、回路部301からネジ挿通孔201への熱の到来経路TH1に基づいて設定される。到来経路TH1は、例えば、回路部301の中心とネジ挿通孔201の中心Ceとを結ぶ仮想線L1を挟んでその両側に一定の幅S1を有するものと仮定する。この場合、幅S1は、例えば回路部301における仮想線L1に垂直の方向の到来経路TH1の長さとなる。また、スリット211の角度範囲θは、120°程度となる。なお、到来経路TH1の幅は、回路部301が発生する熱量に応じて適宜に変更してもよい。
ここで、回路基板200のグランド部200gにスリット211を形成すると、回路部301のグランド電流の筐体110へのリターンパスがスリット211を迂回するパスとなる。そのため、スリット211を形成しない場合と比べ、リターンパスが長くなる。そのため、回路部301に起因する電磁ノイズが発生(増大)しやすくなる。
これを解決するため、本実施の形態では、回路基板200を以下のように構成している。すなわち、図5に示すように、グランド部200gは、部分200gaと、部分200gbとを、電気的に接続するグランドブリッジ251を有している。ここで、部分200gaは、グランド部200gのうちスリット211とネジ挿通孔201との間の部分である。また、部分200gbは、グランド部200gのうちスリット211と回路部301との間の部分である。グランドブリッジ251は、例えば、銅箔などの導体により形成される。
図3に示すように、グランドブリッジ251は、回路部301とネジ挿通孔201とを結ぶ仮想線L1上に設けられる。これにより、回路部301のグランド電流は、スリット211を迂回することなく、グランドブリッジ251を介してネジ401に到達することができる。つまり、回路部301のグランド電流のリターンパスを短くできる。そのため、スリット211を設けた場合でも、回路部301に起因する電磁ノイズの発生(増大)を抑制できる。
グランドブリッジ251の幅W1は、回路部301により生じるMHz帯の電磁ノイズが一定程度抑制される範囲で、できるだけ小さい幅に、設定されている。幅W1をこのようにできるだけ小さく設定するのは、グランドブリッジ251を介したネジ401への熱の伝導をできるだけ抑制するためである。MHz帯の電磁ノイズを抑制する場合、グランドブリッジ251の幅W1は例えば1mm程度の幅とする。また、グランドブリッジ251の幅W1は、ネジ挿通孔201の直径D1よりも小さくてもよい。
図6は、電磁ノイズの測定結果を示した図である。
実線はグランドブリッジ251を設けた場合の電磁ノイズレベルの周波数特性を示し、破線はグランドブリッジ251を設けない場合の電磁ノイズレベルの周波数特性を示す。なお、グランドブリッジ251を設けない場合の破線については、グランドブリッジ251を設けた場合に対して有意な差が存在する部分のみを示している。これらの特性は、VCCIにより定められた所定の測定方法にしたがって測定した。グランドブリッジ251を設けた場合には、グランドブリッジ251を設けない場合と比べ、特に500MHz~700MHzの範囲に含まれる電磁ノイズレベルのピークを約10dB低減できた。
このように、本実施の形態における回路基板200及びコンピュータ100によれば、回路基板200上の回路部301で発生した熱の筐体110への伝導を抑制しつつ、回路部301に起因する電磁ノイズの発生(増大)を抑制できる。
[1-2.効果等]
本実施の形態の回路基板200は、熱及び電磁ノイズを発生する回路部301(所定回路部の一例)が配置され、導電性を有するネジ401で導電性を有する筐体110に固定される回路基板200である。
回路基板200は、
絶縁性を有する板状の基材を含む絶縁体層200Bと、
絶縁体層200Bの少なくとも一方の面に配置された、グランド部200gを含む回路パターンを有する導体層200Aと、
絶縁体層200B及びグランド部200gを貫通しており、ネジ401が挿通されるネジ挿通孔201と、を有する。
グランド部200gは、ネジ挿通孔201と回路部301との間に配置されたスリット211を有している。
グランド部200gは、グランド部200gのうちスリット211とネジ挿通孔201との間の部分200gaと、グランド部200gのうちスリット211と回路部301との間の部分200gbとを電気的に接続するグランドブリッジ251を有している。
これにより、回路基板200上の回路部301で発生した熱の筐体110への伝導を抑制しつつ、回路部301に起因する電磁ノイズの発生(増大)を抑制できる。
本実施の形態の回路基板200において、
グランドブリッジ251は、回路部301とネジ挿通孔201とを結ぶ仮想線L1上に設けられる。
これにより、回路部301からネジ挿通孔201へのグランド電流のリターンパスを短くできる。そのため、回路部301に起因する電磁ノイズの発生(増大)を効果的に抑制できる。
本実施の形態の回路基板200において、
スリット211は、ネジ挿通孔201の中心Ceを中心とする円弧形状を有する。
円弧形状の角度範囲θは、回路部301が発生した熱がグランド部200gを介してネジ挿通孔201へ伝導することを阻害するように、回路部301からのネジ挿通孔201への熱の到来経路TH1(伝導経路)に基づいて設定される。
これにより、回路部301からネジ挿通孔201へのグランド部200gを介した熱伝導を、回路部301からのネジ挿通孔201への熱の到来経路に応じて適切に阻害できる。
本実施の形態の回路基板200において、
回路部301は、電源回路部(所定回路部の一例)である。
これにより、電源回路部で発生した熱の筐体110への伝導を抑制しつつ、電源回路部に起因する電磁ノイズの発生(増大)を抑制できる。電源回路部は、回路基板200に配置される回路や電子部品の中でも、発熱量が相対的に多く、かつ電磁ノイズを発生させやすい。そのような電源回路部に関して上述の効果が得られる。
なお、回路部301は、演算処理回路部(所定回路部の一例)であってもよい。
これにより、演算処理回路部で発生した熱の筐体110への伝導を抑制しつつ、演算処理回路部に起因する電磁ノイズの発生(増大)を抑制できる。演算処理回路部は、回路基板200に配置される回路や電子部品の中でも、発熱量が相対的に多く、かつ電磁ノイズを発生させやすい。そのような演算処理回路部に関して上述の効果が得られる。
本実施の形態のコンピュータ100(電子機器の一例)は、
回路基板200と、
筐体110と、を備える。
これにより、コンピュータ100において、回路基板200上の回路部301で発生した熱の筐体110への伝導を抑制しつつ、回路部301に起因する電磁ノイズの発生(増大)を抑制できる。
(実施の形態2)
実施の形態2について、実施の形態1との相違点を中心として説明する。
[2-1.構成等]
図7は、実施の形態2における回路基板を備えたコンピュータについての図4相当の断面図である。図8は、実施の形態2における回路基板を備えたコンピュータについての図5相当の断面図である。
本実施の形態における回路基板200では、導体層200Aと絶縁体層200Bとが交互にそれぞれ複数層設けられている。図8では、3層の絶縁体層200B-1、200B-2、200B-3と、4層の導体層200A-1、200A-2、200A-3、200A-4が設けられた例を示している。4層の導体層200A-1、200A-2、200A-3、200A-4のグランド部200gにはそれぞれスリット211が形成されている。各導体層200A-1、200A-2、200A-3、200A-4のグランド部200gは、互いにスルーホールビア(図示せず)などを介して接続されている。また、図8に示すように、グランドブリッジ251は、導体層200A-1、200A-2、200A-3、200A-4のスリット211のうち、回路基板200の一方の表面を形成する導体層200A-1のスリット211と、回路基板200の他方の表面を形成する導体層200A-4のスリット211に対してのみ設けられている。全てのスリット211に対してグランドブリッジを設けることも可能であるが、グランドブリッジ251を介した筐体110への熱伝導を少なくするために、上記の2層に対してのみグランドブリッジ251を設けている。なお、2層にのみグランドブリッジを設けることは一例であり、1層のみ、あるいは3層以上にグランドブリッジを設けてもよい。また、上記のように一方及び他方の表面を形成する導体層でなく、中間の導体層を含む任意の導体層にグランドブリッジを設けてもよい。いずれの導体層にグランドブリッジを設けるかは、熱と電磁ノイズの大きさとのバランスを考慮して設定すればよい。
本実施の形態によれば、回路部301のグランド電流は、上記一方及び他方の表面2個のグランドブリッジ251を介してネジ401に到達することができる。そのため、スリット211を設けた場合でも、回路部301に起因する電磁ノイズの発生をより効果的に抑制できる。
このように、本実施の形態によれば、回路基板200を上述のように構成している。これにより、コンピュータ100において、回路基板200上の回路部301で発生した熱の筐体110への伝導を抑制しつつ、回路部301に起因する電磁ノイズの発生(増大)を抑制できる。
[2-2.効果等]
本実施の形態の回路基板200において、
複数の絶縁体層200Bと複数の導体層200Aとが交互にそれぞれ設けられている。
グランドブリッジ251は、複数の導体層200Aのうち導体層200A-1、200A-4(少なくとも1つの所定の導体層の一例)に設けられている。
このように所定の導体層にグランドブリッジ251を設けている。これにより、回路基板200上の回路部301で発生した熱の筐体110への伝導の抑制と、回路部301に起因する電磁ノイズの発生(増大)の抑制とを、これらのバランスをとりつつ実現できる。
なお、図7、図8では、回路基板が、3層の絶縁体層200B-1、200B-2、200B-3と、4層の導体層200A-1、200A-2、200A-3、200A-4とを有する例を示した。しかし、これは一例であり、本開示では、絶縁体層及び導体層の層数はこれより多くても少なくてもよい。また、この場合においても、前述したように、グランドブリッジを設ける層は、回路基板の一方の表面を形成する導体層や、回路基板の他方の表面を形成する導体層でなく、その他の層であってもよい。また、グランドブリッジを設ける層の数は、回路基板上の所定回路部で発生した熱の筐体への伝導の抑制と、電磁ノイズの発生(増大)の抑制とのバランスを考慮して適宜設定すればよい。
(実施の形態3)
実施の形態3について、実施の形態1との相違点を中心として説明する。
[3-1.構成等]
図9は、実施の形態3における回路基板を備えたコンピュータについての図3相当の平面図である。図10は、図9のZ91-Z91線による断面図である。
本実施の形態3における回路基板200では、実施の形態1の構成に加え、グランドブリッジ251上に、抵抗部品310が配置されている。その他の構成は実施の形態1と同じである。抵抗部品310は、0Ω抵抗である。本実施の形態によると、グランドブリッジ251を利用して抵抗部品310を設置することが可能となる。さらに、グランド電流のリターンパスとなるグランドブリッジ251部分の抵抗をより低くできる。
[3-2.効果等]
本実施の形態の回路基板200は、
グランドブリッジ251上に配置された抵抗部品310を有する。
これにより、グランドブリッジ251を利用して抵抗部品310を設置することが可能となる。さらに、グランド電流のリターンパスとなるグランドブリッジ251部分の抵抗をより低くできる。
(実施の形態4)
実施の形態4について、実施の形態1との相違点を中心として説明する。
[4-1.構成等]
図11は、実施の形態4におけるコンピュータ100についての図2相当の平面図である。
実施の形態1~3では、回路部301、302、303のうち、回路部301のみが動作時に比較的大きな熱を発生させるものとして説明した。実施の形態4では、回路部301だけでなく回路部302、303も動作時に比較的大きな熱を発生させる場合について説明する。この場合、回路部302、303の近傍のネジ402、403のネジ挿通孔202、203の周囲にもスリット212、213を設ける。
スリット212の円弧の角度範囲は、実施の形態1同様、回路部302からネジ挿通孔202へのグランド部200gを介した熱伝導を阻害するように、回路部302からネジ挿通孔202への熱の到来経路TH2に基づいて設定される。
スリット213の円弧の角度範囲は、回路部303からネジ挿通孔203へのグランド部200gを介した熱伝導を阻害するように、回路部303からネジ挿通孔203への熱の到来経路TH3に基づいて設定される。
また、実施の形態4では、回路部301だけでなく回路部302も動作時に比較的大きなレベルの電磁ノイズの発生源となる部品であるとする。この場合、スリット212にもグランドブリッジ252を設ける。
グランドブリッジ252は、回路部302とネジ挿通孔202とを結ぶ仮想線L2上に設けられる。これにより、回路部302のグランド電流は、スリット212を迂回することなく、グランドブリッジ252を介してネジ402に到達できる。つまり、回路部302のグランド電流のリターンパスを短くできる。そのため、スリット212を設けた場合でも、回路部302に起因する電磁ノイズの発生(増大)を適切に抑制できる。
グランドブリッジ252の幅W2は、回路部302により生じるMHz帯の電磁ノイズが一定程度抑制される範囲で、できるだけ小さい幅に、設定される。幅W2をこのようにできるだけ小さく設定するのは、グランドブリッジ252を介したネジ402への熱の伝導をできるだけ抑制するためである。MHz帯の電磁ノイズを抑制する場合、グランドブリッジ252の幅は例えば1mm程度の幅とする。
(他の実施形態)
以上のように、本出願において開示する技術の例示として、実施の形態1~4を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態1~4で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。そこで、以下、他の実施の形態を例示する。
(1)前記実施の形態では、本開示における回路基板を電子機器に適用した場合について説明した。しかし、本開示における回路基板は、電子機器だけでなく、発熱源及び電磁ノイズ発生源となる部品類が配置された回路基板を有する種々の機器に適用可能である。
(2)前記実施の形態では、本開示における電子機器をタブレット型のコンピュータに適用した場合について説明した。しかし、本開示の電子機器は、タブレット型のコンピュータだけでなく、ノートブック型のコンピュータ、スマートフォン、ブルーレイレコーダ、携帯型ゲーム機器、デジタルカメラなど、発熱源及び電磁ノイズ発生源となる電子部品などが実装される回路基板を有する種々の電子機器に適用可能である。
(3)前記実施の形態では、1個のスリットに対して1個のグランドブリッジを設けた例を説明した。しかし、1個のネジ挿通孔の1個のスリットの周囲に2個以上の所定回路部が存在する場合がある。この場合、1個のスリットに対して所定回路部の数に応じた数のグランドブリッジを設けてもよい。各グランドブリッジは、例えば、各所定回路部とネジ挿通孔とを結ぶ仮想線上に設ければよい。
(4)前記実施の形態では、グランドブリッジは直線状の形状を有する。しかし、本開示において、グランドブリッジは直線状でなく、曲線状、L字状、Z字状などどのような形状でもよい。また、前記実施の形態では、グランドブリッジは円弧状のスリットの周方向ほぼ中心付近を通っているが、所定回路部との位置関係や熱の発生量に応じて、円弧状のスリットの周方向いずれか一方側にかたよって設けられてもよい。
(5)前記実施の形態では、長方形形状を有する回路基板の4隅付近にネジ挿通孔を設けた例を示した。しかし、本開示では、回路基板の形状やネジ挿通孔の位置は任意である。その場合、スリット及びグランドブリッジは、例えば所定回路部に最も近いネジ挿通孔に設ければよい。
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、発熱源及び電磁ノイズ発生源となる部品類が配置される回路基板を有する機器において広く利用可能である。
100 コンピュータ
110 筐体
111 ボス
121 ネジ孔
120 表示部
200 回路基板
200A 導体層
200A-1 導体層
200A-2 導体層
200A-3 導体層
200A-4 導体層
200B 絶縁体層
200B-1 絶縁体層
200B-2 絶縁体層
200B-3 絶縁体層
200g グランド部
200ga 部分
200gb 部分
201 ネジ挿通孔
202 ネジ挿通孔
203 ネジ挿通孔
204 ネジ挿通孔
211 スリット
212 スリット
213 スリット
251 グランドブリッジ
252 グランドブリッジ
301 回路部
302 回路部
303 回路部
310 抵抗部品
401 ネジ
402 ネジ
403 ネジ
404 ネジ

Claims (8)

  1. 熱及び電磁ノイズを発生する所定回路部が配置され、導電性を有するネジで導電性を有する筐体に固定される回路基板であって、
    絶縁性を有する板状の基材を含む複数の絶縁体層と、
    前記絶縁体層の少なくとも一方の面に配置された、グランド部を含む回路パターンを有する複数の導体層と、
    前記複数の絶縁体層及び前記複数の導体層のグランド部を貫通しており、前記ネジが挿通されるネジ挿通孔と、を有し、
    前記複数の絶縁体層と前記複数の導体層とが交互にそれぞれ設けられ、
    前記グランド部は、前記ネジ挿通孔と前記所定回路部との間に配置されたスリットを有しており、
    前記グランド部は、前記グランド部のうち前記スリットと前記ネジ挿通孔との間の部分と、前記グランド部のうち前記スリットと前記所定回路部との間の部分とを電気的に接続するグランドブリッジを有し、
    前記スリットと前記グランドブリッジは、前記回路基板の表面を形成する同一の導体層にのみ形成されている、
    回路基板。
  2. 前記グランドブリッジは、前記所定回路部と前記ネジ挿通孔とを結ぶ仮想線上に設けられる、
    請求項1に記載の回路基板。
  3. 前記グランドブリッジ上に配置された抵抗部品を有する、
    請求項1に記載の回路基板。
  4. 前記スリットは、前記ネジ挿通孔の中心を中心とする円弧形状を有し、
    前記円弧形状の角度範囲は、前記所定回路部が発生した熱が前記グランド部を介して前記ネジ挿通孔へ伝導することを阻害するように、前記所定回路部からの前記ネジ挿通孔への前記熱の伝導経路に基づいて設定される、
    請求項1に記載の回路基板。
  5. 前記所定回路部は、演算処理回路部である、
    請求項1に記載の回路基板。
  6. 前記所定回路部は、電源回路部である、
    請求項1に記載の回路基板。
  7. 前記グランドブリッジの幅は、前記ネジ挿通孔の直径よりも小さい、
    請求項1に記載の回路基板。
  8. 請求項1から請求項7のいずれか1項に記載の回路基板と、
    前記筐体と、を備える、
    電子機器。
JP2020500315A 2018-02-15 2018-12-27 回路基板、電子機器 Active JP7373705B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018025297 2018-02-15
JP2018025297 2018-02-15
PCT/JP2018/048012 WO2019159549A1 (ja) 2018-02-15 2018-12-27 回路基板、電子機器

Publications (2)

Publication Number Publication Date
JPWO2019159549A1 JPWO2019159549A1 (ja) 2021-01-28
JP7373705B2 true JP7373705B2 (ja) 2023-11-06

Family

ID=67621007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020500315A Active JP7373705B2 (ja) 2018-02-15 2018-12-27 回路基板、電子機器

Country Status (3)

Country Link
US (1) US11272609B2 (ja)
JP (1) JP7373705B2 (ja)
WO (1) WO2019159549A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7557135B2 (ja) * 2020-10-29 2024-09-27 富士通株式会社 訓練データ生成プログラム、訓練データ生成方法および情報処理装置
KR20220140979A (ko) * 2021-04-12 2022-10-19 삼성전자주식회사 안정적인 전기적 연결을 위한 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286894A (ja) 2005-03-31 2006-10-19 Seiko Epson Corp 回路基板のノイズ低減構造、該回路基板のノイズ低減構造を備えた記録装置、電子機器、並びに回路基板のノイズ低減方法
JP2010199553A (ja) 2009-01-30 2010-09-09 Canon Inc 多層プリント回路板
JP2011211147A (ja) 2010-03-12 2011-10-20 Fuji Electric Co Ltd プリント基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US6295210B1 (en) * 2000-04-07 2001-09-25 Lucent Technologies, Inc. Chassis grounding ring for a printed wiring board mounting aperture
JP2004158605A (ja) * 2002-11-06 2004-06-03 Konica Minolta Holdings Inc プリント配線基板、及びプリント配線基板の導電性筐体への取付方法
JP4801538B2 (ja) * 2006-09-01 2011-10-26 株式会社日立製作所 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器
TWI341706B (en) * 2007-07-30 2011-05-01 Giga Byte Tech Co Ltd Circuit board and manufacture method thereof
JP2009088390A (ja) * 2007-10-02 2009-04-23 Denso Corp プリント基板、プリント基板の製造方法、及び電子装置
JP5063529B2 (ja) 2008-08-22 2012-10-31 キヤノン株式会社 プリント回路板
JP4489133B2 (ja) * 2008-09-10 2010-06-23 株式会社東芝 プリント配線板、電子機器
US8766099B2 (en) * 2009-09-29 2014-07-01 Apple Inc. Component mounting structures for electronic devices
JP2012001105A (ja) 2010-06-17 2012-01-05 Denso Corp 車載用電子制御ユニット装置
JP6322052B2 (ja) 2013-10-28 2018-05-09 日本電産サンキョー株式会社 センサ装置
JP6350802B2 (ja) * 2014-05-02 2018-07-04 コニカミノルタ株式会社 電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286894A (ja) 2005-03-31 2006-10-19 Seiko Epson Corp 回路基板のノイズ低減構造、該回路基板のノイズ低減構造を備えた記録装置、電子機器、並びに回路基板のノイズ低減方法
JP2010199553A (ja) 2009-01-30 2010-09-09 Canon Inc 多層プリント回路板
JP2011211147A (ja) 2010-03-12 2011-10-20 Fuji Electric Co Ltd プリント基板

Also Published As

Publication number Publication date
US20200367356A1 (en) 2020-11-19
WO2019159549A1 (ja) 2019-08-22
JPWO2019159549A1 (ja) 2021-01-28
US11272609B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
US20200083144A1 (en) Heat dissipation assembly and electronic device
JP4865020B2 (ja) 電子機器
US20060263570A1 (en) Thermal lamination module
JP2010129874A (ja) プリント配線板
JP7373705B2 (ja) 回路基板、電子機器
JP2001160663A (ja) 回路基板
WO2020063195A1 (zh) 电路板结构及电子设备
JPWO2017022221A1 (ja) 放熱構造および電子機器
JP2010067776A (ja) プリント配線板、電子機器
JP2011091142A (ja) フレックスリジッド基板
JP2011155134A (ja) 電子回路基板
JP2013254759A (ja) 回路基板及び電子機器
JP2006270930A (ja) 携帯機器
TWM303618U (en) Apparatus for protecting electromagnetic interference
JP2013222946A (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JPH04180690A (ja) パワーデバイス実装板
JP6236892B2 (ja) 表示装置
TWI450649B (zh) 多層電路板
JP2021128100A (ja) 電子機器
JP2006222341A (ja) 構成部材の固定構造
JP2005302799A (ja) 多層プリント配線板
JP2021129059A (ja) 電子機器
CN206932466U (zh) 一种抗静电式电路板
JP2005026316A (ja) プリント基板及び電子機器
JP2014239089A (ja) 電子回路およびヒートシンク装着検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20221021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R151 Written notification of patent or utility model registration

Ref document number: 7373705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151