[go: up one dir, main page]

JP7358718B2 - 結晶性酸化物半導体膜および半導体装置 - Google Patents

結晶性酸化物半導体膜および半導体装置 Download PDF

Info

Publication number
JP7358718B2
JP7358718B2 JP2022114534A JP2022114534A JP7358718B2 JP 7358718 B2 JP7358718 B2 JP 7358718B2 JP 2022114534 A JP2022114534 A JP 2022114534A JP 2022114534 A JP2022114534 A JP 2022114534A JP 7358718 B2 JP7358718 B2 JP 7358718B2
Authority
JP
Japan
Prior art keywords
crystalline oxide
oxide semiconductor
film
semiconductor film
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022114534A
Other languages
English (en)
Other versions
JP2022172066A (ja
Inventor
梨絵 徳田
真也 織田
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2022114534A priority Critical patent/JP7358718B2/ja
Publication of JP2022172066A publication Critical patent/JP2022172066A/ja
Application granted granted Critical
Publication of JP7358718B2 publication Critical patent/JP7358718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置に有用な結晶性酸化物半導体膜並びに前記結晶性半導体酸化物膜を用いた半導体装置及びシステムに関する。
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
特許文献1には、c面サファイア基板上にSnをドーピングした結晶性の高い導電性α―Ga薄膜が記載されている。特許文献1に記載の薄膜は、X線回析法のロッキングカーブ半値幅が約60arcsecと結晶性の高いα―Ga薄膜であるものの、十分な耐圧性を維持することができず、また、電気抵抗率も3800mΩcm以上あり、半導体特性も満足のいくものではなく、半導体装置に用いることがまだまだ困難であった。
また、特許文献2では、c面サファイア基板上にGeをドーピングしたα―Ga膜が記載されており、特許文献1に記載の薄膜よりも電気特性の優れたα―Ga薄膜が得られているが、電気抵抗率が約190mΩcmと、半導体装置に用いるにはまだまだ満足のいくものではなかった。
非特許文献2では、c面サファイア基板上にSnをドーピングしたα-Ga膜を作製し、次いでアニール処理してこれをアニールバッファ層とし、その後アニールバッファ層上にSnをドープしたα―Ga膜を成膜することにより、移動度を向上させている。また、Snのドーピングによって、Snがサーファクタント的な効果を果たすことにより、α―Ga薄膜の表面粗さや結晶性が改善し、移動度が向上するという結果も得られている。しかしながら、アニール処理により、高抵抗化または絶縁化する問題があり、半導体装置に用いるにはまだまだ課題が残されていた。また、得られた膜は依然として転位が多く、転位散乱の影響が強いため、電気特性に支障をきたす問題があった。さらに、クラックも多い問題もあり、工業的に有用なα―Ga膜が待ち望まれていた。なお、非特許文献3には、アニールバッファ層を用いずにc面サファイア基板上にSnをドーピングしたα―Ga膜を作製した場合、抵抗率は200mΩcm程度になることが記載されている。
特開2013-028480号公報 特開2015-228495号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月 赤岩和明、「コランダム構造酸化ガリウム系半導体の電気特性制御とデバイス応用」、京都大学博士論文、平成28年3月 Chikoidze, E., et al. "Electrical, optical, and magnetic properties of Sn doped α―Ga2O3 thin films.", Journal of Applied Physics 120.2 (2016): 025109.
本発明は、電気特性に優れた結晶性酸化物半導体膜を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、特定の条件下で、ミストCVD法を用いて成膜すると、驚くべきことに、高抵抗化処理も絶縁化処理も行うことなく、また、半値幅が、例えば、100arcsec以上であっても、低抵抗な結晶性酸化物半導体膜が得られ、さらに、得られた結晶性酸化物半導体膜は、クラックが低減されたものであることを見出し、この結晶性酸化物半導体膜が上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
[1] コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、抵抗率が50mΩcm以下であることを特徴とする結晶性酸化物半導体膜。
[2] 前記抵抗率が5mΩcm以下である前記[1]記載の結晶性酸化物半導体膜。
[3] 主面がa面、m面又はr面である前記[1]又は[2]に記載の結晶性酸化物半導体膜。
[4] 主面がa面又はm面である前記[1]~[3]のいずれかに記載の結晶性酸化物半導体膜。
[5] 前記ドーパントが、スズ、ゲルマニウム又はケイ素である前記[1]~[4]のいずれかに記載の結晶性酸化物半導体膜。
[6] 前記ドーパントがスズである前記[1]~[5]のいずれかに記載の結晶性酸化物半導体膜。
[7] 移動度が30cm/Vs以上である前記[1]~[6]のいずれかに記載の結晶性酸化物半導体膜。
[8] キャリア密度が1.0×1018/cm以上である前記[7]記載の結晶性酸化物半導体膜。
[9] 前記結晶性酸化物半導体が、ガリウム、インジウム又はアルミニウムを含む前記[1]~[8]のいずれかに記載の結晶性酸化物半導体膜。
[10] 前記結晶性酸化物半導体が、ガリウムを少なくとも含む前記[1]~[9]のいずれかに記載の結晶性酸化物半導体膜。
[11] 半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、前記[1]~[10]のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。
[12] 半導体装置を備える半導体システムであって、前記半導体装置が、前記[11]記載の半導体装置である半導体システム。
本発明の結晶性酸化物半導体膜は、電気特性に優れている。
実施例において用いられる成膜装置(ミストCVD装置)の概略構成図である。 ショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。 高電子移動度トランジスタ(HEMT)の好適な一例を模式的に示す図である。 金属酸化膜半導体電界効果トランジスタ(MOSFET)の好適な一例を模式的に示す図である。 接合電界効果トランジスタ(JFET)の好適な一例を模式的に示す図である。 絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を模式的に示す図である。 発光素子(LED)の好適な一例を模式的に示す図である。 発光素子(LED)の好適な一例を模式的に示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。
本発明の結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、抵抗率が50mΩcm以下であることを特長とする。本発明においては、前記抵抗率が、10mΩcm以下であるのが好ましく、5mΩcm以下であるのがより好ましい。また、前記結晶性酸化物半導体膜の移動度は、30cm/Vs以上であるのが好ましく、40cm/Vs以上であるのがより好ましく、50cm/Vs以上であるのが最も好ましい。前記移動度は、ホール効果測定にて得られる移動度をいう。本発明においては、前記結晶性酸化物半導体膜のキャリア密度が、1.0×1018/cm以上であるのも好ましい。前記キャリア密度は、ホール効果測定にて得られる半導体膜中のキャリア密度をいう。本発明においては、前記結晶性酸化物半導体膜の主面がa面、m面、またはr面であるのが好ましく、前記主面が、a面またはm面であるのが、より電気特性を向上させることができるのでより好ましい。また、本発明においては、前記結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含むのが好ましく、InAlGaO系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα-Gaである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα-Gaが含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよい。また、前記結晶性酸化物半導体膜の形状等は特に限定されず、四角形状(正方形状、長方形状を含む)であっても、円形状(半円形状を含む)であっても、多角形状であってもよい。前記結晶性酸化物半導体膜の表面積は、特に限定されず、3mm角以上であるのが好ましく、5mm角以上であるのがより好ましく、直径50mm以上であるのが最も好ましい。本発明においては、前記結晶性酸化物半導体膜が、膜表面の光学顕微鏡による観察において、中心3mm角領域にクラックを有しないのが好ましく、中心5mm角領域にクラックを有しないのがより好ましく、中心9.5mm角領域にクラックを有しないのが最も好ましい。また、前記結晶性酸化物半導体膜は、単結晶膜であってもよいし、多結晶膜であってもよいが、単結晶膜であるのが好ましい。
前記結晶性酸化物半導体膜は、ドーパントを含んでいるが、前記ドーパントは特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブ、または鉛等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、スズ、ゲルマニウム、またはケイ素であるのが好ましく、前記ドーパントが、スズまたはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。ドーパントの含有量は、前記結晶性酸化物半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.0001原子%~3原子%であるのが最も好ましい。このような好ましい範囲とすることで、前記結晶性酸化物半導体膜の電気特性をより向上させることができる。
また、前記結晶性酸化物半導体膜は、X線回析法のロッキングカーブ半値幅が100arcsec以上であるのが好ましく、300arcsec以上であるのがより好ましい。前記半値幅の上限は、特に限定されないが、好ましくは1300arcsecであり、より好ましくは1100arcsecである。このような好ましい半値幅とすることにより、得られる結晶性酸化物半導体膜の移動度をより優れたものとすることができる。
上記「半値幅」とは、XRD(X-ray diffraction:X線回折法)によりロッキングカーブ半値幅を測定した値を意味する。この場合測定面方位としては、対称面でのロッキングカーブ測定を行う。より具体的には、例えば、上述で定義した低指数面がc面の場合は006からの回折ピークを、m面の場合は030からの回折ピークを、a面の場合は110からの回折ピークを、r面の場合は024からの回折ピークを用いて、ロッキングカーブ測定をそれぞれ行う。
以下、前記結晶性酸化物半導体膜の好ましい製造方法について説明するが、本発明はこれら好ましい製造方法に限定されない。
前記結晶性酸化物半導体膜の好ましい製造方法としては、例えば図1のようなミストCVD装置を用いて、原料溶液を霧化または液滴化し(霧化・液滴化工程)、得られたミストまたは液滴をキャリアガスで成膜室内に搬送し(搬送工程)、ついで成膜室内で前記ミストまたは液滴を熱反応させることによって、結晶基板上に、結晶性酸化物半導体膜を成膜する(成膜工程)方法において、主面がa面又はm面であるコランダム構造を有している結晶基板を用いること、またはバッファ層が形成されており、かつオフ角を有する結晶基板を用いることなどが挙げられるが、本発明においては、主面がa面又はm面であるコランダム構造を有している結晶基板であって、バッファ層が形成されている結晶基板を用いることが、移動度がより向上するので、好ましい。なお、バッファ層はドーパントを含んでいてもよいし、含んでいなくてもよい。
(結晶基板)
前記結晶基板は、主面の全部または一部にコランダム構造を有している基板であれば特に限定されないが、結晶成長面側の主面の全部または一部にコランダム構造を有している基板であるのが好ましく、結晶成長面側の主面の全部にコランダム構造を有している基板であるのがより好ましい。また、本発明においては、前記主面がa面、m面またはr面であるのが好ましく、前記主面がa面またはm面であるのが、より電気特性を向上させることができるのでより好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、0.2°~12.0°のオフ角などが挙げられるが、本発明においては、前記オフ角が、0.2°~6.0°であるのが好ましく、0.5°~4.0°であるのがより好ましく、0.5°~3.0°であるのが最も好ましい。ここで、オフ角とは、半導体薄膜の主面(表面)の法線ベクトルと低指数面の法線ベクトルとがなす角の小さい方の確度を示す。なお、本発明では、半導体薄膜の主面(表面)の法線ベクトルとSEMI M65-0306の図1に規定されている結晶面(例えば、c面、a面、m面、r面)の法線ベクトルとが為す角を比較し、最も小さい角度を有する面を低指数面という。本発明においては、前記結晶基板がオフ角を有する場合、m面を主面とするのが好ましい。前記基板形状は、板状であって、前記結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板の形状は、特に限定されず、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状を好適に用いることができる。本発明においては、前記基板の形状を好ましい形状にすることにより、基板上に形成される膜の形状を設定することができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、前記結晶性酸化物半導体膜の面積を大きくすることができる。前記結晶基板の基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料は、例えば、α―Al(サファイア基板)またはα―Gaが好適に挙げられ、a面サファイア基板、m面サファイア基板、r面サファイア基板やα酸化ガリウム基板(a面、m面またはr面)などがより好適な例として挙げられる。
前記のドーパントを含まないバッファ層としては、例えば、α―Fe、α―Ga、α―Al及びこれらの混晶などが挙げられる。本発明においては、前記バッファ層が、α―Gaであるのが好ましい。前記バッファ層の積層手段は特に限定されず、公知の積層手段であってよく、前記結晶性酸化物半導体膜の成膜手段と同様であってもよい。
(霧化・液滴化工程)
霧化・液滴化工程は、前記原料溶液を霧化または液滴化する。前記原料溶液の霧化手段または液滴化手段は、前記原料溶液を霧化または液滴化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段または液滴化手段が好ましい。超音波を用いて得られたミストまたは液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1~10μmである。
(原料溶液)
前記原料溶液は、ミストCVDにより、前記結晶性酸化物半導体が得られる溶液であって、前記ドーパントを含んでいれば特に限定されない。前記原料溶液としては、例えば、金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記金属は、半導体を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%~50モル%であり、より好ましくは0.01モル%~50モル%である。
また、原料溶液には、通常、ドーパントが含まれている。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、結晶性酸化物半導体膜の導電性を容易に制御することができる。前記ドーパントとしては、例えば前記金属が少なくともガリウムを含む場合には、スズ、ゲルマニウム、ケイ素または鉛などのn型ドーパント等が挙げられる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約1×1016/cm~1×1022/cmであってもよいし、また、ドーパントの濃度を例えば約1×1017/cm以下の低濃度にしてもよいし、ドーパントを約1×1020/cm以上の高濃度で含有させてもよい。本発明においては、ドーパントの濃度が1×1018/cm以上であるのが好ましい。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
(搬送工程)
搬送工程では、キャリアガスでもって前記ミストまたは前記液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが挙げられ、好適な例として、酸素、オゾン、窒素やアルゴン等の不活性ガスが挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
(成膜工程)
成膜工程では、成膜室内で前記ミストまたは液滴を熱反応させることによって、基体上に、結晶性酸化物半導体膜を成膜する。熱反応は、熱でもって前記ミストまたは液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
上記のようにして得られた結晶性酸化物半導体膜は、低抵抗であるだけでなく、電気特性に優れ、クラックが低減されており、工業的に有用なものである。このような結晶性酸化物半導体膜は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、前記結晶性酸化物半導体膜は、前記半導体装置のn型半導体層(n+型半導体層、n-型半導体層を含む)に用いられる。また、本発明においては、前記結晶性酸化物半導体膜を、そのままで用いてもよいし、前記基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。
また、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)または発光ダイオード(LED)などが挙げられる。
以下、本発明の結晶性酸化物半導体膜をn型半導体層(n+型半導体やn-半導体層等)に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層(例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等)などが含まれていてもよいし、また、緩衝層(バッファ層)なども適宜省いてもよい。
図2は、本発明に係るショットキーバリアダイオード(SBD)の一例を示している。図2のSBDは、n-型半導体層101a、n+型半導体層101b、ショットキー電極105aおよびオーミック電極105bを備えている。
ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ-ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。
ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、前記金属のうち2種類の第1の金属と第2の金属とを用いてショットキー電極を形成する場合、第1の金属からなる層と第2の金属からなる層を積層させ、第1の金属からなる層および第2の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。
図2のSBDに逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層101aの中に広がるため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極105bからショットキー電極105aへ電子が流れる。このようにして前記半導体構造を用いたSBDは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。
(HEMT)
図3は、本発明に係る高電子移動度トランジスタ(HEMT)の一例を示している。図3のHEMTは、バンドギャップの広いn型半導体層121a、バンドギャップの狭いn型半導体層121b、n+型半導体層121c、半絶縁体層124、緩衝層128、ゲート電極125a、ソース電極125bおよびドレイン電極125cを備えている。
(MOSFET)
本発明の半導体装置がMOSFETである場合の一例を図4に示す。図4のMOSFETは、トレンチ型のMOSFETであり、n-型半導体層131a、n+型半導体層131b及び131c、ゲート絶縁膜134、ゲート電極135a、ソース電極135bおよびドレイン電極135cを備えている。
(JFET)
図5は、n-型半導体層141a、第1のn+型半導体層141b、第2のn+型半導体層141c、p型半導体層142、ゲート電極145a、ソース電極145bおよびドレイン電極145cを備えている接合電界効果トランジスタ(JFET)の好適な一例を示す。
(IGBT)
図6は、n型半導体層151、n-型半導体層151a、n+型半導体層151b、p型半導体層152、ゲート絶縁膜154、ゲート電極155a、エミッタ電極155bおよびコレクタ電極155cを備えている絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を示す。
(LED)
本発明の半導体装置が発光ダイオード(LED)である場合の一例を図7に示す。図7の半導体発光素子は、第2の電極165b上にn型半導体層161を備えており、n型半導体層161上には、発光層163が積層されている。そして、発光層163上には、p型半導体層162が積層されている。p型半導体層162上には、発光層163が発生する光を透過する透光性電極167を備えており、透光性電極167上には、第1の電極165aが積層されている。なお、図7の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
透光性電極の材料としては、インジウム(In)またはチタン(Ti)を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeOまたはこれらの2以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。
図7の半導体発光素子によれば、第1の電極165aを正極、第2の電極165bを負極とし、両者を介してp型半導体層162、発光層163およびn型半導体層161に電流を流すことで、発光層163が発光するようになっている。
第1の電極165a及び第2の電極165bの材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ-ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ-ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ-ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。
なお、発光素子の別の態様を図8に示す。図8の発光素子では、基板169上にn型半導体層161が積層されており、p型半導体層162、発光層163およびn型半導体層161の一部を切り欠くことによって露出したn型半導体層161の半導体層露出面上の一部に第2の電極165bが積層されている。
前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図9に電源システムの例を示す。図9は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図10に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図11に示す。図11は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A~B)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。
以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
(実施例1)
1.成膜装置
図1を用いて、本実施例で用いたミストCVD装置を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。成膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
2.原料溶液の作製
ガリウムアセチルアセトナートと塩化スズ(II)を超純水に混合し、ガリウムに対するスズの原子比が1:0.002およびガリウム0.05モル/Lとなるように水溶液を調整し、この際、塩酸を体積比で1.5%を含有させ、これを原料溶液24aとした。
3.成膜準備
上記2.で得られた原料溶液24aをミスト発生源24内に収容した。次に、基板20として、表面にバッファ層として、α―Ga膜(ノンドープ)が積層されているm面サファイア基板をサセプタ21上に設置し、ヒーター28を作動させて成膜室27内の温度を460℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを成膜室27内に供給し、成膜室27の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を1.0L/minに、キャリアガス(希釈)の流量を0.5L/minにそれぞれ調節した。なお、キャリアガスとして窒素を用いた。
4.半導体膜形成
次に、超音波振動子26を2.4MHzで振動させ、その振動を、水25aを通じて原料溶液24aに伝播させることによって、原料溶液24aを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室27内に導入され、大気圧下、460℃にて、供給管27内でミストが反応して、基板20上に半導体膜が形成された。なお、膜厚は2.5μmであり、成膜時間360分間であった。
(実施例2~実施例4)
基板として、オフ角を有するm面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。なお、オフ角は、実施例2が0.5°であり、実施例3が2.0°であり、実施例4が3.0°であった。得られた結晶性酸化物半導体膜の膜厚は、それぞれ、実施例2が3.0μmであり、実施例3が2.9μmであり、実施例4が3.3μmであった。
(実施例5)
再現性を確認するために、実施例4と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、3.4μmであった。なお、再現性の確認は下記試験例にて行った。そして、表1から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
(実施例6)
原料溶液として臭化ガリウムと臭化スズを超純水に混合し、ガリウムに対するスズの原子比が1:0.08及びガリウム0.1モル/Lとなるように水溶液を調整し、この際、臭化水素酸を体積比10%含有させた水溶液を用いたこと、基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、表面にバッファ層が積層されていないa面サファイア基板を用いたこと、及び成膜時間を10分としたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
(実施例7)
基板として、表面にバッファ層が積層されていないa面サファイア基板に代えて、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているa面サファイア基板を用いたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.3μmであった。
(実施例8)
再現性を確認するために、実施例7と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.3μmであった。なお、再現性の確認は下記試験例にて行った。そして、表1から明らかな通り、再現性が良好であることを確認した。また、膜厚からも再現性が良好であることがわかる。
(実施例9)
基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、表面にバッファ層としてα―Ga膜(Snドープ)が積層されているa面サファイア基板を用いたこと、及び成膜時間を180分としたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
(実施例10)
基板として、表面にバッファ層としてα―Ga膜(Snドープ)が積層されているa面サファイア基板に代えて、表面にバッファ層が積層されていないa面サファイア基板を用いたこと以外は、実施例9と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、0.9μmであった。
(実施例11)
原料溶液として、臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が1:0.01およびガリウム0.1モル/Lとなるように原料溶液を調整し、この際、臭化水素酸を体積比で20%含有させた水溶液を用いたこと、及び成膜時間を30分としたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。
(実施例12)
成膜時間を720分としたこと以外は、実施例3と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、3.8μmであった。
(実施例13)
基板として、表面にバッファ層が積層されていないa面サファイア基板に代えて、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているr面サファイア基板を用いたこと、及び成膜時間を300分としたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。得られた結晶性酸化物半導体膜の膜厚は、5.0μmであった。
(比較例1)
基板として、m面サファイア基板に代えて、c面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。
(比較例2)
臭化ガリウムと酸化ゲルマニウムを超純水に混合し、ガリウムに対するゲルマニウムの原子比が1:005となるように原料溶液を調整したこと、及び基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えて、c面サファイア基板を用いたこと以外は、実施例6と同様にして結晶性酸化物半導体膜を得た。
(比較例3)
臭化ガリウムと臭化スズを超純水に混合し、ガリウムに対するスズの原子比が1:0.005となるように原料溶液を調整したこと、及び基板として、表面にバッファ層としてα―Ga膜(ノンドープ)が積層されているm面サファイア基板に代えてc面サファイア基板を用いたこと以外は、実施例6と同様にして結晶性酸化物半導体膜を得た。
(試験例1)
X線回析装置を用いて、実施例1~13及び比較例1~3において得られた結晶性酸化物半導体膜につき、相の同定を行った。同定は、XRD回析装置を用いて、15度から95度の角度で2θ/ωスキャンを行うことにより行った。測定は、CuKα線を用いて行った。その結果、実施例1~5及び実施例12において得られた結晶性酸化物半導体膜は、全てm面α―Gaであった。また、実施例6~11において得られた膜は、全てa面α―Gaであり、実施例13において得られた膜は、r面α―Gaであった。また、比較例1~3において得られた膜は、全てc面α-Gaであった。実施例1、2、4において得られた結晶性酸化物半導体膜は65度付近の、実施例7~11において得られた膜は36度付近の、比較例1において得られた膜は40度付近の2θ/ωスキャンピーク位置において、ロッキングカーブ半値幅をそれぞれ測定した結果を、表1~3に示す。
(試験例2)
実施例1~13及び比較例1~3において得られた結晶性酸化物半導体膜につき、van der pauw法により、ホール効果測定を実施した。実施例1~13及び比較例1~3において得られた結晶性酸化物半導体膜のキャリア密度、移動度および抵抗率を表1~3に示す。表1からわかるように、本発明の結晶性酸化物半導体膜は、電気特性に優れており、特に、低抵抗であることが分かる。
(試験例3)
実施例1~13及び比較例1~3において得られた結晶性酸化物半導体膜につき、光学顕微鏡を用いて膜表面の観察を行った。観察において、膜表面の中心3mm角領域にクラックが見られなかった場合を○、中心3mm角領域にクラックが見られた場合を×として、表1~3に観察結果を示す。表1~3から、本発明の結晶性酸化物半導体膜は、クラックが低減されたものであることが分かる。
(実施例14)
ドーパント原料として、ビスアセチルアセトナートシリコンジイソシアネートを用いたこと以外は、実施例6と同様にして、結晶性酸化物半導体膜を得た。その結果、実施例1において得られた結晶性酸化物半導体膜と同等の性能を示していることが分かった。
本発明の結晶性酸化物半導体膜は、半導体装置(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置等に有用である。
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
101a n-型半導体層
101b n+型半導体層
102 p型半導体層
103 半絶縁体層
104 絶縁体層
105a ショットキー電極
105b オーミック電極
121a バンドギャップの広いn型半導体層
121b バンドギャップの狭いn型半導体層
121c n+型半導体層
123 p型半導体層
124 半絶縁体層
125a ゲート電極
125b ソース電極
125c ドレイン電極
128 緩衝層
131a n-型半導体層
131b 第1のn+型半導体層
131c 第2のn+型半導体層
132 p型半導体層
134 ゲート絶縁膜
135a ゲート電極
135b ソース電極
135c ドレイン電極
141a n-型半導体層
141b 第1のn+型半導体層
141c 第2のn+型半導体層
142 p型半導体層
145a ゲート電極
145b ソース電極
145c ドレイン電極
151 n型半導体層
151a n-型半導体層
151b n+型半導体層
152 p型半導体層
154 ゲート絶縁膜
155a ゲート電極
155b エミッタ電極
155c コレクタ電極
161 n型半導体層
162 p型半導体層
163 発光層
165a 第1の電極
165b 第2の電極
167 透光性電極
169 基板

Claims (8)

  1. コランダム構造を有する結晶性酸化物半導体を主成分として含み、さらにドーパントを含む結晶性酸化物半導体膜であって、前記結晶性酸化物半導体膜中の金属元素中のガリウムの原子比が0.8以上であって、主面がr面であり、前記結晶性酸化物半導体の禁制帯幅が、Gaの禁制帯幅と同等であるかまたはGaの禁制帯幅よりも小さく、抵抗率が50mΩcm以下であることを特徴とする結晶性酸化物半導体膜。
  2. 前記抵抗率が30mΩcm以下である請求項1に記載の結晶性酸化物半導体膜。
  3. 前記ドーパントが、スズ、ゲルマニウム又はケイ素である請求項1または2に記載の結晶性酸化物半導体膜。
  4. 前記ドーパントがスズである請求項1~3のいずれかに記載の結晶性酸化物半導体膜。
  5. キャリア密度が1.0×1018/cm以上である請求項1~4のいずれかに記載の結晶性酸化物半導体膜。
  6. 前記結晶性酸化物半導体が、さらにインジウム又はアルミニウムを含む請求項1~のいずれかに記載の結晶性酸化物半導体膜。
  7. 半導体層と電極とを少なくとも含む半導体装置であって、前記半導体層として、請求項1~のいずれかに記載の結晶性酸化物半導体膜が用いられている半導体装置。
  8. 半導体装置を備える半導体システムであって、前記半導体装置が、請求項に記載の半導体装置である半導体システム。

JP2022114534A 2016-08-31 2022-07-19 結晶性酸化物半導体膜および半導体装置 Active JP7358718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022114534A JP7358718B2 (ja) 2016-08-31 2022-07-19 結晶性酸化物半導体膜および半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016170410A JP7126082B2 (ja) 2016-08-31 2016-08-31 結晶性酸化物半導体膜および半導体装置
JP2022114534A JP7358718B2 (ja) 2016-08-31 2022-07-19 結晶性酸化物半導体膜および半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016170410A Division JP7126082B2 (ja) 2016-08-31 2016-08-31 結晶性酸化物半導体膜および半導体装置

Publications (2)

Publication Number Publication Date
JP2022172066A JP2022172066A (ja) 2022-11-15
JP7358718B2 true JP7358718B2 (ja) 2023-10-11

Family

ID=61566263

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016170410A Active JP7126082B2 (ja) 2016-08-31 2016-08-31 結晶性酸化物半導体膜および半導体装置
JP2022114534A Active JP7358718B2 (ja) 2016-08-31 2022-07-19 結晶性酸化物半導体膜および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016170410A Active JP7126082B2 (ja) 2016-08-31 2016-08-31 結晶性酸化物半導体膜および半導体装置

Country Status (1)

Country Link
JP (2) JP7126082B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021010237A1 (ja) * 2019-07-12 2021-01-21 株式会社Flosfia 酸化物半導体膜及び半導体装置
WO2021010238A1 (ja) * 2019-07-12 2021-01-21 株式会社Flosfia 酸化物膜及び半導体装置
WO2022004279A1 (ja) 2020-06-29 2022-01-06 信越化学工業株式会社 成膜用ドーピング原料溶液の製造方法、積層体の製造方法、成膜用ドーピング原料溶液及び半導体膜
CN116759458B (zh) * 2023-08-17 2023-10-13 苏州燎塬半导体有限公司 一种氧化镓结型场效应晶体管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222772A (ja) 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2009108420A (ja) 1999-07-16 2009-05-21 Hoya Corp 低抵抗ito薄膜及びその製造方法
JP2012156245A (ja) 2011-01-25 2012-08-16 Tohoku Univ 半導体装置の製造方法、および半導体装置
JP2015196603A (ja) 2014-03-31 2015-11-09 株式会社Flosfia 結晶性積層構造体、半導体装置
JP2015199648A (ja) 2014-03-31 2015-11-12 株式会社Flosfia 結晶性積層構造体、半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6732201B2 (ja) 2015-11-11 2020-07-29 国立大学法人京都工芸繊維大学 発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009108420A (ja) 1999-07-16 2009-05-21 Hoya Corp 低抵抗ito薄膜及びその製造方法
JP2002222772A (ja) 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体基板の製造方法
JP2012156245A (ja) 2011-01-25 2012-08-16 Tohoku Univ 半導体装置の製造方法、および半導体装置
JP2015196603A (ja) 2014-03-31 2015-11-09 株式会社Flosfia 結晶性積層構造体、半導体装置
JP2015199648A (ja) 2014-03-31 2015-11-12 株式会社Flosfia 結晶性積層構造体、半導体装置

Also Published As

Publication number Publication date
JP2022172066A (ja) 2022-11-15
JP2018035044A (ja) 2018-03-08
JP7126082B2 (ja) 2022-08-26

Similar Documents

Publication Publication Date Title
CN107799584B (zh) 结晶性氧化物半导体膜、半导体装置及半导体系统
JP7391290B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6994181B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP6951714B2 (ja) p型酸化物半導体及びその製造方法
JP7358718B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP7315137B2 (ja) 結晶性酸化物膜
KR102467802B1 (ko) 산화물 반도체 막 및 그 제조 방법
JP6904517B2 (ja) 結晶性酸化物半導体膜およびその製造方法
JP2020107635A (ja) 結晶性酸化物半導体
JP7014355B2 (ja) 積層構造体および半導体装置
JP6701472B2 (ja) 結晶性酸化物半導体膜および半導体装置
JPWO2019098295A1 (ja) p型酸化物半導体膜及びその形成方法
KR20190023053A (ko) p형 산화물 반도체 및 그 제조 방법
JP7011219B2 (ja) 積層構造体および半導体装置
JP6770674B2 (ja) 積層構造体および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230907

R150 Certificate of patent or registration of utility model

Ref document number: 7358718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150