[go: up one dir, main page]

CN116759458B - 一种氧化镓结型场效应晶体管及其制备方法 - Google Patents

一种氧化镓结型场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN116759458B
CN116759458B CN202311035953.7A CN202311035953A CN116759458B CN 116759458 B CN116759458 B CN 116759458B CN 202311035953 A CN202311035953 A CN 202311035953A CN 116759458 B CN116759458 B CN 116759458B
Authority
CN
China
Prior art keywords
doped semiconductor
gallium oxide
semiconductor epitaxial
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311035953.7A
Other languages
English (en)
Other versions
CN116759458A (zh
Inventor
许照原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Liaoyuan Semiconductor Co ltd
Original Assignee
Suzhou Liaoyuan Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Liaoyuan Semiconductor Co ltd filed Critical Suzhou Liaoyuan Semiconductor Co ltd
Priority to CN202311035953.7A priority Critical patent/CN116759458B/zh
Publication of CN116759458A publication Critical patent/CN116759458A/zh
Application granted granted Critical
Publication of CN116759458B publication Critical patent/CN116759458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体技术领域,具体提供一种氧化镓结型场效应晶体管及其制备方法,旨在解决现有对氧化镓进行有效的P型掺杂比较困难,极大的影响了结型场效应晶体管的性能的问题。为此目的,本发明的氧化镓结型场效应晶体管通过形成第一掺杂半导体外延层作为栅极区域,该第一掺杂半导体外延层至少覆盖鳍式氧化镓漂移层的平坦部显露出的上表面且与鳍式氧化镓漂移层的材料不同,避免了现有技术中进行有效P型掺杂比较困难的问题,可以保证良好的栅控特性,有利于提高结型场效应晶体管的性能。

Description

一种氧化镓结型场效应晶体管及其制备方法
技术领域
本发明涉及半导体技术领域,具体提供一种氧化镓结型场效应晶体管及其制备方法。
背景技术
因具有较宽禁带、耐压、稳定等优良特性,氧化镓受到了广泛的关注并应用于半导体器件的制备中。例如,可以基于氧化镓制备结型场效应晶体管。在基于氧化镓制备结型场效应晶体管时,通常可以为在N型氧化镓上通过离子注入的方式形成P型掺杂的区域,但由于对氧化镓进行有效的P型掺杂比较困难,极大的影响了结型场效应晶体管的性能。
发明内容
本发明旨在解决上述技术问题,即,解决现有对氧化镓进行有效的P型掺杂比较困难,极大的影响了结型场效应晶体管的性能的问题。
在第一方面,本发明提供一种氧化镓结型场效应晶体管,其包括:
第一导电类型的氧化镓衬底;
位于所述氧化镓衬底第一表面上的第一电极层;
位于所述氧化镓衬底上与所述第一表面相对的第二表面上的鳍式氧化镓漂移层;所述鳍式氧化镓漂移层包括鳍部和平坦部,所述鳍式氧化镓漂移层为第一导电类型;
至少覆盖所述平坦部显露出的上表面的第一掺杂半导体外延层,所述第一掺杂半导体外延层为第二导电类型,所述第一掺杂半导体外延层与所述鳍式氧化镓漂移层的材料不同;
位于所述第一掺杂半导体外延层上的栅电极层;以及,
位于所述鳍部上表面的第二电极层。
在一些实施例中,还包括:
至少覆盖所述第一掺杂半导体外延层的第二掺杂半导体外延层,所述第二掺杂半导体外延层为第一导电类型,或,所述第二掺杂半导体外延层为第二导电类型且掺杂浓度小于所述第一掺杂半导体外延层的掺杂浓度。
在一些实施例中,所述第一掺杂半导体外延层覆盖所述平坦部显露出的上表面。
在一些实施例中,所述第二掺杂半导体外延层随形覆盖所述第一掺杂半导体外延层以及所述鳍部的侧壁。
在一些实施例中,所述第二掺杂半导体外延层覆盖所述第一掺杂半导体外延层且所述第二掺杂半导体外延层与所述鳍部的上表面齐平。
在一些实施例中,所述第一掺杂半导体外延层随形覆盖所述平坦部显露出的上表面以及所述鳍部的侧壁。
在一些实施例中,所述第二掺杂半导体外延层随形覆盖所述第一掺杂半导体外延层。
在一些实施例中,所述第一导电类型为N型,所述第二导电类型为P型。
在第二方面,本发明提供了一种氧化镓结型场效应晶体管制备方法,其包括:
在氧化镓衬底的第一表面上形成第一电极层;
在所述氧化镓衬底与所述第一表面相对的第二表面上形成氧化镓漂移层,所述氧化镓衬底和所述氧化镓漂移层均为第一导电类型;
对所述氧化镓漂移层进行图案化,得到鳍式氧化镓漂移层;所述鳍式氧化镓漂移层包括鳍部和平坦部;
外延生长至少覆盖所述平坦部显露出的上表面的第一掺杂半导体外延层,所述第一掺杂半导体外延层为第二导电类型,所述第一掺杂半导体外延层与所述鳍式氧化镓漂移层的材料不同;
在所述第一掺杂半导体外延层上形成栅电极层;
在所述鳍部上表面形成第二电极层。
在一些实施例中,在所述第一掺杂半导体外延层上形成栅电极层之前,所述方法还包括:
外延生长至少覆盖所述第一掺杂半导体外延层的第二掺杂半导体外延层,所述第二掺杂半导体外延层为第一导电类型,或,所述第二掺杂半导体外延层为第二导电类型且掺杂浓度小于所述第一掺杂半导体外延层的掺杂浓度。
在采用上述技术方案的情况下,本发明能够通过形成第一掺杂半导体外延层作为栅极区域,该第一掺杂半导体外延层至少覆盖鳍式氧化镓漂移层的平坦部显露出的上表面且与鳍式氧化镓漂移层的材料不同,避免了现有技术中进行有效P型掺杂比较困难的问题,可以保证良好的栅控特性,有利于提高结型场效应晶体管的性能。
附图说明
下面结合附图来描述本发明的优选实施方式,附图中:
图1是本发明实施例提供的一种氧化镓结型场效应晶体管的侧视结构示意图;
图2是本发明另一实施例提供的一种氧化镓结型场效应晶体管的侧视结构示意图;
图3是本发明实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管的侧视结构示意图;
图4是本发明另一实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管的侧视结构示意图;
图5是本发明另一实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管的侧视结构示意图;
图6是本发明实施例提供的形成肖特基接触的氧化镓结型场效应晶体管的侧视结构示意图;
图7是本发明另一实施例提供的形成肖特基接触的氧化镓结型场效应晶体管的侧视结构示意图;
图8是本发明实施例提供的一种氧化镓结型场效应晶体管制备方法的流程示意图。
具体实施方式
下面参照附图来描述本发明的一些实施方式。本领域技术人员应当理解的是,这些实施方式仅仅用于解释本发明的技术原理,并非旨在限制本发明的保护范围。
在本发明的描述中,需要说明的是,属于“上”、“下”、“左”、“右”、“竖直”、 “水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,使用序数词(例如,“第一”、“第二”等)是为了对物体进行区分,并不限于该顺序,而不能理解为指示或暗示相对重要性。
如背景技术部分的描述,现有对氧化镓进行有效的P型掺杂比较困难,极大的影响了结型场效应晶体管的性能。有鉴于此,本发明提供了一种氧化镓结型场效应晶体管,其可以包括第一导电类型的氧化镓衬底;位于氧化镓衬底第一表面上的第一电极层;位于氧化镓衬底上与第一表面相对的第二表面上的鳍式氧化镓漂移层;鳍式氧化镓漂移层包括鳍部和平坦部,鳍式氧化镓漂移层为第一导电类型;至少覆盖平坦部显露出的上表面的第一掺杂半导体外延层,第一掺杂半导体外延层为第二导电类型,第一掺杂半导体外延层与鳍式氧化镓漂移层的材料不同;位于第一掺杂半导体外延层上的栅电极层;以及,位于鳍部上表面的第二电极层。通过形成与鳍式氧化镓漂移层材料不同的第一掺杂半导体外延层,避免了现有技术中进行有效P型掺杂比较困难的问题,可以保证良好的栅控特性,有利于提高结型场效应晶体管的性能。
在一些实施例中,第一掺杂半导体外延层可以只覆盖平坦部显露出的上表面,具体可参见图1所示,图1是本发明实施例提供的一种氧化镓结型场效应晶体管的侧视结构示意图,其可以包括:
第一导电类型的氧化镓衬底10;
位于氧化镓衬底10第一表面上的第一电极层11;
位于氧化镓衬底10上与第一表面相对的第二表面上的鳍式氧化镓漂移层12;鳍式氧化镓漂移层12包括鳍部121和平坦部122,鳍式氧化镓漂移层12为第一导电类型;
覆盖平坦部122显露出的上表面的第一掺杂半导体外延层13,第一掺杂半导体外延层13为第二导电类型,第一掺杂半导体外延层13与鳍式氧化镓漂移层12的材料不同;
位于第一掺杂半导体外延层13上的栅电极层14;以及,
位于鳍部121上表面的第二电极层15。
在一些实施例中,第一导电类型可以为N型,第二导电类型可以为P型,氧化镓衬底10可以为N+型掺杂的Ga2O3衬底。
在一些实施例中,第一电极层11可以通过采用磁控溅射或电子束蒸发的方式沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料制得。
在一些实施例中,第一导电类型为N型时,鳍式氧化镓漂移层12可以为N-型掺杂的Ga2O3层。在一些实施例中,可以采用化学气相沉积、物理气相沉积或原子层沉积的方法在氧化镓衬底10上沉积氧化镓漂移层,再对部分氧化镓漂移层进行刻蚀,得到鳍式氧化镓漂移层12。
在一些实施例中,可以通过异质外延生长的方法在平坦部122上形成P型掺杂的第一掺杂半导体外延层13,在一些实施例中,第一掺杂半导体外延层13可以为P+型掺杂的GaN层或NiO层,在其他实施例中,第一掺杂半导体外延层13也可以为其他合适的半导体材料层。
作为示例,可以采用氢化物外延生长法、分子束外延或金属有机化学气相沉积法中的任意一种方法在平坦部122显露出的上表面形成P+型掺杂的GaN层,作为第一掺杂半导体外延层13。
第一掺杂半导体外延层13和鳍式氧化镓漂移层12之间形成异质PN结,栅电极层14通过改变异质PN结的耗尽区宽度可以实现控制氧化镓结型场效应晶体管的导通和关断,避免了现有技术中在氧化镓漂移层中通过离子注入方式形成P型掺杂,有效的P型掺杂比较困难的问题,可以保证良好的栅控特性,有利于提高结型场效应晶体管的性能。
在一些实施例中,栅电极层14可以通过采用磁控溅射或电子束蒸发的方式沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料制得。
在一些实施例中,第二电极层15可以通过采用磁控溅射或电子束蒸发的方式沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料制得。
在一些实施例中,第一电极层11可以为源极,第二电极层15可以为漏极;在另一些实施例中,第一电极层11可以为漏极,第二电极层15可以为源极,具体可以根据实际的需求进行设置。
在另一些实施例中,第一导电类型可以为P型,第二导电类型可以为N型,相应地,可以采用外延生长的方法在氧化镓衬底10上形成氧化镓漂移层,通过对氧化镓漂移层进行刻蚀得到鳍式氧化镓漂移层12。
在一些实施例中,参见图2所示,还可以通过异质外延生长的方法形成随形覆盖平坦部122显露出的上表面以及鳍部121的侧壁的第一掺杂半导体外延层13’。
在一些实施例中,第一掺杂半导体外延层13’可以为P+型掺杂的GaN层或NiO层,在其他实施例中,第一掺杂半导体外延层13’也可以为其他合适的半导体材料层。
作为示例,可以采用氢化物外延生长法、分子束外延或金属有机化学气相沉积法中的任意一种方法在平坦部122显露出的上表面以及鳍部121的侧壁形成P+型掺杂的GaN层,作为第一掺杂半导体外延层13’。
在一些实施例中,为了进一步提高氧化镓结型场效应晶体管的栅极的耐压能力,提高栅极允许的最大栅压,还可以形成至少覆盖第一掺杂半导体外延层的第二掺杂半导体外延层,第二掺杂半导体外延层为第一导电类型,或者,第二掺杂半导体外延层为第二导电类型且掺杂浓度小于第一掺杂半导体外延层的掺杂浓度,具体可参见以下实施例的描述。
参见图3所示,图3是本发明实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管的侧视结构示意图,其可以包括:
第一导电类型的氧化镓衬底10;
位于氧化镓衬底10第一表面上的第一电极层11;
位于氧化镓衬底10上与第一表面相对的第二表面上的鳍式氧化镓漂移层12;鳍式氧化镓漂移层12包括鳍部121和平坦部122,鳍式氧化镓漂移层12为第一导电类型;
覆盖平坦部122显露出的上表面的第一掺杂半导体外延层13,第一掺杂半导体外延层13为第二导电类型,第一掺杂半导体外延层13与鳍式氧化镓漂移层12的材料不同;
随形覆盖第一掺杂半导体外延层13以及鳍部121的侧壁的第二掺杂半导体外延层16A;第二掺杂半导体外延层16A为第一导电类型;
位于第二掺杂半导体外延层13上的栅电极层14;以及,
位于鳍部121上表面的第二电极层15。
其中,氧化镓衬底10、第一电极层11、鳍式氧化镓漂移层12、第一掺杂半导体外延层13和第二电极层15可以和上述图1对应实施例采用相同的材料以及相同的制备方法得到。为了简要起见,在此不再赘述,具体可参见上文中的描述。
在本发明实施例中,第二掺杂半导体外延层16A为第一导电类型,第一导电类型为N型,第二导电类型为P型时,第二掺杂半导体外延层16A和第一掺杂半导体外延层13形成反偏PN结构,可以提高栅极允许的最大栅压,提高栅极的耐压能力,从而提高器件的性能。
在一些实施例中,第二掺杂半导体外延层16A可以和第一掺杂半导体外延层13采用相同或不同的材料,作为示例,第二掺杂半导体外延层16A可以为N型掺杂的GaN层或NiO层。
在一些实施例中,可以采用氢化物外延生长法、分子束外延或金属有机化学气相沉积法中的任意一种方法形成N型掺杂的第二掺杂半导体外延层16A。
在一些实施例中,可以采用磁控溅射或电子束蒸发的方式在第二掺杂半导体外延层16A上沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料,制得栅电极层14,其中栅电极层14和第一掺杂半导体外延层13在氧化镓衬底10上的正投影至少部分重叠。在其他实施例中,第二掺杂半导体外延层也可以仅覆盖第一掺杂半导体外延层13。
在另一些实施例中,参见图4所示,还可以通过外延生长方法在第一掺杂半导体外延层13上形成第二掺杂半导体外延层16B,第二掺杂半导体外延层16B与鳍部121的上表面齐平。
其中,第一掺杂半导体外延层13和第二掺杂半导体外延层16B的厚度可以相同也可以不同,具体可根据实际需求进行设置。
在另一些实施例中,参见图5所示,图5是本发明另一实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管的侧视结构示意图,其可以包括:
第一导电类型的氧化镓衬底10;
位于氧化镓衬底10第一表面上的第一电极层11;
位于氧化镓衬底10上与第一表面相对的第二表面上的鳍式氧化镓漂移层12;鳍式氧化镓漂移层12包括鳍部121和平坦部122,鳍式氧化镓漂移层12为第一导电类型;
随形覆盖平坦部122显露出的上表面以及鳍部121的侧壁的第一掺杂半导体外延层13’,第一掺杂半导体外延层13’为第二导电类型,第一掺杂半导体外延层13’与鳍式氧化镓漂移层12的材料不同;
随形覆盖第一掺杂半导体外延层13’的第二掺杂半导体外延层16C;第二掺杂半导体外延层16C为第一导电类型;
位于第二掺杂半导体外延层16C上的栅电极层14;以及,
位于鳍部121上表面的第二电极层15。
其中,氧化镓衬底10、第一电极层11、鳍式氧化镓漂移层12、第一掺杂半导体外延层13’、栅电极层14、第二电极层15以及第二掺杂半导体外延层16C可以和上述图3对应实施例采用相同的材料以及相同的制备方法得到。为了简要起见,在此不再赘述,具体可参见上文中的描述。
以上是本发明实施例提供的形成反偏PN结构的氧化镓结型场效应晶体管,其有利于提供更大的栅极电压范围,但制备工艺相对复杂且成本相对较高。基于此,在本发明的另一方面还提供了一种形成肖特基接触的氧化镓结型场效应晶体管,具体可参见下文中的描述。
参见图6所示,图6是本发明实施例提供的形成肖特基接触的氧化镓结型场效应晶体管的侧视结构示意图,其可以包括:
第一导电类型的氧化镓衬底10;
位于氧化镓衬底10第一表面上的第一电极层11;
位于氧化镓衬底10上与第一表面相对的第二表面上的鳍式氧化镓漂移层12;鳍式氧化镓漂移层12包括鳍部121和平坦部122,鳍式氧化镓漂移层12为第一导电类型;
覆盖平坦部122显露出的上表面的第一掺杂半导体外延层13,第一掺杂半导体外延层13为第二导电类型,第一掺杂半导体外延层13与鳍式氧化镓漂移层12的材料不同;
覆盖第一掺杂半导体外延层13的第二导电类型的第二掺杂半导体外延层16a;第二掺杂半导体外延层16a的掺杂浓度小于第一掺杂半导体外延层13的掺杂浓度;
位于第二掺杂半导体外延层16a上的栅电极层14;以及,
位于鳍部121上表面的第二电极层15。
其中,氧化镓衬底10、第一电极层11、鳍式氧化镓漂移层12、第一掺杂半导体外延层13和第二电极层15可以和上述图2对应实施例采用相同的材料以及相同的制备方法得到。为了简要起见,在此不再赘述,具体可参见上文中的描述。
在一些实施例中,第二掺杂半导体外延层16a可以为P-型掺杂的半导体外延层,第一掺杂半导体外延层13可以为P+型掺杂的半导体外延层,第二掺杂半导体外延层16a和栅电极层14之间形成肖特基接触,可以提高栅极允许的最大栅压,提高栅极的耐压能力,从而提高器件的性能。另外,P+型掺杂的第一掺杂半导体外延层13还可以有效避免栅极电压击穿。
在其他些实施例中,第二导电类型的第二掺杂半导体外延层还可以随形覆盖第一掺杂半导体外延层13以及鳍部121的侧壁。
在一些实施例中,可以采用磁控溅射或电子束蒸发的方式在第二掺杂半导体外延层16a上沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料,制得栅电极层14,其中栅电极层14和第一掺杂半导体外延层13在氧化镓衬底10上的正投影重叠。
在另一些实施例中,参见图7所示,图7是本发明另一实施例提供的形成肖特基接触的氧化镓结型场效应晶体管的侧视结构示意图,其可以包括:
第一导电类型的氧化镓衬底10;
位于氧化镓衬底10第一表面上的第一电极层11;
位于氧化镓衬底10上与第一表面相对的第二表面上的鳍式氧化镓漂移层12;鳍式氧化镓漂移层12包括鳍部121和平坦部122,鳍式氧化镓漂移层12为第一导电类型;
覆盖平坦部122显露出的上表面以及鳍部121的侧壁的第一掺杂半导体外延层13’,第一掺杂半导体外延层13’为第二导电类型,第一掺杂半导体外延层13’与鳍式氧化镓漂移层12的材料不同;
随形覆盖第一掺杂半导体外延层13’的第二导电类型的第二掺杂半导体外延层16b;第二掺杂半导体外延层16b的掺杂浓度小于第一掺杂半导体外延层13’的掺杂浓度;
位于第二掺杂半导体外延层16b上的栅电极层14;以及,
位于鳍部121上表面的第二电极层15。
其中,氧化镓衬底10、第一电极层11、鳍式氧化镓漂移层12、第一掺杂半导体外延层13’、栅电极层14、第二电极层15以及第二掺杂半导体外延层16b可以和上述图6对应实施例采用相同的材料以及相同的制备方法得到。为了简要起见,在此不再赘述,具体可参见上文中的描述。
本发明的另一方面,提供了一种氧化镓结型场效应晶体管制备方法,参见图8所示,其可以包括:
步骤S81:在氧化镓衬底的第一表面上形成第一电极层;
步骤S82:在氧化镓衬底与第一表面相对的第二表面上形成氧化镓漂移层,氧化镓衬底和氧化镓漂移层均为第一导电类型;
步骤S83:对氧化镓漂移层进行图案化,得到鳍式氧化镓漂移层;鳍式氧化镓漂移层包括鳍部和平坦部;
步骤S84:外延生长至少覆盖平坦部显露出的上表面的第一掺杂半导体外延层,第一掺杂半导体外延层为第二导电类型,第一掺杂半导体外延层与所述鳍式氧化镓漂移层的材料不同;
步骤S85:在第一掺杂半导体外延层上形成栅电极层;
步骤S86:在鳍部上表面形成第二电极层。
在一些实施例中,步骤S81可以具体为采用磁控溅射或电子束蒸发的方式氧化镓衬底的第一表面上形成第一电极层。
在一些实施例中,第一电极层可以为Ni、Au、Ti、Al、Mo和Cu中的至少一种材料。
在一些实施例中,第一导电类型可以为N型,第二导电类型可以为P型,氧化镓衬底可以为N+型掺杂的Ga2O3衬底,氧化镓漂移层可以为N-型掺杂的Ga2O3层。
在一些实施例中,步骤S82可以具体为采用化学气相沉积、物理气相沉积或原子层沉积的方法在氧化镓衬底上沉积氧化镓漂移层。
在一些实施例中,步骤S83可以具体为在氧化镓漂移层上形成掩模,通过曝光、显影将掩模的图案转印至氧化镓漂移层上,最后通过刻蚀得到鳍式氧化镓漂移层。
在一些实施例中,步骤S84可以具体为:通过异质外延生长的方法形成P型掺杂的第一掺杂半导体外延层,第一掺杂半导体外延层可以覆盖平坦部显露出的上表面,或者,覆盖平坦部显露出的上表面以及鳍部的侧壁。
在一些实施例中,第一掺杂半导体外延层可以为P+型掺杂的GaN层或NiO层,在其他实施例中,第一掺杂半导体外延层也可以为其他合适的半导体材料层。
作为示例,可以采用氢化物外延生长法、分子束外延或金属有机化学气相沉积法中的任意一种方法在平坦部显露出的上表面形成P+型掺杂的GaN层,作为第一掺杂半导体外延层。
第一掺杂半导体外延层和鳍式氧化镓漂移层之间形成异质PN结,栅电极层通过改变异质PN结的耗尽区宽度可以实现控制氧化镓结型场效应晶体管的导通和关断,避免了现有技术中在氧化镓漂移层中通过离子注入方式形成P型掺杂,有效的P型掺杂比较困难的问题,可以保证良好的栅控特性,有利于提高结型场效应晶体管的性能。
在一些实施例中,步骤S85可以具体为通过采用磁控溅射或电子束蒸发的方式沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料制得栅电极层。
在一些实施例中,步骤S86可以具体为通过采用磁控溅射或电子束蒸发的方式沉积Ni、Au、Ti、Al、Mo和Cu中的至少一种材料制得第二电极层。
在一些实施例中,第一电极层可以为源极,第二电极层可以为漏极;在另一些实施例中,第一电极层可以为漏极,第二电极层可以为源极,具体可以根据实际的需求进行设置。
在另一些实施例中,在步骤S84之后S85之前,该方法还可以包括:
外延生长至少覆盖第一掺杂半导体外延层的第二掺杂半导体外延层,第二掺杂半导体外延层为第一导电类型,或,第二掺杂半导体外延层为第二导电类型且掺杂浓度小于第一掺杂半导体外延层的掺杂浓度。
可以采用氢化物外延生长法、分子束外延或金属有机化学气相沉积法中的任意一种方法形成第二掺杂半导体外延层。
在一些实施例中,第二掺杂半导体外延层可以和第一掺杂半导体外延层采用相同或不同的材料,作为示例,第二掺杂半导体外延层可以为N型掺杂的GaN层或NiO层。
当第二掺杂半导体外延层为第一导电类型,第一导电类型为N型,第二导电类型为P型时,第二掺杂半导体外延层和第一掺杂半导体外延层形成反偏PN结构,可以提高栅极允许的最大栅压,提高栅极的耐压能力,从而提高器件的性能。
当第二掺杂半导体外延层为第一导电类型,第一导电类型为N型,第二导电类型为P型时,第二掺杂半导体外延层可以为P-型掺杂的半导体外延层,第一掺杂半导体外延层可以为P+型掺杂的半导体外延层,第二掺杂半导体外延层和栅电极层之间形成肖特基接触,可以提高栅极允许的最大栅压,提高栅极的耐压能力,从而提高器件的性能。另外,P+型掺杂的第一掺杂半导体外延层还可以有效避免栅极电压击穿。
至此,已经结合附图所示的优选实施方式描述了本发明的技术方案,但是,本领域技术人员容易理解的是,本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下,本领域技术人员可以对相关技术特征作出等同的更改或替换,这些更改或替换之后的技术方案都将落入本发明的保护范围之内。

Claims (8)

1.一种氧化镓结型场效应晶体管,其特征在于,包括:
第一导电类型的氧化镓衬底;
位于所述氧化镓衬底第一表面上的第一电极层;
位于所述氧化镓衬底上与所述第一表面相对的第二表面上的鳍式氧化镓漂移层;所述鳍式氧化镓漂移层包括鳍部和平坦部,所述鳍式氧化镓漂移层为第一导电类型;
至少覆盖所述平坦部显露出的上表面的第一掺杂半导体外延层,所述第一掺杂半导体外延层为第二导电类型,所述第一掺杂半导体外延层与所述鳍式氧化镓漂移层的材料不同;
位于所述第一掺杂半导体外延层上的栅电极层;以及,
位于所述鳍部上表面的第二电极层;
还包括:至少覆盖所述第一掺杂半导体外延层的第二掺杂半导体外延层,所述第二掺杂半导体外延层为第一导电类型,或,所述第二掺杂半导体外延层为第二导电类型且掺杂浓度小于所述第一掺杂半导体外延层的掺杂浓度。
2.根据权利要求1所述的氧化镓结型场效应晶体管,其特征在于,所述第一掺杂半导体外延层覆盖所述平坦部显露出的上表面。
3.根据权利要求2所述的氧化镓结型场效应晶体管,其特征在于,所述第二掺杂半导体外延层随形覆盖所述第一掺杂半导体外延层以及所述鳍部的侧壁。
4.根据权利要求2所述的氧化镓结型场效应晶体管,其特征在于,所述第二掺杂半导体外延层覆盖所述第一掺杂半导体外延层且所述第二掺杂半导体外延层与所述鳍部的上表面齐平。
5.根据权利要求1所述的氧化镓结型场效应晶体管,其特征在于,所述第一掺杂半导体外延层随形覆盖所述平坦部显露出的上表面以及所述鳍部的侧壁。
6.根据权利要求5所述的氧化镓结型场效应晶体管,其特征在于,所述第二掺杂半导体外延层随形覆盖所述第一掺杂半导体外延层。
7.根据权利要求1至6中任一项所述的氧化镓结型场效应晶体管,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。
8.一种氧化镓结型场效应晶体管制备方法,其特征在于,包括:
在氧化镓衬底的第一表面上形成第一电极层;
在所述氧化镓衬底与所述第一表面相对的第二表面上形成氧化镓漂移层,所述氧化镓衬底和所述氧化镓漂移层均为第一导电类型;
对所述氧化镓漂移层进行图案化,得到鳍式氧化镓漂移层;所述鳍式氧化镓漂移层包括鳍部和平坦部;
外延生长至少覆盖所述平坦部显露出的上表面的第一掺杂半导体外延层,所述第一掺杂半导体外延层为第二导电类型,所述第一掺杂半导体外延层与所述鳍式氧化镓漂移层的材料不同;
在所述第一掺杂半导体外延层上形成栅电极层;
在所述鳍部上表面形成第二电极层;
在所述第一掺杂半导体外延层上形成栅电极层之前,所述方法还包括:
外延生长至少覆盖所述第一掺杂半导体外延层的第二掺杂半导体外延层,所述第二掺杂半导体外延层为第一导电类型,或,所述第二掺杂半导体外延层为第二导电类型且掺杂浓度小于所述第一掺杂半导体外延层的掺杂浓度。
CN202311035953.7A 2023-08-17 2023-08-17 一种氧化镓结型场效应晶体管及其制备方法 Active CN116759458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311035953.7A CN116759458B (zh) 2023-08-17 2023-08-17 一种氧化镓结型场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311035953.7A CN116759458B (zh) 2023-08-17 2023-08-17 一种氧化镓结型场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN116759458A CN116759458A (zh) 2023-09-15
CN116759458B true CN116759458B (zh) 2023-10-13

Family

ID=87951840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311035953.7A Active CN116759458B (zh) 2023-08-17 2023-08-17 一种氧化镓结型场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116759458B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018035044A (ja) * 2016-08-31 2018-03-08 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管
CN110148625A (zh) * 2019-05-20 2019-08-20 中山大学 一种氧化镓垂直结型场效应晶体管及其制备方法
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018035044A (ja) * 2016-08-31 2018-03-08 株式会社Flosfia 結晶性酸化物半導体膜および半導体装置
CN110112206A (zh) * 2019-05-20 2019-08-09 中山大学 一种氧化镓结型场效应晶体管
CN110148625A (zh) * 2019-05-20 2019-08-20 中山大学 一种氧化镓垂直结型场效应晶体管及其制备方法
CN113257922A (zh) * 2021-05-13 2021-08-13 电子科技大学 一种多沟道增强型氧化镓结型场效应晶体管

Also Published As

Publication number Publication date
CN116759458A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
KR100642191B1 (ko) 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법
JP5424192B2 (ja) 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法
US9349800B2 (en) Semiconductor device
US9349819B2 (en) Heterojunction semiconductor device and manufacturing method
US9773899B2 (en) High mobility electron transistor
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
CN110148625B (zh) 一种氧化镓垂直结型场效应晶体管及其制备方法
JP4774196B2 (ja) 成長したベース領域を有する炭化ケイ素バイポーラ接合トランジスタ
EP2824711A2 (en) Vertical transistors having p-type gallium nitride current barrier layers and methods of fabricating the same
KR20080038206A (ko) 매립된 게이트를 구비하는 수직형-채널 접합 필드효과트랜지스터 및 그 제조 방법
JP2006513572A (ja) エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法
US11349023B2 (en) Integration of p-channel and n-channel E-FET III-V devices without parasitic channels
US20150104911A1 (en) Semiconductor device and method
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
KR20230050726A (ko) Mosfet 소자 및 그 제조 방법
CN116759458B (zh) 一种氧化镓结型场效应晶体管及其制备方法
US11152498B2 (en) Semiconductor device and method of manufacturing the same
CN212033030U (zh) 一种半导体器件及电子装置
CN113871478A (zh) 基于双栅的具有p型沟道特性的新型半导体器件
US10505000B2 (en) Electronic device including a transistor structure having different semiconductor base materials
KR101480068B1 (ko) 질화물 반도체 소자 및 그 제조방법
CN222382028U (zh) 一种晶体管器件
CN119604007A (zh) 一种功率器件及其制作方法
CN119767754A (zh) 一种结型场效应晶体管器件及其制备方法和电子设备
CN119604008A (zh) 一种功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant