[go: up one dir, main page]

JP7337027B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7337027B2
JP7337027B2 JP2020088190A JP2020088190A JP7337027B2 JP 7337027 B2 JP7337027 B2 JP 7337027B2 JP 2020088190 A JP2020088190 A JP 2020088190A JP 2020088190 A JP2020088190 A JP 2020088190A JP 7337027 B2 JP7337027 B2 JP 7337027B2
Authority
JP
Japan
Prior art keywords
case
control terminal
bent
control
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020088190A
Other languages
English (en)
Other versions
JP2021182604A (ja
Inventor
伸 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020088190A priority Critical patent/JP7337027B2/ja
Priority to US17/179,137 priority patent/US11551983B2/en
Priority to DE102021107468.1A priority patent/DE102021107468B4/de
Priority to CN202110528783.0A priority patent/CN113707615B/zh
Publication of JP2021182604A publication Critical patent/JP2021182604A/ja
Application granted granted Critical
Publication of JP7337027B2 publication Critical patent/JP7337027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)

Description

本開示は、半導体装置に関するものである。
一般に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュールおよびＩＰＭ（Intelligent Power Module）に代表される電力用半導体装置は、大電流および高電圧を扱う主端子とＯＮ／ＯＦＦのスイッチングを扱う制御端子とを備えている。制御端子は外部コネクタと接続され，外部からの信号により電力用半導体装置のスイッチングが制御される。
外部コネクタは制御端子に差し込むように接続されることが多い。制御端子は外部コネクタの差込み方向に対し直線状に形成されているか、または半導体装置のケースまたは蓋に埋め込まれることが多い。このようにすることで、外部コネクタが制御端子に差し込まれる際の応力により制御端子が折れ曲がりにくくなっている。
特にＩＰＭでは、制御機能および保護機能のための制御基板がモジュール内に設けられている。一般に、制御端子は制御基板から基板面に対し垂直方向に直線状に形成されており、制御端子の一端部はモジュール外部へ突出している。
しかし、複数の電力用半導体素子が内蔵されるＩＰＭでは、相間の絶縁距離の確保が優先されることから、制御基板上の制御回路に接続される制御端子の位置が制限される。そのため、制御端子のモジュール外部への突出位置も制限される。制御端子を任意の位置から突出させるために、制御端子を屈曲させることが考えられる。
例えば特許文献１には、屈曲する部分を有する制御端子が開示されている。さらに制御端子の側部に突起部が設けられ、突起部をモジュールの蓋に設けられた突起受け部に接触させることで、外部コネクタが制御端子に差し込まれる際に制御端子を介して絶縁基板に伝達される応力を緩和させる。
国際公開第２０１２／０６６８３３号
しかしながら、特許文献１に記載の技術では、外部コネクタが制御端子に差し込まれる際に想定以上の応力がかかった場合、制御端子に設けられた突起部では応力を支えることができず、制御端子がモジュール内に押し込まれることが懸念される。制御端子がモジュール内に押し込まれた場合、突起部が蓋に引っ掛かることで制御端子が元の位置まで戻らず、制御端子が折れ曲がることが懸念される。
そこで、本開示は、外部コネクタが制御端子に差し込まれる際、制御端子の折れ曲がりを抑制することが可能な半導体装置を提供することを目的とする。
本開示に係る半導体装置は、開口を有するケースと、前記ケースに内蔵された半導体素子と、前記ケース内における前記半導体素子の上方に配置され、前記半導体素子を制御する制御回路が配置された制御基板と、前記ケースの前記開口を覆う蓋と、一端部が前記制御基板に配置された前記制御回路に接続され、かつ、他端部が前記ケースの外部に突出する制御端子とを備え、前記制御端子は、前記ケース内において屈曲する屈曲部を有し、前記ケースの側面部に、前記屈曲部を支持可能な支持部が設けられ、前記制御端子は、前記制御回路から上方に延びる第１の部分と、前記第１の部分における前記制御回路とは反対側の端部から横方向に延びる第２の部分と、前記第２の部分における前記第１の部分とは反対側の端部から上方に延びかつ前記蓋に形成された穴部から突出する第３の部分とを有し、前記屈曲部は、前記第２の部分と前記第３の部分との間で屈曲する部分であり、前記支持部は、前記ケースの前記側面部から内側に突出するように設けられ、前記屈曲部を下側から支持可能であり、前記第２の部分と前記支持部の間には間隙が形成されている。
本開示によれば、外部コネクタが制御端子に差し込まれる際、制御端子にかかる応力により制御端子がケース内に押し込まれた場合にも、支持部が制御端子を支持することができる。これにより、制御端子の折れ曲がりを抑制することができる。
実施の形態１に係る半導体装置の断面図である。 図１のＡ－Ａ線断面図である。 制御端子周辺の拡大断面図である。 実施の形態１に係る半導体装置において外部基板の外部コネクタが制御端子に差し込まれる際の応力を説明するための断面図である。 図４の領域Ｂの拡大図である。 実施の形態２において制御端子と支持部の斜視図である。 実施の形態２において制御端子が溝に収容された状態を示す斜視図である。 実施の形態２の変形例において制御端子が溝に収容された状態を示す斜視図である。 実施の形態３において支持部がケースの側面部から取り外された状態を示す断面図である。 実施の形態４に係る半導体装置の断面図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の断面図である。図２は、図１のＡ－Ａ線断面図である。図３は、制御端子４周辺の拡大断面図である。
図１と図２に示すように、半導体装置１００は、例えばＩＰＭであり、ベース板５、絶縁基板６、複数の半導体素子７、ケース１、封止樹脂１２、蓋２、制御基板１０、複数の主端子３、複数の制御端子４、および複数の中継端子９を備えている。なお、半導体装置１００は、ＩＰＭ以外のモジュールであってもよい。
ベース板５は銅などの金属からなり、平面視にて矩形状である。絶縁基板６は、ベース板５の上面における外周部を除く部分に設けられている。ケース１は平面視にて矩形枠状に形成され、ベース板５の外周部に接合されている。また、ケース１は樹脂からなり、絶縁性を有している。ケース１における側面部の上部には、内側に突出する支持部１４が設けられている。支持部１４の詳細については後述する。
複数の半導体素子７は、絶縁基板６の上面に搭載されている。なお、絶縁基板６は、図示しないが、セラミックなどの絶縁層と、絶縁層の一方の主面に接合され、表面に半導体素子７またはワイヤ８が接合される銅などの金属からなる回路層と、絶縁層の他方の主面に接合され、銅などの金属からなる金属層で構成されている。複数の半導体素子７は、ワイヤ８を介して接続されている。また、複数の半導体素子７は、ワイヤ８を介して絶縁基板６、主端子３、および中継端子９にも接続されている。
図２中には詳細に示されていないが、半導体素子７のコレクタ電極とエミッタ電極はワイヤ８を介してそれぞれ主端子３に接続され、特にエミッタセンス電極は中継端子９を介して制御基板１０と接続されている。
複数の中継端子９は、ケース１における側面部の下部の内側に立設されている。複数の主端子３は、断面視にてＵ字状であり、ケース１に埋め込まれている。複数の主端子３の下端部はケース１の内周部から露出し、ワイヤ８を介して絶縁基板６に接続されている。複数の主端子３の上端部は、ケース１の上端部からケース１の対向する辺側に折れ曲げられ、蓋２に形成された複数のネジ穴２ｂにそれぞれ取り付けられている。
制御基板１０は、ケース１内における半導体素子７の上方に配置されている。制御基板１０の上面に、複数の半導体素子７を制御する複数の制御回路１１が配置されている。制御基板１０に複数の貫通穴（図示省略）が形成され、複数の貫通穴に中継端子９の上端部が挿通されている。
封止樹脂１２は、例えばエポキシ樹脂であり、ケース１内におけるベース板５と制御基板１０との間に充填されている。
蓋２は、ケース１の開口１ａを覆うように、ケース１における制御基板１０の上方に取り付けられている。蓋２には、複数のネジ穴２ｂと、１つの貫通穴である穴部２ａが形成されている。
次に、制御端子４について説明する。図２と図３に示すように、制御端子４は、外部コネクタ１１１（図４参照）が接続される端子である。制御端子４には、半導体素子７をＯＮ状態とするＯＮ信号またはＯＦＦ状態とするＯＦＦ信号が外部コネクタ１１１を介して入力される。
制御端子４は、第１の部分としての垂直部４ａ、第２の部分としての水平延在部４ｂ、および第３の部分としての導出部４ｃを備えている。垂直部４ａは、制御回路１１から上方（垂直方向）に延びている。水平延在部４ｂは、垂直部４ａにおける制御回路１１とは反対側の端部から横方向（水平方向）に延びている。導出部４ｃは、水平延在部４ｂにおける垂直部４ａとは反対側の端部から上方（垂直方向）に延び、蓋２に形成された穴部２ａから突出している。
また、制御端子４は、ケース１内において屈曲する屈曲部１３を備えている。屈曲部１３は、水平延在部４ｂと導出部４ｃとの間で屈曲する部分である。
次に、ケース１の側面部に設けられた支持部１４について説明する。図２と図３に示すように、支持部１４は、制御端子４の屈曲部１３を下側から支持可能なように、ケース１の側面部から内側に突出している。特に屈曲部１３における水平延在部４ｂの部分が支持されるため、制御端子４の水平延在部４ｂの折れ曲がりが抑制される。支持部１４は、先端側へ行く程厚みが薄くなるテーパー状である。具体的には、支持部１４の上面は水平面であり、支持部１４の下面は基端側よりも先端側の方が上方に位置する傾斜面である。
図３に示すように、支持部１４の長さＤは、導出部４ｃの径ｄ全体が支持部１４上に位置する長さを有している。また、水平延在部４ｂと支持部１４の間には間隙ｓが形成されている。間隙ｓは、制御端子４に図２中に示す矢印Ｐの方向に外部から押し込まれて応力がかかった際、間隙ｓの高さの分だけ押し込み余裕を持たせることが目的である。なお、間隙ｓの高さは、矢印Ｐの方向に応力がかかった際、水平延在部４ｂの下端と支持部１４の上面がなす角度が５°以上１０°以下程度となる高さとする。
次に、図４と図５を用いて、実施の形態１に係る半導体装置１００の作用・効果について説明する。図４は、実施の形態１に係る半導体装置１００において外部基板１１０の外部コネクタ１１１が制御端子４に差し込まれる際の応力を説明するための断面図である。図５は、図４の領域Ｂの拡大図である。
図４に示すように、制御端子４に外部コネクタ１１１が差し込まれた際、矢印Ｐの方向に応力がかかる。支持部１４が設けられていない場合、応力により制御端子４が下方に押し込まれることで、制御端子４の水平延在部４ｂが折れ曲がる。
図４と図５に示すように、実施の形態１に係る半導体装置１００は、開口１ａを有するケース１と、ケース１に内蔵された半導体素子７と、ケース１内における半導体素子７の上方に配置され、半導体素子７を制御する制御回路１１が配置された制御基板１０と、ケース１の開口１ａを覆う蓋２と、一端部が制御基板１０に配置された制御回路１１に接続され、かつ、他端部がケース１の外部に突出する制御端子４とを備えている。制御端子４は、ケース１内において屈曲する屈曲部１３を有し、ケース１の側面部に、屈曲部１３を支持可能な支持部１４が設けられている。
したがって、外部コネクタ１１１が制御端子４に差し込まれる際、制御端子４にかかる応力により制御端子４がケース１内に押し込まれた場合にも、支持部１４が制御端子４を支持することができる。これにより、制御端子４の折れ曲がりを抑制することができる。以上より、半導体装置１００の長期使用が可能となる。
また、制御端子４は、制御回路１１から上方に延びる垂直部４ａと、垂直部４ａにおける制御回路１１とは反対側の端部から横方向に延びる水平延在部４ｂと、水平延在部４ｂにおける垂直部４ａとは反対側の端部から上方に延びかつ蓋２に形成された穴部２ａから突出する導出部４ｃとを有し、屈曲部１３は、水平延在部４ｂと導出部４ｃとの間で屈曲する部分であり、支持部１４は、ケース１の側面部から内側に突出するように設けられ、屈曲部１３を下側から支持可能である。
したがって、屈曲部１３における水平延在部４ｂの部分が支持されるため、制御端子４の水平延在部４ｂの折れ曲がりを抑制することができる。
また、支持部１４が屈曲部１３を下側から支持することで、制御端子４に対する外部コネクタ１１１の差し込みやすさが向上する。
特に、図３に示すように、水平延在部４ｂと支持部１４の間には間隙ｓが形成されているため、外部コネクタ１１１による差し込みにより制御端子４に過度な応力がかかった際にも、水平延在部４ｂにかかる応力を緩和することができるとともに、外部コネクタ１１１による過度の押し込みを抑制することができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００について説明する。図６は、実施の形態２において制御端子４と支持部１４の斜視図である。図７は、実施の形態２において制御端子４が溝１４ａに収容された状態を示す斜視図である。図８は、実施の形態２の変形例において制御端子４が溝１４ａに収容された状態を示す斜視図である。図６～図８において双方向の矢印ＹはＹ軸方向を示す。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図６と図７に示すように、実施の形態２では、支持部１４における複数の制御端子４の屈曲部１３に対向する部分に、屈曲部１３を収容可能な複数の溝１４ａがそれぞれ形成されている。より具体的には、複数の溝１４ａはＹ軸方向に並ぶように形成され、各溝１４ａは、支持部１４における水平延在部４ｂの導出部４ｃ側の部分に対向する部分に形成されている。各溝１４ａは、水平延在部４ｂの径よりも幅広であり、かつ、水平延在部４ｂの径よりも深く形成されている。これにより、各溝１４ａは各制御端子４の屈曲部１３を含む水平延在部４ｂの導出部４ｃ側の部分を収容可能である。
以上のように、実施の形態２に係る半導体装置１００では、支持部１４における制御端子４の屈曲部１３に対向する部分に、屈曲部１３を収容可能な溝１４ａが形成されている。したがって、外部コネクタ１１１が制御端子４に差し込まれる際、制御端子４にかかる応力により制御端子４がケース１内に押し込まれた場合に制御端子４の屈曲部１３が収容されるため、制御端子４のＹ軸方向への横滑りを抑制することができる。これにより、隣り合う制御端子４同士が接触することを抑制できる。
また、図８に示すように、図６と図７の場合よりも支持部１４に厚みを持たせて、図６と図７の場合よりも深い深さを有する溝１４ａが形成されていてもよい。これにより、外部コネクタ１１１の差し込みに関する安定性の向上を図ることができる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１００について説明する。図９は、実施の形態３において支持部１４がケース１の側面部から取り外された状態を示す断面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図９に示すように、実施の形態３では、支持部１４はケース１の側面部に対して脱着可能である。
ケース１における側面部の上部に、支持部１４の基端部１４ｂが嵌合する嵌合穴１ｂが形成されている。嵌合穴１ｂは貫通穴であり、支持部１４の基端部１４ｂは嵌合穴１ｂに挿通された状態で嵌合している。そのため、支持部１４が抜け落ちないようになっている。また、嵌合穴１ｂは基端部１４ｂよりも僅かに大きいため、支持部１４は嵌合穴１ｂに対して脱着することができる。
以上のように、実施の形態３に係る半導体装置１００では、ケース１の側面部に、支持部１４の基端部１４ｂが嵌合する嵌合穴１ｂが形成され、支持部１４は嵌合穴１ｂに対して脱着可能である。
したがって、半導体装置１００を組み立てる際、支持部１４がワイヤボンディング工程、樹脂封止工程、および制御基板取付け工程などの各工程の妨げにならない。これにより、半導体装置１００の歩留り向上が期待できる。
また、実施の形態２で説明した溝を実施の形態３の支持部１４に形成することも可能である。この場合、実施の形態２の場合と同様の効果が得られる。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置１００Ａについて説明する。図１０は、実施の形態４に係る半導体装置１００Ａの断面図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図１０に示すように、実施の形態４では、半導体装置１００Ａは、例えばＩＰＭであり、支持部１４に代えて蓋２に設けられた支持部１５を備えている。さらに半導体装置１００Ａは、制御端子４に代えて制御端子２４を備えている。なお、半導体装置１００Ａは、ＩＰＭ以外のモジュールであってもよい。
制御端子２４は、第１の部分としての垂直部２４ａ、および第２の部分としての水平延在部２４ｂを備えている。垂直部２４ａは、制御回路１１から上方（垂直方向）に延びている。水平延在部２４ｂは、垂直部２４ａにおける制御回路１１とは反対側の端部から横方向（水平方向）に延びかつケース１の側面部に形成された貫通穴である穴部１ｃから突出している。
また、制御端子２４は、ケース１内において屈曲する屈曲部１３を備えている。屈曲部１３は、垂直部２４ａと水平延在部２４ｂとの間で屈曲する部分である。
支持部１５は、垂直部２４ａを介して側面部の穴部１ｃと対向する側から屈曲部１３を支持可能なように、蓋２の下面から下方に突出している。特に屈曲部１３における垂直部２４ａの部分が支持されるため、垂直部２４ａの折れ曲がりが抑制される。支持部１５は、先端側へ行く程厚みが薄くなるテーパー状である。具体的には、支持部１５における垂直部２４ａに対向する面は水平面であり、その反対側の面は基端側よりも先端側の方が垂直部２４ａ側に位置する傾斜面である。
なお、支持部１５の長さと水平延在部２４ｂの径との関係は、実施の形態１で説明した支持部１４の長さと導出部４ｃとの関係と同じである。また、垂直部２４ａと支持部１５の間には、実施の形態１の場合と同様に間隙ｓが形成されている。
以上のように、実施の形態４に係る半導体装置１００Ａは、開口１ａを有するケース１と、ケース１に内蔵された半導体素子７と、ケース１内における半導体素子７の上方に配置され、半導体素子７を制御する制御回路１１が配置された制御基板１０と、ケース１の開口１ａを覆う蓋２と、一端部が制御基板１０に配置された制御回路１１に接続され、かつ、他端部がケース１の外部に突出する制御端子２４とを備えている。制御端子２４は、ケース１内において屈曲する屈曲部１３を有し、蓋２に、屈曲部１３を支持可能な支持部１５が設けられている。
したがって、外部コネクタが制御端子２４に差し込まれる際、制御端子２４にかかる応力により制御端子２４がケース１内に押し込まれた場合にも、支持部１５が制御端子２４を支持することができる。これにより、制御端子２４の折れ曲がりを抑制することができる。
また、制御端子２４は、制御回路１１から上方に延びる垂直部２４ａと、垂直部２４ａにおける制御回路１１とは反対側の端部から横方向に延びかつケース１の側面部に形成された穴部１ｃから突出する水平延在部２４ｂとを有し、屈曲部１３は、垂直部２４ａと水平延在部２４ｂとの間で屈曲する部分であり、支持部１５は、蓋２の下面から下方に突出するように設けられ、垂直部２４ａを介して側面部の穴部１ｃと対向する側から屈曲部１３を支持可能である。
したがって、図１０の矢印Ｑの方向にかかる応力を緩和することができるため、制御端子２４の突出位置が半導体装置１００Ａの上方に限定されることなく、半導体装置１００Ａの側方から制御端子２４を突出させることができる。これにより、制御端子２４の突出位置の自由度が向上する。
また、実施の形態２で説明した溝を支持部１５に形成することも可能である。この場合、実施の形態２の場合と同様に、複数の制御端子２４が並ぶ方向への横滑りを抑制することができる。これにより、隣り合う制御端子２４同士が接触することを抑制できる。さらに、図６と図７の場合よりも深い深さを有する溝が形成された場合には、外部コネクタの差し込みに関する安定性の向上を図ることができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ケース、１ａ 開口、１ｂ 嵌合穴、１ｃ 穴部、２ 蓋、２ａ 穴部、４ 制御端子、４ａ 垂直部、４ｂ 水平延在部、４ｃ 導出部、７ 半導体素子、１０ 制御基板、１１ 制御回路、１３ 屈曲部、１４，１５ 支持部、１４ａ 溝、１４ｂ 基端部、２４ 制御端子、２４ａ 垂直部、２４ｂ 水平延在部、１００，１００Ａ 半導体装置。

Claims (4)

  1. 開口を有するケースと、
    前記ケースに内蔵された半導体素子と、
    前記ケース内における前記半導体素子の上方に配置され、前記半導体素子を制御する制御回路が配置された制御基板と、
    前記ケースの前記開口を覆う蓋と、
    一端部が前記制御基板に配置された前記制御回路に接続され、かつ、他端部が前記ケースの外部に突出する制御端子と、を備え、
    前記制御端子は、前記ケース内において屈曲する屈曲部を有し、
    前記ケースの側面部に、前記屈曲部を支持可能な支持部が設けられ、
    前記制御端子は、前記制御回路から上方に延びる第１の部分と、前記第１の部分における前記制御回路とは反対側の端部から横方向に延びる第２の部分と、前記第２の部分における前記第１の部分とは反対側の端部から上方に延びかつ前記蓋に形成された穴部から突出する第３の部分とを有し、
    前記屈曲部は、前記第２の部分と前記第３の部分との間で屈曲する部分であり、
    前記支持部は、前記ケースの前記側面部から内側に突出するように設けられ、前記屈曲部を下側から支持可能であり、
    前記第２の部分と前記支持部の間には間隙が形成されている、半導体装置。
  2. 開口を有するケースと、
    前記ケースに内蔵された半導体素子と、
    前記ケース内における前記半導体素子の上方に配置され、前記半導体素子を制御する制御回路が配置された制御基板と、
    前記ケースの前記開口を覆う蓋と、
    一端部が前記制御基板に配置された前記制御回路に接続され、かつ、他端部が前記ケースの外部に突出する制御端子と、を備え、
    前記制御端子は、前記ケース内において屈曲する屈曲部を有し、
    前記ケースの側面部に、前記屈曲部を支持可能な支持部が設けられ、
    前記制御端子は、前記制御回路から上方に延びる第１の部分と、前記第１の部分における前記制御回路とは反対側の端部から横方向に延びる第２の部分と、前記第２の部分における前記第１の部分とは反対側の端部から上方に延びかつ前記蓋に形成された穴部から突出する第３の部分とを有し、
    前記屈曲部は、前記第２の部分と前記第３の部分との間で屈曲する部分であり、
    前記支持部は、前記ケースの前記側面部から内側に突出するように設けられ、前記屈曲部を下側から支持可能であり、
    前記ケースの前記側面部に、前記支持部の基端部が嵌合する嵌合穴が形成され、
    前記支持部は前記嵌合穴に対して脱着可能である、半導体装置。
  3. 開口を有するケースと、
    前記ケースに内蔵された半導体素子と、
    前記ケース内における前記半導体素子の上方に配置され、前記半導体素子を制御する制御回路が配置された制御基板と、
    前記ケースの前記開口を覆う蓋と、
    一端部が前記制御基板に配置された前記制御回路に接続され、かつ、他端部が前記ケースの外部に突出する制御端子と、を備え、
    前記制御端子は、前記ケース内において屈曲する屈曲部を有し、
    前記蓋に、前記屈曲部を支持可能な支持部が設けられ、
    前記制御端子は、前記制御回路から上方に延びる第１の部分と、前記第１の部分における前記制御回路とは反対側の端部から横方向に延びかつ前記ケースの側面部に形成された穴部から突出する第２の部分とを有し、
    前記屈曲部は、前記第１の部分と前記第２の部分との間で屈曲する部分であり、
    前記支持部は、前記蓋の下面から下方に突出するように設けられ、前記第１の部分を介して前記側面部の前記穴部と対向する側から前記屈曲部を支持可能である、半導体装置。
  4. 前記支持部における前記制御端子の前記屈曲部に対向する部分に、前記屈曲部を収容可能な溝が形成された、請求項１から請求項３のいずれか１項に記載の半導体装置。
JP2020088190A 2020-05-20 2020-05-20 半導体装置 Active JP7337027B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020088190A JP7337027B2 (ja) 2020-05-20 2020-05-20 半導体装置
US17/179,137 US11551983B2 (en) 2020-05-20 2021-02-18 Semiconductor device having control terminal and control substrate
DE102021107468.1A DE102021107468B4 (de) 2020-05-20 2021-03-25 Halbleitervorrichtung
CN202110528783.0A CN113707615B (zh) 2020-05-20 2021-05-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020088190A JP7337027B2 (ja) 2020-05-20 2020-05-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2021182604A JP2021182604A (ja) 2021-11-25
JP7337027B2 true JP7337027B2 (ja) 2023-09-01

Family

ID=78408714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020088190A Active JP7337027B2 (ja) 2020-05-20 2020-05-20 半導体装置

Country Status (4)

Country Link
US (1) US11551983B2 (ja)
JP (1) JP7337027B2 (ja)
CN (1) CN113707615B (ja)
DE (1) DE102021107468B4 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183278A (ja) 1998-12-18 2000-06-30 Fuji Electric Co Ltd パワーモジュールの組立方法
JP2003249624A (ja) 2001-07-23 2003-09-05 Fuji Electric Co Ltd 半導体装置
JP2009200416A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013258321A (ja) 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JPH1116937A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd パワー半導体モジュールの端子構造
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
JP4051027B2 (ja) * 2001-05-30 2008-02-20 インターナショナル・レクチファイヤー・コーポレーション パワー半導体デバイスモジュール
DE10232566B4 (de) 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP4301096B2 (ja) * 2004-06-29 2009-07-22 富士電機デバイステクノロジー株式会社 半導体装置
JP5100694B2 (ja) * 2009-04-01 2012-12-19 三菱電機株式会社 半導体装置
EP2642517B1 (en) 2010-11-16 2021-12-29 Fuji Electric Co., Ltd. Semiconductor device
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183278A (ja) 1998-12-18 2000-06-30 Fuji Electric Co Ltd パワーモジュールの組立方法
JP2003249624A (ja) 2001-07-23 2003-09-05 Fuji Electric Co Ltd 半導体装置
JP2009200416A (ja) 2008-02-25 2009-09-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013258321A (ja) 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
DE102021107468A1 (de) 2021-11-25
CN113707615B (zh) 2025-02-07
US11551983B2 (en) 2023-01-10
US20210366795A1 (en) 2021-11-25
CN113707615A (zh) 2021-11-26
DE102021107468B4 (de) 2024-07-25
JP2021182604A (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
JP6299120B2 (ja) 半導体モジュール
JP6119313B2 (ja) 半導体装置
JP5136343B2 (ja) 半導体装置
JP2004200677A (ja) パワー半導体モジュールのためのケーシング
CN102244053B (zh) 半导体器件以及电力半导体器件
JP6044321B2 (ja) 半導体モジュール
JP6513326B2 (ja) パワー半導体と冷却体との組立体
JP2010147116A (ja) 半導体装置
JP2007173272A (ja) 半導体装置およびその製造方法
KR20210069559A (ko) 기판 대 기판 커넥터 및 그 실장 구조
JP6308300B2 (ja) 半導体装置
JP6806024B2 (ja) 半導体装置
EP2373136B1 (en) Electronic device and power converter
KR100591509B1 (ko) 반도체 장치
JP7337027B2 (ja) 半導体装置
JP5544767B2 (ja) 半導体装置
KR102499825B1 (ko) 패키지형 전력 반도체 장치
US9953890B2 (en) Semiconductor device
JP7574134B2 (ja) 半導体装置
JP6809171B2 (ja) 電子機器、電源装置および電子機器の製造方法
JP2004153243A (ja) 電力用半導体装置
JP2002353380A (ja) 半導体装置
JP6255771B2 (ja) 半導体モジュール
JP2006158020A (ja) モータ制御装置
KR100325669B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230822

R150 Certificate of patent or registration of utility model

Ref document number: 7337027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150