JP7314445B2 - 層移転により半導体オンインシュレータ型構造を製造するための方法 - Google Patents
層移転により半導体オンインシュレータ型構造を製造するための方法 Download PDFInfo
- Publication number
- JP7314445B2 JP7314445B2 JP2020536572A JP2020536572A JP7314445B2 JP 7314445 B2 JP7314445 B2 JP 7314445B2 JP 2020536572 A JP2020536572 A JP 2020536572A JP 2020536572 A JP2020536572 A JP 2020536572A JP 7314445 B2 JP7314445 B2 JP 7314445B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- receiver
- donor
- donor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
- H01L21/67781—Batch transfer of wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
- B81C2201/115—Roughening a surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Description
a)上記ドナー基板及び上記レシーバ基板の供給のステップと、
b)移転させるべき上記層の範囲を定める脆化ゾーンの上記ドナー基板内への形成のステップと、
c)上記レシーバ基板への上記ドナー基板のボンディングのステップであり、移転させるべき上記層に対して上記脆化ゾーンとは反対側の上記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
d)上記レシーバ基板へと移転させるべき上記層の上記移転を可能にする上記脆化ゾーンに沿った上記ドナー基板の剥離のステップと
を含む方法において、
上記ボンディングのステップの前に、上記ドナー基板及び上記レシーバ基板の周辺部の少なくとも1つの領域において上記基板同士を互いに遠ざかるように動かすために上記ドナー基板及び/又は上記レシーバ基板の湾曲の制御された変更のステップであり、上記ドナー基板及び/又は上記レシーバ基板のボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含むことを特徴とする、方法を提案する。
第1の実施形態によれば、ドナー基板及び/又はレシーバ基板の湾曲が、全体的な方式で変更され、
制御された変更のステップは、関係する基板の面のうちの少なくとも1つに追加の層の堆積を含み、追加の層は、熱膨張係数が基板の材料の熱膨張係数とは異なる材料から作られ、追加の層の材料が、基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
追加の層の堆積が、基板の2つの面に実行され、第1の面及び第2の面の追加の層が互いに異なる熱膨張係数を有する材料から作られ、追加の層の材料が基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
追加の層の堆積が、基板の2つの面に実行され、第1の面及び第2の面に堆積された追加の層が異なる厚さを有し、厚さの違いが基板を変形させることができる制御された機械的な応力を基板に課すように選択され、
複数の追加の層の堆積に、複数の追加の層のうちの少なくとも1つの少なくとも一部の除去が続き、
本方法は、ボンディングの前に、レシーバ基板に多結晶シリコン電荷トラッピング層の堆積を含み、
制御された変形のステップが、ドナー基板及び/又はレシーバ基板のうちの少なくとも一方の表皮の領域を酸化して、基板を変形させることができる制御された機械的な応力を前記基板に課すことを含み、
レシーバ基板が多結晶シリコン電荷トラッピング層を備え、基板の酸化が、電荷トラッピング層の酸化を含み、
追加の層の堆積が、反応装置内での化学気相成長により実行され、
ドナー基板及びレシーバ基板が、凸状の方式で両者とも変形され、
第2の実施形態によれば、ドナー基板及び/又はレシーバ基板の湾曲が、局所的な方式で変更され、
ドナー基板及び/又はレシーバ基板の制御された変形のステップが、下記のステップ、
溝が設けられている支持部の表面に対するレシーバ基板の位置決めのステップであって、ボンディング界面を形成しようとするレシーバ基板の面が支持部の表面とは反対側である、位置決めのステップと、
ボンディング界面を形成しようとするレシーバ基板の面に加えられた第2の圧力よりも低い第1の圧力の溝への加圧のステップと
を含み、
レシーバ基板へのドナー基板のボンディング、並びに脆化ゾーンに沿ったドナー基板の剥離のステップが、前記第1の圧力及び第2の圧力を維持しながら実行され、
ドナー基板及び/又はレシーバ基板のボンディング界面を形成しようする面又は2つの面が、180μm以上、好ましくは250μm以上の湾曲の大きさを有するように変形される。
a)及びb)と記した2つの類似したSOI構造が、前に説明したように、ドナー基板からレシーバ基板へと層を移転するための方法に従って作られる。
構造a)に関して、制御された変形が、ボンディングの前にドナー基板及びレシーバ基板に加えられず、前記基板が100μm未満の特定の湾曲を有し、
構造b)に関して、50μmよりも大きな凸状の湾曲をレシーバ基板に課すように、制御された変形が、ボンディングの前にレシーバ基板に加えられる。
SOI構造が、前に説明したようにドナー基板からレシーバ基板への層移転の方法に従って製造される。
Claims (14)
- ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法であって、
a)前記ドナー基板及び前記レシーバ基板の供給のステップと、
b)移転させるべき前記層の範囲を定める脆化ゾーンの前記ドナー基板内への形成のステップと、
c)前記レシーバ基板への前記ドナー基板のボンディングのステップであって、移転させるべき前記層に対して前記脆化ゾーンとは反対側の前記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
d)前記レシーバ基板へと移転させるべき前記層の前記移転を可能にする前記脆化ゾーンに沿った前記ドナー基板の剥離のステップと、
を含む方法において、
前記ボンディングのステップの前に、前記ドナー基板及び前記レシーバ基板の周辺部の少なくとも1つの領域内で前記基板同士を互いに遠ざかるように動かすように前記ドナー基板及び/又は前記レシーバ基板の湾曲の制御された変更のステップであって、前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含み、
前記制御された変更のステップが、前記基板の複数の面のうちの少なくとも1つへの追加の層の堆積を含み、前記追加の層は、熱膨張係数が前記基板の材料の熱膨張係数とは異なる材料から作られており、前記追加の層の前記材料が前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されていることを特徴とする、方法。 - 前記追加の層の前記堆積が、前記基板の前記2つの面に実行されており、前記2つの面のうちの第1の面及び第2の面の前記追加の層が、互いに異なる熱膨張係数を有する材料から作られており、前記追加の層の前記材料が、前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されている、請求項1に記載の方法。
- 前記追加の層の前記堆積が、前記基板の前記2つの面に実行されており、前記2つの面のうちの第1の面及び第2の面に堆積した前記追加の層が、異なる厚さを有しており、前記異なる厚さが、前記基板を変形させることができる制御された機械的な応力を前記基板に課すように選択されている、請求項1又は2に記載の方法。
- 複数の前記追加の層の前記堆積に、複数の前記追加の層のうちの少なくとも1つの少なくとも一部の除去が続く、請求項2又は3に記載の方法。
- ボンディングの前に、前記レシーバ基板に多結晶シリコン電荷トラッピング層の堆積を含む、請求項1~4のいずれか一項に記載の方法。
- ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法であって、
a)前記ドナー基板及び前記レシーバ基板の供給のステップと、
b)移転させるべき前記層の範囲を定める脆化ゾーンの前記ドナー基板内への形成のステップと、
c)前記レシーバ基板への前記ドナー基板のボンディングのステップであって、移転させるべき前記層に対して前記脆化ゾーンとは反対側の前記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
d)前記レシーバ基板へと移転させるべき前記層の前記移転を可能にする前記脆化ゾーンに沿った前記ドナー基板の剥離のステップと、
を含む方法において、
前記ボンディングのステップの前に、前記ドナー基板及び前記レシーバ基板の周辺部の少なくとも1つの領域内で前記基板同士を互いに遠ざかるように動かすように前記ドナー基板及び/又は前記レシーバ基板の湾曲の制御された変更のステップであって、前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含み、
前記制御された変形のステップが、前記ドナー基板及び/又は前記レシーバ基板の少なくとも一方の表皮の領域の酸化を含み、前記基板を変形させることができる制御された機械的な応力を前記基板に課していることを特徴とする、方法。 - 前記レシーバ基板が、多結晶シリコン電荷トラッピング層を備え、前記基板の前記酸化が、前記電荷トラッピング層の酸化を含む、請求項6に記載の方法。
- 前記追加の層の前記堆積が、反応装置内で化学気相成長により行われている、請求項1~4のいずれか一項に記載の方法。
- 前記ドナー基板及び前記レシーバ基板が、凸状の方式で両者とも変形されている、請求項1~8のいずれか一項に記載の方法。
- ドナー基板からレシーバ基板への層の移転により半導体オンインシュレータ型構造を製造するための方法であって、
a)前記ドナー基板及び前記レシーバ基板の供給のステップと、
b)移転させるべき前記層の範囲を定める脆化ゾーンの前記ドナー基板内への形成のステップと、
c)前記レシーバ基板への前記ドナー基板のボンディングのステップであって、移転させるべき前記層に対して前記脆化ゾーンとは反対側の前記ドナー基板の表面がボンディング界面のところにある、ボンディングのステップと、
d)前記レシーバ基板へと移転させるべき前記層の前記移転を可能にする前記脆化ゾーンに沿った前記ドナー基板の剥離のステップと、
を含む方法において、
前記ボンディングのステップの前に、前記ドナー基板及び前記レシーバ基板の周辺部の少なくとも1つの領域内で前記基板同士を互いに遠ざかるように動かすように前記ドナー基板及び/又は前記レシーバ基板の湾曲の制御された変更のステップであって、前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする面又は2つの面が136μm以上の湾曲の大きさ(Bw)を有するように変形されている、制御された変更のステップを含み、
前記ドナー基板及び/又は前記レシーバ基板の前記制御された変形のステップが、
溝(42)が設けられている支持部(40)の表面(41)に対する前記レシーバ基板の位置決めのステップであって、前記ボンディング界面を形成しようとする前記レシーバ基板の前記面が、前記支持部の表面とは反対側である、位置決めのステップと、
前記ボンディング界面を形成しようとする前記レシーバ基板の前記面に加えられている第2の圧力(P2)よりも低い第1の圧力(P1)の前記溝(42)への加圧のステップと、
を含み、
前記レシーバ基板上の前記ドナー基板の前記ボンディング、並びに前記脆化ゾーンに沿った前記ドナー基板の前記剥離が、前記第1の圧力及び第2の圧力を維持しながら実行されていることを特徴とする、方法。 - 前記ドナー基板及び/又は前記レシーバ基板の前記湾曲が、全体的な方式で変更されている、請求項1~10のいずれか一項に記載の方法。
- 前記ドナー基板及び/又は前記レシーバ基板の前記湾曲が、局所的な方式で変更されている、請求項1~10のいずれか一項に記載の方法。
- 前記ドナー基板及び/又は前記レシーバ基板の前記ボンディング界面を形成しようとする前記面又は前記2つの面が、180μm以上の湾曲の大きさ(Bw)を有するように変形されている、請求項1~12のいずれか一項に記載の方法。
- 半導体オンインシュレータ型構造の露出した表面の粗さを減少させるための方法であって、請求項1~13のいずれか一項に記載の方法による前記構造の前記形成を含み、前記露出した表面が前記脆化ゾーンに沿った前記ドナー基板の剥離の後で得られることを特徴とする、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1851165 | 2018-02-12 | ||
FR1851165A FR3077923B1 (fr) | 2018-02-12 | 2018-02-12 | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
PCT/EP2019/053427 WO2019155081A1 (en) | 2018-02-12 | 2019-02-12 | Method for manufacturing a semiconductor on insulator type structure by layer transfer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021513211A JP2021513211A (ja) | 2021-05-20 |
JP7314445B2 true JP7314445B2 (ja) | 2023-07-26 |
Family
ID=62092095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020536572A Active JP7314445B2 (ja) | 2018-02-12 | 2019-02-12 | 層移転により半導体オンインシュレータ型構造を製造するための方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US11373898B2 (ja) |
JP (1) | JP7314445B2 (ja) |
KR (1) | KR102683031B1 (ja) |
CN (1) | CN111386600B (ja) |
DE (1) | DE112019000754T5 (ja) |
FR (1) | FR3077923B1 (ja) |
SG (1) | SG11202004605VA (ja) |
TW (1) | TWI771565B (ja) |
WO (1) | WO2019155081A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000348992A (ja) | 1989-12-12 | 2000-12-15 | Sony Corp | 半導体基板の製造方法 |
JP2008547219A (ja) | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
JP2011249781A (ja) | 2010-04-26 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2017538297A (ja) | 2014-11-18 | 2017-12-21 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
US20090325362A1 (en) * | 2003-01-07 | 2009-12-31 | Nabil Chhaimi | Method of recycling an epitaxied donor wafer |
FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
US9011598B2 (en) * | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
US7094666B2 (en) * | 2004-07-29 | 2006-08-22 | Silicon Genesis Corporation | Method and system for fabricating strained layers for the manufacture of integrated circuits |
CN101248519B (zh) * | 2005-02-28 | 2011-08-24 | 硅源公司 | 衬底硬化方法及所得器件 |
US7745313B2 (en) * | 2008-05-28 | 2010-06-29 | Solexel, Inc. | Substrate release methods and apparatuses |
FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
US8101501B2 (en) | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
FR2926674B1 (fr) * | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
FR2941302B1 (fr) * | 2009-01-19 | 2011-04-15 | Soitec Silicon On Insulator | Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant". |
EP2213415A1 (en) * | 2009-01-29 | 2010-08-04 | S.O.I. TEC Silicon | Device for polishing the edge of a semiconductor substrate |
FR2965398B1 (fr) | 2010-09-23 | 2012-10-12 | Soitec Silicon On Insulator | Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay |
FR2977073B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement |
FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
FR3045933B1 (fr) * | 2015-12-22 | 2018-02-09 | Soitec | Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature |
FR3057396B1 (fr) * | 2016-10-10 | 2018-12-14 | Soitec | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
FR3073083B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un feuillet flexible |
-
2018
- 2018-02-12 FR FR1851165A patent/FR3077923B1/fr active Active
-
2019
- 2019-02-12 SG SG11202004605VA patent/SG11202004605VA/en unknown
- 2019-02-12 DE DE112019000754.8T patent/DE112019000754T5/de active Pending
- 2019-02-12 WO PCT/EP2019/053427 patent/WO2019155081A1/en active Application Filing
- 2019-02-12 US US16/969,350 patent/US11373898B2/en active Active
- 2019-02-12 KR KR1020207017115A patent/KR102683031B1/ko active Active
- 2019-02-12 CN CN201980005951.9A patent/CN111386600B/zh active Active
- 2019-02-12 JP JP2020536572A patent/JP7314445B2/ja active Active
- 2019-02-12 TW TW108104621A patent/TWI771565B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000348992A (ja) | 1989-12-12 | 2000-12-15 | Sony Corp | 半導体基板の製造方法 |
JP2008547219A (ja) | 2005-06-27 | 2008-12-25 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
JP2011249781A (ja) | 2010-04-26 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2017538297A (ja) | 2014-11-18 | 2017-12-21 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
SG11202004605VA (en) | 2020-06-29 |
DE112019000754T5 (de) | 2020-10-22 |
TW201939667A (zh) | 2019-10-01 |
KR102683031B1 (ko) | 2024-07-09 |
US20210050250A1 (en) | 2021-02-18 |
FR3077923A1 (fr) | 2019-08-16 |
FR3077923B1 (fr) | 2021-07-16 |
WO2019155081A1 (en) | 2019-08-15 |
US11373898B2 (en) | 2022-06-28 |
JP2021513211A (ja) | 2021-05-20 |
CN111386600A (zh) | 2020-07-07 |
TWI771565B (zh) | 2022-07-21 |
KR20200117986A (ko) | 2020-10-14 |
CN111386600B (zh) | 2024-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100869399B1 (ko) | 반도체 재료들에서 선택된 재료층들로 형성된 다층웨이퍼표면처리방법 | |
US6903032B2 (en) | Method for preparing a semiconductor wafer surface | |
JP5231555B2 (ja) | 層転写により構造を製造する方法 | |
JP2013089722A (ja) | 透明soiウェーハの製造方法 | |
CN102301464B (zh) | “绝缘体上硅”soi型的基板的修整方法 | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
TWI582911B (zh) | 製造絕緣體上矽之晶圓之方法 | |
JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
KR102019653B1 (ko) | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 | |
KR20120117843A (ko) | 다층 결정질 구조물의 제조 방법 | |
JP7314445B2 (ja) | 層移転により半導体オンインシュレータ型構造を製造するための方法 | |
WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
JP7643608B2 (ja) | Soiウェーハ | |
EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
KR20110107870A (ko) | 전자 공학 분야에서 기판들을 제조하기 위한 마무리 방법 | |
US20220319910A1 (en) | Process for hydrophilically bonding substrates | |
JPH03188648A (ja) | 半導体装置の製造方法 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
JP4381416B2 (ja) | 不規則面を通しての注入方法 | |
TW202347607A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
CN107039269B (zh) | 用于平滑结构体表面的方法 | |
JP3518083B2 (ja) | 基板の製造方法 | |
TW202347444A (zh) | 用於將薄層移轉至載體底材之方法 | |
JP4949021B2 (ja) | 改良された安定化アニール方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7314445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |