[go: up one dir, main page]

JP7281547B2 - プロセス制御のためのインダイメトロロジ方法及びシステム - Google Patents

プロセス制御のためのインダイメトロロジ方法及びシステム Download PDF

Info

Publication number
JP7281547B2
JP7281547B2 JP2021533140A JP2021533140A JP7281547B2 JP 7281547 B2 JP7281547 B2 JP 7281547B2 JP 2021533140 A JP2021533140 A JP 2021533140A JP 2021533140 A JP2021533140 A JP 2021533140A JP 7281547 B2 JP7281547 B2 JP 7281547B2
Authority
JP
Japan
Prior art keywords
design
data
target design
design data
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021533140A
Other languages
English (en)
Other versions
JP2022516405A (ja
Inventor
プ，リンリン
ファン，ウェイ
チェン，ゾン－ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2022516405A publication Critical patent/JP2022516405A/ja
Application granted granted Critical
Publication of JP7281547B2 publication Critical patent/JP7281547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1471—Arrangements for directing or deflecting the discharge along a desired path for centering, aligning or positioning of ray or beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

関連出願の相互参照
[0001] この出願は、２０１８年１２月３１日に出願された米国出願６２／７８７，２０３の優先権を主張し、参照によりその全体が本明細書に組み込まれる。
[0002] 本明細書に提供される実施形態は、プロセス制御のためのインダイ（in-die）メトロロジ方法及びシステムに係り、具体的には、半導体製造及び操作プロセスにおける欠陥を特定するためのインダイメトロロジターゲット領域の特定及び配置のための方法及びシステムに関する。
[0003] 集積回路（ＩＣ）の製造プロセスでは、未完成の回路コンポーネント又は完成した回路コンポーネントが、設計に従って製造され、欠陥がないか確認するために検査される。光学顕微鏡又は走査電子顕微鏡（ＳＥＭ）などの荷電粒子（例えば電子）ビーム顕微鏡を利用する検査システムが使用されることがある。ＩＣコンポーネントの物理的サイズが小さくなり続けるにつれて、欠陥検出の精度及び歩留まりがますます重要になる。しかしながら、検査ツールの撮像解像度及びスループットは、ＩＣコンポーネントの減少し続けるフィーチャサイズについていくのに苦戦している。
[0004] 本開示の一部の実施形態では、ターゲット設計パターンを用いるインダイメトロロジのためのシステム及び方法が提供される。ターゲット設計パターンを使用したインダイメトロロジのためのシステム及び方法が提供される。これらのシステム及び方法は、集積回路の設計を表す設計データに基づいてターゲット設計パターンを選択すること、ターゲット設計パターンから得た設計データを、第１の設計データに基づいている第２の設計データに追加できるように、ターゲット設計パターンを示す設計データを提供することを含む。システム及び方法はさらに、第２の設計データから得た構造をウェーハ上に印刷させること、荷電粒子ビームツールを使用してウェーハ上の構造を検査すること、及び検査に基づいてメトロロジデータ又はプロセス欠陥を特定することを含むことができる。一部の実施形態では、システム及び方法はさらに、特定されたメトロロジデータ又はプロセス欠陥に基づいて、荷電粒子ビームツール、第２の設計データ、スキャナ、又はフォトリソグラフィ装置を調整させることを含む。
[0005] 一部の実施形態では、集積回路の設計を表す設計データは、グラフィック・データベース・システム（ＧＤＳ）、オープン・アートワーク・システム・インターチェンジ・スタンダード（ＯＡＳＩＳ）、及びカルテック・インターミーディエイト・フォーム（ＣＩＦ）データファイルのうちの１つとして表される。
[0006] 一部の実施形態では、特定されたメトロロジデータ又はプロセス欠陥は、エッジ配置誤差、重ね合わせずれ、コンタクトホールサイズ変化、及びエッジ粗さのうちの少なくとも１つである。
[0007] さらに別の実施形態では、システム及び方法はさらに、ターゲット設計パターンに関連付けられた特性に基づいて、設計パターン及び対応する特性を含む設計ライブラリからターゲット設計パターンを選択することを含む。
[0008] さらに別の実施形態では、システム及び方法はさらに、１つ以上の潜在的ターゲット設計パターンと関連したプロセスウィンドウ検証データを解析すること、及び解析の結果に基づいてターゲット設計パターンを選択することを含む。
[0009] 他の実施形態では、システム及び方法は、ターゲット設計パターンと関連付けられた設計データを解析すること、及び解析の結果に基づいてターゲット設計パターンを選択することを含む。一部のこれらの実施形態では、解析はプロセスシミュレーションであってよい。さらに他の実施形態では、システム及び方法はさらに、ターゲット設計パターンと集積回路の設計を表す設計データとの類似性に基づいてターゲット設計パターンを選択することを含む。
[0010] さらに別の実施形態では、ターゲット設計パターンから得た設計データは、指定位置にある第２の設計データに追加される。一部の実施形態では、第２の設計データの指定位置は、第２の設計データのコンポーネント間にある。
[0011] さらに別の実施形態では、第１の設計データ及び第２の設計データは、集積回路のレイアウト設計データの異なるバージョンを表す。さらに別の実施形態では、システム及び方法はさらに、第２の設計レイアウトのコンポーネント間にあり得る第２の設計レイアウトの指定位置を含む。

[0012] 本開示の実施形態と整合する、例示的な電子ビーム検査（ＥＢＩ）システムを示す概略図である。 [0013] 図１の例示的な電子ビーム検査システムの一部であり得る本開示の実施形態と整合する、例示的な電子ビームツールを示す概略図である。 [0014] 本開示の実施形態と整合する例示的なウェーハを示すブロック図である。 [0014] 本開示の実施形態と整合する例示的なウェーハを示すブロック図である。 [0015] 本開示の実施形態と整合する例示的なウェーハを示すブロック図である。 [0016] 本開示の実施形態と整合する例示的なターゲット構造を示すブロック図である。 [0017] 本開示の実施形態と整合する例示的な方法を示すフローチャートである。
[0018] これより例示的な実施形態について詳細に言及し、その例が添付の図面に示されている。以下の記述は添付の図面を参照し、特に表されていない限り、異なる図面中の同じ番号は同じか又は同様の要素を表す。例示的な実施形態の以下の記述に記載される実装形態（implementation）は、本発明と整合する全ての実装形態を表すものではない。むしろそれらは、添付の請求項に記載される主題に関連する態様と整合する装置、システム、及び方法の単なる例である。例えば、一部の実施形態は電子ビームの利用との関連において説明されるが、本開示はそれらに限定されるものではない。他のタイプの荷電粒子ビームも同様に適用可能である。
[0019] 電子デバイスの物理的サイズを縮小させつつ、デバイスの演算能力を高めることは、ＩＣチップ上のトランジスタ、キャパシタ、ダイオードなどの回路コンポーネントの記録密度を著しく増加させることによって達成することができる。例えば、サムネイルのサイズであるスマートフォンのＩＣチップが、２０億個を超えるトランジスタを含み、各トランジスタのサイズが人の髪の毛の１／１０００未満であることがある。したがって、半導体ＩＣ製造が数百の個別ステップを伴う複雑かつ時間のかかるプロセスであることは当然のことである。１つのステップにおけるエラーも、最終製品の機能に劇的に影響を及ぼす可能性がある。１つの「キラー欠陥」でも、デバイス障害を発生させる可能性がある。製造プロセスの目標は、プロセスの全歩留まりを向上させることである。例えば、７５％の歩留まりを得るための５０ステップのプロセスでは、各個別のステップは９９．４％より高い歩留まりを有さなければならず、個別ステップの歩留まりが９５％の場合、プロセス全体の歩留まりは７％まで下落する。
[0020] 高いプロセス歩留まりがＩＣチップ製造施設において望ましい一方、１時間当たりに処理されるウェーハの数として定義される、ウェーハスループットを高く維持することも不可欠である。高いプロセス歩留まり及び高いウェーハスループットは、特に欠陥を検査するためのオペレータ介入がある場合、欠陥の存在によって影響を受ける可能性がある。したがって、高歩留まり及び低コストを維持するためには、検査ツール（ＳＥＭなど）による微小サイズ及びナノサイズの欠陥の検出及び特定が不可欠である。
[0021] 集積回路のサイズが小さくなり続けるにつれて、既存の検査システムの製造プロセス中に欠陥を特定する能力も低下する。特に、光学検査ツールには多くの欠点がある。検査プロセスを支援するために、ターゲット設計パターンをウェーハ上に配置して特定の欠陥を測定する。ただし、光学検査ツールに必要とされるサイズのため、これらのパターンは１０μｍ２より大きいことが多く、大きすぎてＩＣチップダイの境界内に配置することができない。このサイズ故に、ターゲット設計パターンは、典型的にはウェーハ上のＩＣチップ間のスペースであるスクライブライン（例えば、図３Ｂのスクライブライン３３３及び３３７）に又はその近くに配置される。ただし、ターゲット設計パターンをスクライブライン上に配置することは、ターゲット設計パターンの有効性を制限する。ターゲット設計パターンがスクライブラインにある場合、ターゲット設計パターンの欠陥は、チップのコンポーネントから離れ過ぎているために、チップダイの欠陥を必ずしも正確に予測するとは限らない。また、光学検査ツールは、ターゲット設計パターンに使用され得る複雑さの量を制限する。
[0022] 残念ながら、ターゲット設計パターン及びこれらのターゲット設計パターンを選ぶための方法を用いる現在の光学検査ツールは、日々進歩する製造プロセスの要求を満たさない。高いスループット及び高い歩留まりの製造プロセスを達成するために、ターゲット設計パターンのサイズ及び有効性を減少させる新しい方法が必要である。
[0023] ＩＣチップ製造では、欠陥特定は、ウェーハ上に配置した特別に設計された電子構造の使用を含むことができる。製造中、ターゲット構造を測定し、当初の設計と比較して、ウェーハ上の電子コンポーネントの設計と実際の出力結果との乖離を測定するのを支援することができる。これまでのシステムには、大きい試験構造の使用が必要であった。これらの試験構造は、大き過ぎて最終的な動作を妨げることなく個々のダイの内部に配置することができなかったためスクライブラインに配置されていた。しかし、荷電粒子ビーム検査（例えば電子ビーム検査）及び試験構造を選ぶための改善された方法を用いることによって、本開示のインダイメトロロジシステムは、欠陥を検出するのに使用されるターゲット構造のサイズを縮小することができる。サイズの縮小によって、製造システムは、図４に示すように、構造を実電子デバイスの要素の近く又は間に配置することができる。また、本明細書に開示された実施形態の精度の向上は、製造される実際のダイの要素により整合するターゲット設計パターンの使用を可能にすることができる。ダイ要素コンポーネントと整合する試験パターンを含むことと、それらのパターンをダイ自体の内部に配置することとによって、本明細書に記載の実施形態は、製造中の欠陥測定精度をはるかに優れたものにする。ダイの内部にあるターゲット設計パターンは、設計パターンと重要なコンポーネントとの距離が測定される欠陥の差異をもたらさないことを保証する。また、ダイ要素と整合するターゲット設計パターンを選ぶことで、ターゲット設計パターンの欠陥が、整合するダイコンポーネントの欠陥を正確に予測する可能性が高くなる。
[0024] また、本明細書に記載の実施形態の精度及び正確性が高まることで、現像後検査（「ＡＤＩ」）を用いることが可能になる。ＡＤＩでは、製造プロセスの残りの部分の前に、ターゲット設計パターンをシリコンウェーハ上で現像及び検査することができる。結果として、実際のダイをエッチングするのに先立って修正を行うことができる。ダイのエッチングに先立つこの調整によって、欠陥が測定されてもシリコンウェーハをダイの生産に使用することが可能になり、スループットを向上させ、加工歩留まりを高めることができる。ＡＤＩに加えて、本明細書に記載の実施形態は、エッチング後検査（「ＡＥＩ」）と共に用いることもできる。ＡＥＩでは、シリコンウェーハは、ウェーハ上に設計がエッチングされた後に検査される。
[0025] 本明細書に記載の実施形態の精度及び正確性が高まることで、ターゲット設計パターンが他のシステムよりもはるかに複雑になる可能性もある。例えば、複雑な２次元パターンが使用されることがある。例えば、これらのパターンは、とりわけコンタクトホール及びオーバーレイ構造を含むことがある。したがって、本明細書に記載の実施形態は、単純なライン及びバーなどの単純な１次元パターンに限定され得る典型的なシステムと比較してより高度な構造の検査を可能にすることができる。
[0026] また、ターゲット設計パターンが製造に使用された後、ターゲット設計パターン及びそれらの使用の測定結果は、ターゲット設計パターンを将来の製造に使用できるように設計ライブラリに格納することができる。設計ライブラリは、設計パターンを格納するデータベースであってよい。設計パターンは、標準的なレイアウトフォーマット（例えば、Graphic Data Systems（ＧＤＳ）、Caltech Intermediate Forma（ＣＩＦ）、Open Artwork System Interchange Standard（ＯＡＳＩＳ）など）で格納することができる。設計パターンレイアウトと共に、設計パターンの以前の使用から測定された特性も設計ライブラリに格納することができる。将来のマイクロチップ設計者は、既知の結果及び予測可能な結果によりニーズを満たすターゲット設計パターンを特定するためにライブラリを調べることができる。
[0027] 本明細書に開示されたものと整合するＩＣ製造システムはまた、プロセスウィンドウ検証（「ＰＷＱ」）を利用することができる。ＰＷＱは、潜在的な設計パターンを構成する様々な構造のためのプロセスウィンドウを決定するための特定プロセスを用いて製造された構造を分析することを含む。そして、ターゲット設計パターンは、プロセスウィンドウ条件に基づいて、どのターゲット設計パターンが特定の製造プロセスの要件を満たすかに基づいて選択することができる。製造要件よりも小さいウィンドウを有するターゲット設計パターンを選ぶことによって、本明細書に開示されるシステム及び方法は、ターゲット設計パターンの欠陥がダイの欠陥と対応する可能性が高くなることを保証することができる。
[0028] また、ターゲット設計パターンの形状及びレイアウトは、設計ファイルの解析を使用して決定することができる。この解析は、プロセスシミュレーション及びリスク解析を含むことができる。このプロセスはまた、自動化設計ツールを用いて可能な解析を含むことができ、レイアウトの挙動を予測するための設計レイアウトの解析を含むことができる。マイクロチップ設計者は、ターゲット設計パターンを設計した後、自動化設計ツールを使用してパターンを製造するシミュレーションを行うことができる。多くのシミュレーション実行の結果を用いて、推定欠陥率及びプロセスウィンドウを予測することができる。これらのシミュレーションツールを使用することによって、まれで費用がかかる可能性がある完了した製造実行からのデータを必要とする代わりに、シミュレーション結果に基づいてターゲット設計パターンを設計及び実装することができる。
[0029] 本明細書で使用する「又は」という用語は、特に記述されない限り、実行不可能な場合を除いて、全ての可能な組み合わせを包含する。例えば、データベースがＡ又はＢを含むことができると記述されている場合は、特に記述されない又は実行不可能でない限り、データベースは、Ａ、又はＢ、又はＡ及びＢを含むことができる。第２の例として、データベースがＡ、Ｂ、又はＣを含むことができると記述されている場合は、特に記述されない又は実行不可能でない限り、データベースは、Ａ、又はＢ、又はＣ、又はＡ及びＢ、又はＡ及びＣ、又はＢ及びＣ、又はＡ及びＢ及びＣを含むことができる。
[0030] 開示される実施形態の追加の目的及び利点が、以下の説明において部分的に記載され、その説明から部分的に明らかになるか、又は、実施形態を実施することによって学ばれる可能性がある。開示される実施形態の目的及び利点は、本開示に記載される要素及び組み合わせによって実現及び達成することができる。しかしながら、本開示の例示的な実施形態は、必ずしもこのような例示的な目的及び利点を実現する必要があるわけではなく、一部の実施形態は、記載された目的及び利点を実現しない可能性がある。
[0031] これより本開示の実施形態と整合する例示的な電子ビーム検査（ＥＢＩ）システム１００を示す図１を参照する。ＥＢＩシステム１００は撮像に使用することができる。図１に示すように、ＥＢＩシステム１００は、メインチャンバ１０１、ロード／ロックチャンバ１０２、電子ビームツール１０４、及び機器フロントエンドモジュール（ＥＦＥＭ）１０６を備える。電子ビームツール１０４は、メインチャンバ１０１内に位置する。ＥＦＥＭ１０６は、第１のローディングポート１０６ａ及び第２のローディングポート１０６ｂを含む。ＥＦＥＭ１０６は追加のローディングポートを含むことがある。第１のローディングポート１０６ａ及び第２のローディングポート１０６ｂは、検査すべきウェーハ（例えば、半導体ウェーハ又は他の材料から作られているウェーハ）又はサンプルを内包するウェーハ前面開口式一体型ポッド（ＦＯＵＰ）を受け取る（本明細書では、ウェーハ及びサンプルは、集合的に「ウェーハ」と呼ばれることがある）。「ロット」とは、バッチ処理を行うためにロードされ得る複数のウェーハである。
[0032] ＥＦＥＭ１０６の１つ以上のロボットアーム（図示せず）は、ウェーハをロード／ロックチャンバ１０２に輸送することができる。ロード／ロックチャンバ１０２は、ロード／ロック真空ポンプシステム（図示せず）に接続され、ロード／ロック真空ポンプシステムは、大気圧を下回る第１の圧力に達するように、ロード／ロックチャンバ１０２内の気体分子を除去する。第１の圧力に達した後、１つ以上のロボットアーム（図示せず）は、ロード／ロックチャンバ１０２からメインチャンバ１０１にウェーハを輸送することができる。メインチャンバ１０１は、メインチャンバ真空ポンプシステム（図示せず）に接続され、メインチャンバ真空ポンプシステムは、第１の圧力を下回る第２の圧力に達するように、メインチャンバ１０１内の気体分子を除去する。第２の圧力に達した後、ウェーハは、電子ビームツール１０４による検査を受ける。電子ビームツール１０４は、シングルビーム方式又はマルチビーム方式であることがある。電子ビームツール１０４にはコントローラ１０９が電子的に接続されている。コントローラ１０９は、ＥＢＩシステム１００の種々の制御を実行するように構成されたコンピュータであることがある。図１には、コントローラ１０９が、メインチャンバ１０１、ロード／ロックチャンバ１０２、及びＥＦＥＭ１０６を含む構造の外側にあるものとして示されているが、コントローラ１０９が構造の一部であってよいことが理解される。
[0033] 図２は、本開示の実施形態に係る撮像システム２００を示している。図２の電子ビームツール１０４は、ＥＢＩシステム１００での使用のために構成されることがある。図２は、電子ビームツール１０４を、一度にウェーハ２３０の１つの場所をスキャンするための１つの一次電子ビームのみを使用し得るシングルビーム検査ツールとして示しているが、本開示の実施形態はこれに限定されない。例えば、電子ビームツール１０４は、ウェーハ２３０上の複数の場所を同時にスキャンするための複数の一次電子ビームレットを使用するマルチビーム検査ツールであることもある。
[0034] システム２００は、サンプルステージ上のウェーハ２３０を検査するために使用されることがあり、以上で考察したように、電子ビームツール１０４を備える。システム２００はまた、画像取得部１２０、記憶部１３０、及びコントローラ１０９を含む画像処理システム１９９を備える。画像取得部１２０は、１つ以上のプロセッサ又は回路、例えば、１つ以上のプロセッサの回路又は他の回路を含むことがある。例えば、画像取得部１２０は、コンピュータ、サーバ、メインフレームホスト、端末、パーソナルコンピュータ、任意の種類のモバイルコンピューティングデバイスなど、又はこれらの組み合わせを含むことがある。画像取得部１２０は、導電体、光ファイバケーブル、携帯記憶媒体、赤外線（ＩＲ）、ブルートゥース、インターネット、無線ネットワーク、無線通信、又はこれらの組み合わせなどの媒体を介して、電子ビームツール１０４の検出器２４４と接続することがある。画像取得部１２０は、検出器２４４から信号を受信することができ、画像を作成することができる。これによって、画像取得部１２０はウェーハ２３０の画像を取得することができる。画像取得部１２０はまた、輪郭を生成すること、取得した画像にインジケータを重ね合わせることなどの様々な後処理機能を行うことがある。画像取得部１２０は、取得した画像の輝度やコントラストなどの調整を行うように構成されることがある。記憶部１３０は、ハードディスク、クラウドストレージ、ランダムアクセスメモリ（ＲＡＭ）、その他のタイプのコンピュータ可読メモリなどの記憶媒体であることがある。記憶部１３０は画像取得部１２０と結合されることがあり、スキャンした生画像データを原画像及び後処理後の画像として保存するために使用されることがある。画像取得部１２０及び記憶部１３０は、コントローラ１０９に接続されることがある。一部の実施形態では、画像取得部１２０、記憶部１３０、及びコントローラ１０９は、１つのコントロールユニットとして一体化されることがある。
[0035] 一部の実施形態では、画像取得部１２０は、検出器２４４から受信した撮像信号に基づいたサンプルの１つ以上の画像を取得することができる。撮像信号は、荷電粒子イメージングを行うためのスキャン動作に対応することがある。取得した画像は、複数の撮像エリアを含む単一のスキャン生画像であることがある。画像は記憶部１３０に記憶することができる。画像は、複数の領域に分割され得る原画像であることがある。各領域は、ウェーハ２３０のフィーチャを含む１つの撮像エリアを含むことがある。
[0036] これより本開示の実施形態と整合する、例示的なウェーハ３１０の図である図３Ａ及び図３Ｂを参照する。図１に関連して以上で考察したように、ウェーハ３１０は、例えば半導体ウェーハであってよい。図３Ａに示すように、ウェーハ３１０は複数のダイ３２０を含むことができる。ダイ３２０は、ウェーハの特定のダイのために確保されるエリアを表すか、ウェーハ３１０上に既にエッチングされたダイを表すことができる。当業者により理解されるように、半導体デバイスは、各ダイ３２０により表された面積の全体、又は各ダイ３２０のより小さい面積を包含することができる。
[0037] 図３Ｂは、ダイ３２０の一部、ダイ３２０Ａ、３２０Ｂ、３２０Ｃ、及び３２０Ｄの拡大表示を示す拡大部３１１を含んでいる。拡大部３１１にはダイ３２０Ａ、３２０Ｂ、３２０Ｃ、及び３２０Ｄのみが示されているが、これらを取り囲むさらなるダイ３２０が存在することが理解される。拡大部３１１は、ダイ３２０Ａ、３２０Ｂ、３２０Ｃ、及び３２０Ｄ間の間隔を示す。ダイ間のこれらのスペース又は輪郭はスクライブラインと呼ばれ、典型的にはダイ３２０を分割するためにウェーハを切断する箇所を規定する。拡大部３１１に示すように、スクライブライン３３３がウェーハ３１０を水平に横切り、半導体デバイス３２０Ａと３２０Ｃの間、及び半導体デバイス３２０Ｂと３２０Ｄの間の境界を定義する。スクライブライン３３７がウェーハ３１０を垂直に横切り、半導体デバイス３２０Ａと３２０Ｂの間、及びダイ３２０Ｃと３２０Ｄの間の境界を定義する。スクライブライン３３３及び３３７は後にウェーハを切断する箇所を規定しているため、ダイ３２０のコンポーネントは、一般にスクライブライン３３３及び３３７と重ならず、通常、スクライブラインとダイ３２０のコンポーネントとの間にある程度のスペースが置かれる。以下でより詳細に考察されるように、ターゲット設計パターンを使用する従来の方法は、ターゲット設計パターンを、ダイ３２０のコンポーネントと干渉しないようにこれらのスクライブラインに配置する。
[0038] これよりウェーハ４１０の例示的な図である図４を参照する。ウェーハ４１０は、図３のウェーハ３１０と同じウェーハであってよい、又は異なるウェーハであってよい。ウェーハ４１０はさらにダイ４２０を含む。図３のダイ３２０と同様に、ダイ４２０は、エッチングされたデバイス、又はダイが将来エッチングされ得るエリアを表すことができる。
[0039] ダイ４２０はさらに、ターゲット設計パターン４３１及び４３２を含むことができる。図４は、ダイ４２０の１つにターゲット設計パターン４３１及び４３２を特定するのみであるが、ターゲット設計パターン４３１及び４３２を、図４の各ダイ４２０内の特定されていない黒いボックスで表されるように、各ダイ４２０に配置できることが理解される。また、ターゲット設計パターン４３１及び４３２は、同じターゲット設計パターンであってもよい、又は異なるターゲット設計パターンであってもよい。また、異なるダイ４２０は異なるターゲット設計パターンを含むことがある。異なるダイ４２０上で異なるターゲット設計パターンを使用することは、多くの理由で有利である可能性がある。
[0040] 例えば、一部の実施形態では、異なるダイ４２０は異なる半導体レイアウトを含むことがある。これらの実施形態では、各半導体デバイス４２０の特定のレイアウトに基づいて選ばれたターゲット設計パターンは、各半導体４２０に異なるターゲット設計パターンをもたらすことができる。各半導体４２０の特定のレイアウトに基づいて異なるターゲット設計パターンを使用できることで、欠陥をより正確に特定できる可能性がある。
[0041] 一部の実施形態では、異なるターゲット設計パターンは、特定の半導体デバイス４２０のウェーハ４１０上の位置に基づいて使用することができる。例えば、ウェーハ４１０の外周により近いダイ４２０は、ウェーハ４１０の中心に近いダイ４２０とは異なるタイプの製造欠陥を示す可能性がある。したがって、ターゲット設計パターン４３１及び４３２は、各半導体デバイス４２０のウェーハ４１０上の物理的な位置に基づいて発生し得る欠陥を特定するように選ぶことができる。
[0042] 図４にさらに示すように、ターゲット設計パターン４３１及び４３２は、ダイ４２０の中心側に配置される。本開示と整合する実施形態は電子ビーム検査技術を利用するため、ターゲット設計パターン４３１及び４３２は、従来のシステムのものよりも一桁程度小さくてよい。サイズが小さくなるため、ターゲット設計パターン４３１及び４３２はダイ４２０のコンポーネント間に配置することができる。ターゲット設計パターンを実際のコンポーネントのより近くに配置することによって、ターゲット設計パターン中に特定される欠陥は、ダイ４２０のコンポーネント内の潜在的欠陥をより正確にモデル化することができる。既に考察したように、この正確性の向上は全歩留まりを向上させることができる。
[0043] 一部の実施形態では、半導体４２０のコンポーネントがウェーハ４２０上にエッチングされる前に、ターゲット設計パターン４３１及び４３２がウェーハ４１０上にエッチングされることがさらに理解される。現像後検査（「ＡＤＩ」）と呼ばれることもある、これらの実施形態では、ターゲット設計パターンを検査することができ、検査又は測定されたメトロロジデータに基づいて、ＩＣの設計及びレイアウトを調整して、測定された欠陥を考慮することができる。一部の実施形態では、検査の結果に基づいて、設計及びレイアウト、スキャナ、荷電粒子ビームツール、又はその他のリソグラフィ装置を調整することができる。電子ビームツールは調整を行い、メーカー、コントローラ、又は製造システム若しくは調整を行わせるための他のシステムに取り付けられたプロセッサにデータを提供することができる。ターゲット設計パターン４３１及び４３２で使用され得るサイズが小さいため、ウェーハ上のより多くのスペースを、ダイ４２０のコンポーネントに、ターゲット設計パターン４３１又は４３２と重なることなく使用することができ、ウェーハ歩留まりが向上する。
[0044] ターゲット設計パターンは、電子コンポーネントの様々な形状及びサイズを含むことがある。図５は、２つの例示的なターゲット設計パターン、すなわちターゲット設計パターン５１０及びターゲット設計パターン５２０を示している。ターゲット設計パターン５１０及び５２０は、コンポーネントの異なる形状及び配置を示す。ターゲット設計パターン５１０及び５２０が例示に過ぎず、多くの異なるターゲット設計パターンが可能であることが理解される。ターゲット設計パターンが、コンポーネントの複雑性、数及び配置の点で変化することがあることも理解される。この変化は、ターゲット設計パターンが、製造されている特定のダイ（例えば、図４のダイ４２０）により正確に整合することを可能にする可能性がある。
[0045] 図５に示すように、ターゲット設計パターン５１０は、２つの矩形のコンポーネント、すなわちターゲット設計パターンコンポーネント５１３及び５１５を含むことができる。ターゲット設計パターンコンポーネント５１３及び５１５は、ある角度で互いにオフセットさせることができ、重なることができる。ターゲット設計パターンコンポーネント５１３及び５１５は、ウェーハ上の同じ層又は異なる層を占有することができる。使用されるとき、ターゲット設計パターン５１０を含むウェーハの検査によって、ターゲット設計パターンコンポーネント５１３及び５１５が交わる角度若しくは位置、又はターゲット設計パターンコンポーネント５１３及び５１５の長さ及び幅の変化が明らかになる場合がある。
[0046] ターゲット設計パターン５２０は、３つのコンポーネント、すなわち、矩形のターゲット設計パターンコンポーネント５２３及び５２５と、円形のターゲット設計パターンコンポーネント５２７とを含むことができる。この例では、ターゲット設計パターンコンポーネント５２３及び５２５は、ターゲット設計パターンコンポーネント５２７とは重なるが、互いに重なることはない。また、ターゲット設計パターンコンポーネント５２３、５２５、及び５２７は、ウェーハ上の同じ層又は異なる層を占有することができる。使用されるとき、ターゲット設計パターン５２０を含むウェーハの検査によって、ターゲット設計パターンコンポーネント５２３、５２５、及び５２７の相対位置、重なり量、又はその他の特性の変化が明らかになる場合がある。
[0047] 既に考察したように、ターゲット設計パターン５１０及び５２０が例示に過ぎないこと、及び本開示の実施形態と整合する多くの異なるターゲット設計パターンが存在する、又はこれを生成できることが理解される。さらに、追加のターゲット設計パターンが、多かれ少なかれ複雑であり、形状及びサイズが異なり、ターゲット設計パターン５１０及び５２０により示されるものよりも多い又は少ないコンポーネントを含む可能性があることが理解される。
[0048] ターゲット設計パターン５１０又は５２０がウェーハ（例えば、図４のウェーハ４１０）上にエッチングされた後、撮像システム（例えば、図２の撮像システム２００）がターゲット設計パターン５１０を検査して、意図したターゲット設計パターン５１０又は５２０と、ウェーハ上に実際に堆積したターゲット設計パターン５１０又は５２０とのずれ量を決定することができる。撮像システムはまた、ターゲット設計パターンのためのメトロロジデータを収集することができる。欠陥又はメトロロジデータに基づいて、撮像システムは調整を行って、測定された差を考慮することができる。測定された差及びメトロロジデータは、設計者又は設計システムに提供され、ダイの設計又はレイアウトを更新するのに使用することができる。一部の実施形態では、検査の結果に基づいて、設計及びレイアウト、スキャナ、荷電粒子ビームツール、又はその他のリソグラフィ装置を調整することができる。電子ビームツールシステムは、調整を行うことができる、又はメーカー、コントローラ、又は製造システム若しくは調整を行わせるための他のシステムに取り付けられたプロセッサにデータを提供することができる。既に考察したように、本開示と整合する実施形態は、実際のダイ（例えば、図４のダイ４１０）の１つ以上の層を堆積させるのに先立って、ターゲット設計パターン５１０又は５２０を堆積させることができるため、ウェーハを廃棄することなく、欠陥を特定し修正することができる。
[0049] ＥＢＩシステム（例えばＥＢＩシステム１００）又は設計者は、ウェーハ設計全体の一部として含めるターゲット設計パターンを選択することができる。ターゲット設計パターンは、ターゲット設計パターンライブラリに格納することができる。このライブラリは、ターゲット設計パターン、及びターゲット設計パターンの全ての関連する特性を含むことができる。ターゲット設計パターンは、半導体デバイスのコンポーネントとの類似性に基づいて選ぶことができる。また、ライブラリのターゲット設計パターンと関連付けられた以前に測定された値を含むことによって、ターゲット設計パターンは、特定のプロセス要件を満たすように選ぶことができる。
[0050] 一部の実施形態では、ターゲット設計パターンは、ターゲット設計パターンのプロセスウィンドウ検証（「ＰＷＱ」）分析に基づいて選ぶことができる。ＰＷＱ分析では、焦点及び線量マトリックスがウェーハと関連付けられたウェーハを使用することができる。このようなマトリックスは、製造中の焦点及び露光又は照射線量の様々な組み合わせの下にターゲット設計パターンの挙動を示すことができる。また、ターゲット設計パターン要素のライン幅の測度、又はクリティカルディメンジョン統計は、全体の欠陥数と同様に計算することができる。これらの結果は分析することができ、メトロロジ結果からプロセスウィンドウを推測することができる。柔軟なプロセスウィンドウを有するターゲット設計パターンはエラーを起こしにくい。したがって、製造実行に必要なプロセスウィンドウは、どのターゲット設計パターンを選択すべきかを決定することができる。歩留まりを向上させるために適切な調整を行えるように、ターゲット設計パターンの欠陥がダイの欠陥と相関することを保証するために、製造プロセスが必要とするよりも厳しいプロセスウィンドウを有するターゲット設計パターンを選ぶことができる。
[0051] 一部の実施形態では、ターゲット設計パターンは、シミュレーション及びリスク解析に基づいて選ぶことができる。これらの実施形態では、ターゲット設計パターンは、自動化設計ソフトウェアを使用して設計及び試験される。このプロセスは、例えば、シミュレーションに基づくエッジ配置誤差（ＥＰＥ）分布の予測モデルを生成することができる。これは、設計の要素を互いに対して重ねる際に生じる誤差の量を示すことになる。レイアウトのＥＰＥが、ターゲット設計パターンに発生する可能性も高くなり、検査中にこれを修正できることを保証するために、より低いＥＰＥ確率を有するものと比較して、より高いＥＰＥ確率を有するターゲット設計パターンを選択することができる。
[0052] 上記検討事項の１つ以上に基づいて、本開示と整合する実施形態は、特定の製造プロセスの要件を満たす適切なターゲット設計パターンを選択することができる。
[0053] これより本開示の実施形態と整合する、例示的なインダイメトロロジシステムのフローチャートを示している図６を参照する。コントローラが、図６のフローチャートの１つ以上のブロックを実行するようにプログラムされることがある。コントローラは荷電粒子ビーム装置と結合されることがある。コントローラは、荷電粒子ビーム装置の動作を制御することができる。コントローラは、荷電粒子ビーム装置の検出器から収集された情報を受信するように構成されることがあり、処理機能を行うように構成されることがある。例えば、図１のコントローラ１０９は、図６の方法の全部又は一部を実行するように構成されることがある。
[0054] ステップＳ１０１において、方法は始まることができる。ステップＳ１０２において、コントローラ又は設計者は、ウェーハ上に含めるターゲット設計パターンを選択することができる。ターゲット設計パターンは、とりわけ、ホットスポットライブラリＤ１０１、ＰＷＱ分析Ｄ１０２、又はプロセスシミュレーション及びリスク解析Ｄ１０３の１つ以上からのデータに基づいて選択することができる。プロセスシミュレーションは、自動化設計ツールを用いて可能な解析を含むことができ、レイアウトの挙動を予測するための設計レイアウトの解析を含むことができる。これらの様々なデータソースからの結果は、現在の製造要件と比較することができ、これらの要件の１つ以上が確実に満たされることを支援でき、いずれも全体の設計に酷似するターゲット設計パターンを選択するように設計することができる。
[0055] ターゲット設計パターンを選択した後、ステップＳ１０３において、ターゲット設計パターンを示す設計データを、ウェーハのレイアウトに追加するために提供することができる。一部の実施形態では、ターゲット設計パターンを示す設計データを提供するステップはさらに、ターゲット設計パターン、又はターゲット設計パターンを表すデータをメーカーに提供するステップを含む。これらの実施形態では、例えば、メーカーはターゲット設計パターンを表すデータを受信し、このデータを集積回路のための設計データに追加することができる。ターゲット設計パターン、又はターゲット設計パターンを表すデータを提供することが、集積回路のための設計データへのデータの追加を可能にするために、データをＳＥＭ又はメーカーのプロセッサに提供することを含むことがさらに理解される。設計データへのデータの追加は、プロセッサによって自動的に行うことができる、又はコンピュータ支援設計（「ＣＡＤ」）アプリケーションなどの設計アプリケーションを使用する人間によって指示することができる。次に、この更新された設計は、集積回路を製造又は生産するのに使用することができる。次に、これらのターゲット設計パターンは、ターゲット設計パターンを選択するシステム、プロセス、若しくは装置によって、又は設計データを受信したメーカーによってウェーハ上にエッチングすることができる。
[0056] 本開示と整合する実施形態により使用される電子ビーム検査方法に起因して、ターゲット設計パターンは非常に小さくてよい。例えば、一部の実施形態では、ターゲット設計パターンは、１μｍ２と小さくてよい。また、そのサイズが小さいため、提供される設計データは、位置を、例えばスクライブライン内又はその近くに制限せずに、ターゲット設計パターンを半導体設計内の位置に配置させることを含むことができる。
[0057] ステップＳ１０４において、設計レイアウトの構造をウェーハ上に印刷させることができる。一部の実施形態では、設計レイアウトの構造を印刷させることは、例えば、メーカーに対する、追加されたターゲット設計パターンを使用して設計レイアウトを印刷せよとの命令から生じる。設計データは、集積回路の設計レイアウトを表すデータである。一部の実施形態では、ターゲット設計パターンは、設計の残りの部分を堆積させるのに先立ってウェーハ上に配置される。
[0058] ステップＳ１０５において、印刷されたターゲット設計パターンは、荷電粒子検査ツール（例えば、図２のＥＢＩシステム２００など）を使用して検査される。ステップＳ１０６において、検査結果は、荷電粒子ビームシステム（例えばＥＢＩシステム２００）によって分析される。分析は、例えば、ＥＰＥ、重ね合わせずれ、コンタクトホールサイズ、及びエッジ粗さなどの、製造プロセスからの欠陥、並びに追加のメトロロジデータを明らかにすることができる。特定のターゲット設計パターンのための分析の結果は、後のプロセスによる使用のためにホットスポットライブラリＤ１０１に含めることができる。
[0059] ステップＳ１０７において、荷電粒子ビームシステム又はコンピュータシステムは、分析の結果を使用して、ダイのレイアウト又は設計を調整させること、又はダイにパターン形成するのに使用されるスキャナ又は他のフォトリソグラフィ装置の設定を調整させることができる。一部の実施形態では、これらの調整は、荷電粒子ビームシステムによって行うことができる。他の実施形態では、荷電粒子ビームシステムは、調整に関するデータを、調整を行わせるために他のシステム又は装置（例えば、他のフォトリソグラフィ装置、スキャナ、又はそのような装置に取り付けられたコントローラ若しくはプロセッサ）に提供することができる。本開示と整合する実施形態はＡＤＩを可能にするため、ステップＳ１０７で行われたレイアウト調整は、半導体設計がウェーハ上にエッチングされるのに先立って行うことができ、ステップＳ１０７におけるスキャナ設定調整は、半導体設計がウェーハ上にパターン形成されるのに先立って行うことができる。また、欠陥を有する層を戻し処理する（例えば、ウェーハから除去する）ことができ、この層は、スキャナによって、ただし調整されたスキャナ設定又は設計で再処理及び再撮像することができる。この段階でこれらの欠陥のためにレイアウト又はスキャナ設定を検出及び調整することによって、システムは、調整されたシステムでの製造にウェーハを依然として使用できるため、歩留まりを高めることができる。
[0060] プロセスはステップＳ１０８で終了することができる。
[0061] 一部の実施形態では、検出器が荷電粒子ビームシステムを制御するコントローラと通信することがある。コントローラは、荷電粒子源を制御して荷電粒子ビームを生成すること、及び偏向器を制御して荷電粒子ビームをサンプルにスキャンすることなどの様々な機能を行うように、荷電粒子ビームシステムのコンポーネントに指示することがある。コントローラはまた、後処理機能、すなわち、輝度／コントラスト調整、画像再分割、画像処理、輪郭生成、取得した画像上へのインジケータの重ね合わせなどを行うことがある。コントローラは、例えば、画像取得部１２０の機能及び図１のコントローラ１０９の機能を組み合わせることがある。また、コントローラは、図１の記憶部１３０などの記憶部を備えることがある。ターゲット設計パターンの選択、荷電粒子ビーム検査、ターゲット設計パターン結果の分析、分析に基づく粒子ビームスキャナの調整、又は本開示と整合するその他の機能及び方法を実行せよとのコントローラ１０９のプロセッサへの命令を格納する非一時的コンピュータ可読媒体が提供されることがある。非一時的媒体の一般的形式には、例えば、フロッピーディスク、フレキシブルディスク、ハードディスク、固体ドライブ、磁気テープ、又はその他の磁気データ記憶媒体、ＣＤ－ＲＯＭ、その他の光学式データ記憶媒体、孔パターンを有した任意の物理的媒体、ＲＡＭ、ＰＲＯＭ、及びＥＰＲＯＭ、ＦＬＡＳＨ‐ＥＰＲＯＭ又はその他のフラッシュメモリ、ＮＶＲＡＭ、キャッシュ、レジスタ、その他のメモリチップ又はカートリッジ、及び上記のネットワーク化バージョンが含まれる。
[0062] 実施形態は以下の条項を用いてさらに記述することができる。
１．荷電粒子ビームツールを使用したインダイメトロロジに関連する方法であって、
集積回路の設計を表す第１の設計データに基づいてターゲット設計パターンを選択すること、及び
ターゲット設計パターンから得た設計データを、第１の設計データに基づいている第２の設計データに追加できるように、ターゲット設計パターンを示す設計データを提供すること、を含む方法。
２．第１の設計データが、Graphic Database System（ＧＤＳ）、Open Artwork System Interchange Standard（ＯＡＳＩＳ）、又はCaltech Intermediate Form（ＣＩＦ）データのうちの１つとして表された、条項１の方法。
３．第２の設計データから得た構造をウェーハ上に印刷させること、
荷電粒子ビームツールを使用してウェーハ上の構造を検査すること、
検査に基づいてメトロロジデータ又はプロセス欠陥を特定すること、
をさらに含む、条項１又は２の方法。
４．特定されたメトロロジデータ又はプロセス欠陥に基づいて、第２の設計データを調整させることをさらに含む、条項３の方法。
５．特定されたメトロロジデータ又はプロセス欠陥に基づいて、スキャナを調整させることをさらに含む、条項３の方法。
６．特定されたメトロロジデータ又はプロセス欠陥に基づいて、フォトリソグラフィ装置を調整させることをさらに含む、条項３の方法。
７．特定されたメトロロジデータ又はプロセス欠陥が、エッジ配置誤差、重ね合わせずれ、コンタクトホールサイズ変化、及びエッジ粗さのうちの少なくとも１つである、条項３から６のいずれか一項の方法。
８．ターゲット設計パターンを選択することがさらに、
ターゲット設計パターンに関連付けられた特性に基づいて、設計パターン及び対応する特性を含む設計ライブラリからターゲット設計パターンを選択すること、
を含む、条項１から７のいずれか一項の方法。
９．ターゲット設計パターンを選択することがさらに、
１つ以上の潜在的ターゲット設計パターンと関連したプロセスウィンドウ検証データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
を含む、条項１から８のいずれか一項の方法。
１０．ターゲット設計パターンを選択することがさらに、
ターゲット設計パターンと関連付けられた設計データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
を含む、条項１から９のいずれか一項の方法。
１１．解析がプロセスシミュレーションである、条項１０の方法。
１２．ターゲット設計パターンを選択することがさらに、
ターゲット設計パターンと第１の設計データとの類似性に基づいてターゲット設計パターンを選択すること、
を含む、条項１から１１のいずれか一項の方法。
１３．ターゲット設計パターンから得た設計データが、指定位置にある第２の設計データに追加された、条項１から１２のいずれか一項の方法。
１４．第２の設計データの指定位置が、第２の設計データのコンポーネント間にある、条項１３の方法。
１５．第１の設計データ及び第２の設計データが、集積回路のレイアウト設計データの異なるバージョンを表す、条項１から１４のいずれか一項の方法。
１６．インダイメトロロジのためのシステムであって、
検出器を含む荷電粒子ビーム装置と、
検出器から検出信号を受信し、ターゲット設計パターンを含む画像を作成するための回路を含む画像取得部と、
少なくとも１つのプロセッサ及び非一時的コンピュータ可読媒体と、を備え、
非一時的コンピュータ可読媒体が、プロセッサにより実行されるとき、
集積回路の設計を表す第１の設計データに基づいてターゲット設計パターンを選択すること、及び
ターゲット設計パターンから得た設計データを、第１の設計データに基づいている第２の設計データに追加できるように、ターゲット設計パターンを示す設計データを提供すること、
をシステムに行わせる命令を含む、システム。
１７．第１の設計データが、Graphic Database System（ＧＤＳ）、Open Artwork System Interchange Standard（ＯＡＳＩＳ）、又はCaltech Intermediate Form（ＣＩＦ）データのうちの１つとして表された、条項１６のシステム。
１８．命令が、プロセッサにより実行されるとき、
第２の設計レイアウトから得た構造をウェーハ上に印刷させること、
荷電粒子ビームツールを使用してウェーハ上の構造を検査すること、及び
検査に基づいてメトロロジデータ又はプロセス欠陥を特定すること、
をさらにシステムに行わせる、条項１６又は１７のシステム。
１９．命令が、プロセッサにより実行されるとき、特定されたメトロロジデータ又はプロセス欠陥に基づいて第２の設計データを調整させることをさらにシステムに行わせる、条項１８のシステム。
２０．命令が、プロセッサにより実行されるとき、特定されたメトロロジデータ又はプロセス欠陥に基づいてスキャナを調整させることをさらにシステムに行わせる、条項１８のシステム。
２１．命令が、プロセッサにより実行されるとき、特定されたメトロロジデータ又はプロセス欠陥に基づいてフォトリソグラフィ装置を調整させることをさらにシステムに行わせる、条項１８のシステム。
２２．特定されたプロセス欠陥が、エッジ配置誤差、重ね合わせずれ、コンタクトホールサイズ変化、及びエッジ粗さのうちの少なくとも１つである、条項１８から２１のいずれか一項のシステム。
２３．メモリと、
設計パターン及び対応する特性を含む、メモリに格納された設計ライブラリと、
をさらに備えた、条項１６から２２のいずれか一項のシステム。
２４．命令が、プロセッサにより実行されるとき、
１つ以上の潜在的ターゲット設計パターンと関連したプロセスウィンドウ検証データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項１６から２４のいずれか一項のシステム。
命令が、プロセッサにより実行されるとき、
ターゲット設計パターンと関連付けられた設計データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項１６から２５のいずれか一項のシステム。
２５．解析がプロセスシミュレーションである、条項２５のシステム。
２６．命令が、プロセッサにより実行されるとき、ターゲット設計パターンと第１の設計データとの類似性に基づいてターゲット設計パターンを選択することをさらにシステムに行わせる、条項１６から２６のいずれか一項のシステム。
２７．ターゲット設計パターンから得た設計データが、指定位置にある第２の設計データに追加された、条項１６から２７のいずれか一項のシステム。
２８．第２の設計データの指定位置が、第２の設計データのコンポーネント間にある、条項２８のシステム。
２９．第１の設計データ及び第２の設計データが、集積回路のレイアウト設計データの異なるバージョンを表す、条項１６から２９のいずれか一項のシステム。
３０．集積回路の設計を表す第１の設計データに基づいてターゲット設計パターンを選択すること、及び
ターゲット設計パターンから得た設計データを、第１の設計データに基づいている第２の設計データに追加できるように、ターゲット設計パターンを示す設計データを提供すること、
を含む方法をシステムに行わせる、システムの１つ以上のプロセッサにより実行可能な命令の一セットを格納する非一時的コンピュータ可読媒体。
３１．第１の設計データが、Graphic Database System（ＧＤＳ）、Open Artwork System Interchange Standard（ＯＡＳＩＳ）、又はCaltech Intermediate Form（ＣＩＦ）データのうちの１つとして表された、条項３１のコンピュータ可読媒体。
３２．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、
第２の設計データから得た構造をウェーハ上に印刷させること、
荷電粒子ビームツールを使用してウェーハ上の構造を検査すること、及び
検査に基づいてメトロロジデータ又はプロセス欠陥を特定すること、
をさらにシステムに行わせる、条項３１又は３２のコンピュータ可読媒体。
３３．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、特定されたメトロロジデータ又はプロセス欠陥に基づいて、第２の設計データを調整させることをさらにシステムに行わせる、条項３３のコンピュータ可読媒体。
３４．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、特定されたメトロロジデータ又はプロセス欠陥に基づいて、スキャナを調整させることをさらにシステムに行わせる、条項３３のコンピュータ可読媒体。
３５．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、特定されたメトロロジデータ又はプロセス欠陥に基づいて、フォトリソグラフィ装置を調整させることをさらにシステムに行わせる、条項３３のコンピュータ可読媒体。
３６．特定されたメトロロジデータ又はプロセス欠陥が、エッジ配置誤差、重ね合わせずれ、コンタクトホールサイズ変化、及びエッジ粗さのうちの少なくとも１つである、条項３３から３６のいずれか一項のコンピュータ可読媒体。
３７．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、
ターゲット設計パターンに関連付けられた特性に基づいて、設計パターン及び対応する特性を含む設計ライブラリからターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項３１から３７のいずれか一項のコンピュータ可読媒体。
３８．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、
１つ以上の潜在的ターゲット設計パターンと関連したプロセスウィンドウ検証データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項３１から３８のいずれか一項のコンピュータ可読媒体。
３９．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、
ターゲット設計パターンと関連付けられた設計データを解析すること、及び
解析の結果に基づいてターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項３１から３９のいずれか一項のコンピュータ可読媒体。
４０．解析がプロセスシミュレーションである、条項４０のコンピュータ可読媒体。
４１．システムの１つ以上のプロセッサにより実行可能な命令の一セットが、
ターゲット設計パターンと第１の設計データとの類似性に基づいてターゲット設計パターンを選択すること、
をさらにシステムに行わせる、条項３１から４１のいずれか一項のコンピュータ可読媒体。
４２．ターゲット設計パターンから得た設計データが、指定位置にある第２の設計データに追加された、条項３１から４２のいずれか一項のコンピュータ可読媒体。
４３．第２の設計データの指定位置が、第２の設計データのコンポーネント間にある、条項４３のコンピュータ可読媒体。
４４．第１の設計データ及び第２の設計データが、集積回路のレイアウト設計データの異なるバージョンを表す、条項３１から４４のいずれか一項のコンピュータ可読媒体。
[0063] 図面内のブロック図は、本開示の様々な例示的な実施形態に従った、システム、方法、及びコンピュータハードウェア／ソフトウェア製品の可能な実装形態のアーキテクチャ、機能性、及び動作を示す。この点に関して、概略図中の各ブロックは、電子回路などのハードウェアを使用して実施され得る一定の算術又は論理演算を表すことができる。ブロックは、指定された論理機能を実行するための１つ以上の実行可能命令を含むモジュール、セグメント、又はコードの一部も表すことができる。一部の代替的な実装形態において、ブロック内に示される機能が、図中に示された順序以外で生じる場合があることを理解されたい。例えば、連続して示される２つのブロックは実質的に同時に実行又は実施可能であるか、又は２つのブロックは、時には関与する機能性に応じて逆の順序で実行することも可能である。一部のブロックは省かれることもある。
[0064] ブロック図の各ブロック、及びブロックの組み合わせは、指定された機能又は行為を実行する特定用途向けハードウェアベースシステムによって、又は特定用途向けハードウェア及びコンピュータ命令の組み合わせによって実施可能であることも理解されたい。
[0065] 本発明を様々な実施形態との関連で説明してきたが、当業者には、本明細書の検討及び本明細書に開示される発明の実施から、本発明の他の実施形態が明らかになるであろう。本明細書及び実施例は例示的なものとしてのみ考えられることが意図されており、本発明の真の範囲及び趣旨は以下の特許請求の範囲によって示される。

Claims (13)

  1. 集積回路の設計を表す第１の設計データに基づいてターゲット設計パターンを選択すること、及び
    設計データを第２の設計データに追加できるように、前記ターゲット設計パターンを示す前記設計データを提供することであって、前記第２の設計データは、集積回路のデザインレイアウトを表すデータであり、前記第１の設計データに基づいている、提供すること、
    を含む方法をシステムに行わせるための、前記システムの１つ以上のプロセッサにより実行可能な命令の一セットを格納する非一時的コンピュータ可読媒体。
  2. 前記第１の設計データが、グラフィック・データベース・システム（ＧＤＳ）、オープン・アートワーク・システム・インターチェンジ・スタンダード（ＯＡＳＩＳ）、又はカルテック・インターミーディエイト・フォーム（ＣＩＦ）データのうちの１つとして表された、請求項１のコンピュータ可読媒体。
  3. 前記システムの１つ以上のプロセッサにより実行可能な前記命令の一セットが、
    前記第２の設計データから得た構造がウェーハ上に印刷された後、荷電粒子ビームツールを使用して前記ウェーハ上の前記構造を検査すること、及び
    前記検査に基づいてメトロロジデータ又はプロセス欠陥を特定すること、
    を前記システムにさらに行わせる、請求項１のコンピュータ可読媒体。
  4. システムの１つ以上のプロセッサにより実行可能な前記命令の一セットが、特定された前記メトロロジデータ又はプロセス欠陥に基づいて、前記第２の設計データを調整させることを前記システムにさらに行わせる、請求項３のコンピュータ可読媒体。
  5. 特定された前記メトロロジデータ又はプロセス欠陥が、エッジ配置誤差、重ね合わせずれ、コンタクトホールサイズ変化、及びエッジ粗さのうちの少なくとも１つである、請求項３のコンピュータ可読媒体。
  6. システムの１つ以上のプロセッサにより実行可能な前記命令の一セットが、
    前記ターゲット設計パターンに関連付けられた特性に基づいて、設計パターン及び対応する特性を含む設計ライブラリから前記ターゲット設計パターンを選択すること、
    を前記システムにさらに行わせる、請求項１のコンピュータ可読媒体。
  7. システムの１つ以上のプロセッサにより実行可能な前記命令の一セットが、
    前記ターゲット設計パターンと関連付けられた設計データを解析すること、及び
    前記解析の結果に基づいて前記ターゲット設計パターンを選択すること、
    を前記システムにさらに行わせる、請求項１のコンピュータ可読媒体。
  8. 前記解析がプロセスシミュレーションを含む、請求項７のコンピュータ可読媒体。
  9. システムの１つ以上のプロセッサにより実行可能な前記命令の一セットが、
    前記ターゲット設計パターンと前記第１の設計データとの類似性に基づいて前記ターゲット設計パターンを選択すること、
    を前記システムにさらに行わせる、請求項１のコンピュータ可読媒体。
  10. 前記ターゲット設計パターンから得た前記設計データが、指定位置にある前記第２の設計データに追加された、請求項１のコンピュータ可読媒体。
  11. 前記第２の設計データの前記指定位置が、前記第２の設計データのコンポーネント間にある、請求項１０のコンピュータ可読媒体。
  12. インダイメトロロジのためのシステムであって、
    検出器を含む荷電粒子ビーム装置と、
    前記検出器から検出信号を受信し、ターゲット設計パターンを含む画像を作成するための回路を含む画像取得部と、
    少なくとも１つのプロセッサ及び非一時的コンピュータ可読媒体と、を備え、
    前記非一時的コンピュータ可読媒体が、前記プロセッサにより実行されるとき、
    集積回路の設計を表す第１の設計データに基づいてターゲット設計パターンを選択すること、及び
    設計データを第２の設計データに追加できるように、前記ターゲット設計パターンを示す前記設計データを提供することであって、前記第２の設計データは、集積回路のデザインレイアウトを表すデータであり、前記第１の設計データに基づいている、提供すること、
    を前記システムに行わせる命令を含む、システム。
  13. 前記命令が、前記プロセッサにより実行されるとき、
    前記第２の設計データから得た構造がウェーハ上に印刷された後に、荷電粒子ビームツールを使用して前記ウェーハ上の前記構造を検査すること、及び
    前記検査に基づいてメトロロジデータ又はプロセス欠陥を特定すること、
    を前記システムにさらに行わせる、請求項１２のシステム。
JP2021533140A 2018-12-31 2019-12-19 プロセス制御のためのインダイメトロロジ方法及びシステム Active JP7281547B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862787203P 2018-12-31 2018-12-31
US62/787,203 2018-12-31
PCT/EP2019/086466 WO2020141092A1 (en) 2018-12-31 2019-12-19 In-die metrology methods and systems for process control

Publications (2)

Publication Number Publication Date
JP2022516405A JP2022516405A (ja) 2022-02-28
JP7281547B2 true JP7281547B2 (ja) 2023-05-25

Family

ID=69147653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021533140A Active JP7281547B2 (ja) 2018-12-31 2019-12-19 プロセス制御のためのインダイメトロロジ方法及びシステム

Country Status (7)

Country Link
US (2) US11527405B2 (ja)
JP (1) JP7281547B2 (ja)
KR (2) KR102735498B1 (ja)
CN (1) CN113272736B (ja)
IL (1) IL284030B2 (ja)
TW (2) TWI745821B (ja)
WO (1) WO2020141092A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10740888B2 (en) * 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
US12085385B2 (en) 2021-10-06 2024-09-10 Kla Corporation Design-assisted large field of view metrology
US20230288822A1 (en) * 2022-03-12 2023-09-14 Applied Materials, Inc. Package imaging for die location correction in digital lithography
CN117313635B (zh) * 2023-10-25 2024-05-24 上海合芯数字科技有限公司 确定芯片设计数据的方法、装置、电子设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518107A (ja) 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
JP2009503668A (ja) 2005-07-28 2009-01-29 カップリング ウェーブ ソリューションズ シーダブリュエス 集積回路設計を支援する方法および装置
JP2011521475A (ja) 2008-05-21 2011-07-21 ケーエルエー−テンカー・コーポレーション ツール及びプロセスの効果を分離する基板マトリクス
JP2015528125A (ja) 2012-07-05 2015-09-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
JP2017516138A (ja) 2014-05-13 2017-06-15 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法
JP2017524963A (ja) 2014-06-10 2017-08-31 エーエスエムエル ネザーランズ ビー．ブイ． 計算的ウェーハ検査
JP2018514807A (ja) 2015-04-21 2018-06-07 ケーエルエー−テンカー コーポレイション 傾斜デバイス設計のための計測ターゲット設計
JP2018517920A (ja) 2015-04-21 2018-07-05 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び装置、コンピュータプログラム、並びにリソグラフィシステム
JP2018523820A (ja) 2015-07-30 2018-08-23 ケーエルエー−テンカー コーポレイション 検査ツールへのダイナミックケアエリア生成システムおよび方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379184B2 (en) 2004-10-18 2008-05-27 Nanometrics Incorporated Overlay measurement target
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
JP5286337B2 (ja) * 2010-08-30 2013-09-11 株式会社日立ハイテクノロジーズ 半導体製造装置の管理装置、及びコンピュータプログラム
US8669775B2 (en) 2010-09-24 2014-03-11 Texas Instruments Incorporated Scribe line test modules for in-line monitoring of context dependent effects for ICs including MOS devices
US9910953B2 (en) * 2013-03-04 2018-03-06 Kla-Tencor Corporation Metrology target identification, design and verification
US9377680B2 (en) 2013-11-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit layout
US9536299B2 (en) * 2014-01-16 2017-01-03 Kla-Tencor Corp. Pattern failure discovery by leveraging nominal characteristics of alternating failure modes
WO2017060192A1 (en) 2015-10-08 2017-04-13 Asml Netherlands B.V. Method and apparatus for pattern correction and verification
JP6527808B2 (ja) * 2015-10-27 2019-06-05 株式会社ニューフレアテクノロジー 検査方法および検査装置
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10768533B2 (en) * 2016-10-20 2020-09-08 Kla-Tencor Corporation Method and system for generating programmed defects for use in metrology measurements
US10296702B2 (en) * 2017-03-15 2019-05-21 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518107A (ja) 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
JP2009503668A (ja) 2005-07-28 2009-01-29 カップリング ウェーブ ソリューションズ シーダブリュエス 集積回路設計を支援する方法および装置
JP2011521475A (ja) 2008-05-21 2011-07-21 ケーエルエー−テンカー・コーポレーション ツール及びプロセスの効果を分離する基板マトリクス
JP2015528125A (ja) 2012-07-05 2015-09-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
JP2017516138A (ja) 2014-05-13 2017-06-15 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法
JP2017524963A (ja) 2014-06-10 2017-08-31 エーエスエムエル ネザーランズ ビー．ブイ． 計算的ウェーハ検査
JP2018514807A (ja) 2015-04-21 2018-06-07 ケーエルエー−テンカー コーポレイション 傾斜デバイス設計のための計測ターゲット設計
JP2018517920A (ja) 2015-04-21 2018-07-05 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び装置、コンピュータプログラム、並びにリソグラフィシステム
JP2018523820A (ja) 2015-07-30 2018-08-23 ケーエルエー−テンカー コーポレイション 検査ツールへのダイナミックケアエリア生成システムおよび方法

Also Published As

Publication number Publication date
IL284030B1 (en) 2024-10-01
US20200211845A1 (en) 2020-07-02
TW202105053A (zh) 2021-02-01
KR102735498B1 (ko) 2024-11-29
TWI745821B (zh) 2021-11-11
US12040187B2 (en) 2024-07-16
US11527405B2 (en) 2022-12-13
KR20210093343A (ko) 2021-07-27
KR20230153509A (ko) 2023-11-06
JP2022516405A (ja) 2022-02-28
KR102596144B1 (ko) 2023-11-01
WO2020141092A1 (en) 2020-07-09
IL284030B2 (en) 2025-02-01
TW202205370A (zh) 2022-02-01
IL284030A (en) 2021-08-31
CN113272736A (zh) 2021-08-17
US20230076943A1 (en) 2023-03-09
CN113272736B (zh) 2025-02-18
TWI807442B (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP7281547B2 (ja) プロセス制御のためのインダイメトロロジ方法及びシステム
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
US9767548B2 (en) Outlier detection on pattern of interest image populations
CN106158679B (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
CN109804462B (zh) 用于识别设计文件中的受关注图案的位置的方法及系统
US20040225488A1 (en) System and method for examining mask pattern fidelity
US20100138801A1 (en) System and Method for Detecting a Defect
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
CN109659245B (zh) 监测光掩模缺陷率的改变
US20220375063A1 (en) System and method for generating predictive images for wafer inspection using machine learning
TW201346983A (zh) 圖案評估方法及圖案評估裝置
JP7144262B2 (ja) パターン検査装置及び参照画像の作成方法
KR20230122602A (ko) 패턴 객체를 식별하기 위해 피처 벡터를 추출하는 피처 추출 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230515

R150 Certificate of patent or registration of utility model

Ref document number: 7281547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150