[go: up one dir, main page]

CN113272736A - 用于过程控制的管芯内量测方法和系统 - Google Patents

用于过程控制的管芯内量测方法和系统 Download PDF

Info

Publication number
CN113272736A
CN113272736A CN201980087239.8A CN201980087239A CN113272736A CN 113272736 A CN113272736 A CN 113272736A CN 201980087239 A CN201980087239 A CN 201980087239A CN 113272736 A CN113272736 A CN 113272736A
Authority
CN
China
Prior art keywords
design
data
target design
design data
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980087239.8A
Other languages
English (en)
Other versions
CN113272736B (zh
Inventor
浦凌凌
方伟
陈仲玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of CN113272736A publication Critical patent/CN113272736A/zh
Application granted granted Critical
Publication of CN113272736B publication Critical patent/CN113272736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1471—Arrangements for directing or deflecting the discharge along a desired path for centering, aligning or positioning of ray or beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/244—Detectors; Associated components or circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

提供了用于使用目标设计图案来进行管芯内量测的系统和方法。这些系统和方法包括：基于表示集成电路的设计的设计数据来选择目标设计图案；提供指示目标设计图案的设计数据，以使能够将从目标设计图案导出的设计数据添加到第二设计数据，其中第二设计数据基于第一设计数据。系统和方法还可以包括：使从第二设计数据导出的结构被印刷在晶片上；使用带电粒子束工具来检查晶片上的结构；以及基于检查来标识量测数据或过程缺陷。在一些实施例中，系统和方法还包括：基于经标识的量测数据或过程缺陷来调整带电粒子束工具、第二设计数据、扫描仪或光刻设备。

Description

用于过程控制的管芯内量测方法和系统
相关申请的交叉引用
本申请要求于2018年12月31日提交的美国申请62/787,203的优先权，其整体通过引用被并入本文中。
技术领域
本文中所提供的实施例涉及用于过程控制的管芯内量测方法和系统，并且更具体地涉及用于标识和放置管芯内量测目标区以标识半导体制造和操作过程中的缺陷的方法和系统。
背景技术
在集成电路(IC)的制造过程中，检查未完成的或成品的电路组件以确保它们根据设计来制造并且没有缺陷。可以采用利用光学显微镜或带电粒子(例如，电子)束显微镜(诸如扫描电子显微镜(SEM))的检查系统。由于IC组件的物理尺寸继续缩小，缺陷检测的准确性和产率变得越来越重要。但是，检查工具的成像分辨率和生产量努力跟上IC组件的不断缩减的特征尺寸。
发明内容
在本公开的一些实施例中，提供了用于使用目标设计图案的管芯内量测的系统和方法。提供了用于使用目标设计图案的管芯内量测的系统和方法。这些系统和方法包括：基于表示集成电路的设计的设计数据，选择目标设计图案；提供指示目标设计图案的设计数据，以使从目标设计图案导出的设计数据能够被添加到第二设计数据，其中第二设计数据基于第一设计数据。系统和方法还可以包括：使从第二设计数据导出的结构被印刷在晶片上；使用带电粒子束工具来检查晶片上的结构；以及基于检查，标识量测数据或过程缺陷。在一些实施例中，系统和方法还包括：基于经标识的量测数据或过程缺陷，使带电粒子束工具、第二设计数据、扫描仪或光刻设备被调整。
在一些实施例中，表示集成电路的设计的设计数据被表示为图形数据库系统(GDS)、开放原图系统交换标准(OASIS)和加州理工学院中间格式(CIF)数据文件中的一个。
在一些实施例中，经标识的量测数据或过程缺陷是边缘放置误差、覆盖移位、接触孔尺寸变化和边缘粗糙度中的至少一个。
在又一实施例中，系统和方法还包括：基于与目标设计图案相关联的属性，从设计库选择目标设计图案，其中设计库包括设计图案和对应的属性。
在又一实施例中，系统和方法还包括：分析与一个或多个潜在目标设计图案相关联的过程窗口资质数据，并且基于分析结果，选择目标设计图案。
在其他实施例中，系统和方法包括：分析与目标设计图案相关联的设计数据，并且基于分析结果，选择目标设计图案。在那些实施例中的一些实施例中，分析可以是过程仿真。在其他实施例中，系统和方法还包括：基于目标设计图案与表示集成电路的设计的设计数据之间的相似度，选择目标设计图案。
在又一实施例中，从目标设计图案导出的设计数据在指定位置处被添加到第二设计数据。在一些实施例中，第二设计数据中的指定位置在第二设计数据中的组件之间。
在又一实施例中，第一设计数据和第二设计数据表示集成电路的布局设计数据的不同版本。在又一实施例中，系统和方法还包括第二设计布局中的指定位置，该指定位置可以位于第二设计布局中的组件之间。
附图说明
图1是图示了与本公开的实施例一致的示例性电子束检查(EBI)系统的示意图。
图2是图示了与本公开的实施例一致的示例性电子束工具的示意图，该电子束工具可以是图1的示例性电子束检查系统的部分。
图3A-图3B是图示了与本公开的实施例一致的示例性晶片的框图。
图4是图示了与本公开的实施例一致的示例性晶片的框图。
图5是图示了与本公开的实施例一致的示例性目标结构的框图。
图6是表示与本公开的实施例一致的示例性方法的流程图。
具体实施方式
现在将详细参考示例性实施例，示例性实施例的示例在附图中被图示。以下描述参考附图，其中除非另有表示，否则不同图中的相同附图标记表示相同或类似的要素。以下示例性实施例的描述中所阐述的实现方式不表示与本发明一致的所有实现方式。相反，它们仅仅是与所附权利要求中所述的主题相关的方面一致的装置、系统和方法的示例。例如，尽管在利用电子束的上下文中描述了一些实施例，但本公开不受此限制。可以类似地应用其他类型的带电粒子束。
电子设备的增强的计算能力在减小了设备的物理尺寸的同时，可以通过在IC芯片上显著增加电路组件(诸如晶体管、电容器、二极管等)的封装密度来实现。例如，智能电话的IC芯片(其是拇指指甲的大小)可以包括超过20亿个晶体管，每个晶体管的尺寸小于人头发的1/1000。因此，毫不奇怪，半导体IC制造是复杂且耗时的过程，具有数百个单独的步骤。即使在一个步骤中出错，也有可能显著地影响最终产品的功能。甚至一个“致命缺陷”也可能引起设备故障。制造过程的目标是改进过程的总产率。例如，要使50个步骤的过程获得75％的产率，每个单独步骤必须具有大于99.4％的产率，并且如果单独步骤的产率为95％，则整个过程的产率将降至7％。
虽然在IC芯片制造设施中希望高过程产率，但是维持高晶片生产量也是必要的，晶片生产量被定义为每小时处理的晶片数目。特别是当操作员介入检查缺陷时，高过程产率和高晶片生产量可能受到缺陷存在的影响。因此，通过检测工具(诸如SEM)检测和标识微米级和纳米级缺陷对于维持高产率和低成本是至关重要。
随着集成电路的尺寸继续缩小，现有检查系统在制造过程期间标识缺陷的能力也降低。具体地，光学检查工具有许多缺点。为了协助检查过程，目标设计图案被放置在晶片上以测量某些缺陷。但由于针对光学检查工具所需的尺寸，这些图案通常大于10μm2，太大而无法被放置在IC芯片管芯的边界内。由于该尺寸，目标设计图案通常被放置在划线(例如，图3B的划线333和337)处或附近，其是晶片上的IC芯片之间的空间。但是将目标设计图案放置在划线上会限制目标设计图案的有效性。当目标设计图案在划线中时，目标设计图案中的缺陷并不总是准确地预测芯片管芯中的缺陷，因为它们离芯片的组件太远。此外，光学检查工具限制了可以被用于目标设计图案的复杂程度。
不幸的是，当前使用目标设计图案的光学检查工具和用于选择那些目标设计图案的方法不能满足不断改进制造过程的需求。为了实现高生产量和高产率的制造过程，需要新的方法来降低目标设计图案的尺寸和有效性。
在IC芯片制造中，缺陷标识可以包括被放置在晶片上的专门设计的电子结构的使用。在制造期间，目标结构可以被测量并与其原始设计进行比较，以帮助测量晶片上的电子组件的设计与实际生产结果之间的差异。先前的系统需要使用大的测试结构。这些测试结构被放置在划线中，因为它们太大而无法在不干扰它们的最终操作的情况下被放置在个别的管芯内。但是通过使用带电粒子束检查(例如，电子束检查)和用于选择测试结构的改进方法，本公开的管芯内量测系统可以减小用于检测缺陷的目标结构的尺寸。由于尺寸减小，制造系统可以将结构放置靠近于实际电子器件的元件或在实际电子器件的元件中间，如图4所示。此外，本文中所公开的实施例的增加的精度可以允许使用与正在制造的实际管芯的元件更好匹配的目标设计图案。通过包括与管芯元件组件匹配的测试图案并且通过将这些图案放置在管芯本身内部，本文中所描述的实施例在制造期间提供了测量缺陷的更好准确性。管芯内部的目标设计图案确保设计图案和重要组件之间的距离不会导致被测量的缺陷的差异。此外，选择与管芯元件匹配的目标设计图案增加了目标设计图案中的缺陷将准确预测匹配管芯组件中的缺陷的机会。
此外，本文中所描述的实施例的增加的精度和准确性允许在开发检查(“ADI”)之后的使用。在ADI中，目标设计图案可以在硅晶片上被开发并且在制造过程的其余部分之前被检查。因此，校正可以在蚀刻实际管芯之前进行。在蚀刻管芯之前进行的该调整允许即使测量到缺陷也可以使用硅晶片来生产管芯，这可以增加生产量并提高加工产率。除了ADI，本文中所描述的实施例也可以与蚀刻后检查(“AEI”)一起使用。在AEI中，硅晶片在蚀刻晶片上的设计之后被检查。
本文中所描述的实施例的增加的精度和准确性还可以允许目标设计图案比其他系统明显更复杂。例如，可以使用复杂的二维图案。这些图案可以包括例如接触孔和叠加结构等。因此，本文中所描述的实施例可以允许在典型系统上的更先进的结构的检查，该典型系统可能限于简单的一维图案，诸如简单的线条。
此外，在制造中使用目标设计图案之后，目标设计图案和来自它们的使用的经测量的结果可以被存储在设计库中，以允许目标设计图案被用于未来制造。设计库可以是存储设计图案的数据库。设计图案可以以标准布局格式(例如，图形数据库系统(GDS)、加州理工学院中间格式(CIF)、开放原图系统交换标准(OASIS)等)被存储。连同设计图案布局，根据设计图案的先前使用而测量的属性可以被存储在设计库中。未来的微芯片设计者可以利用已知和可预测的结果，通过浏览该库以标识满足其需求的目标设计图案。
与本文中所公开的那些一致的IC制造系统也可以利用过程窗口资质(“PWQ”)。PWQ涉及分析使用特定过程制成的结构以确定针对构成潜在设计图案的各种结构的过程窗口。目标设计图案然后可以基于哪些目标设计图案满足基于过程窗口要求的特定制造过程的要求来选择。通过选择具有比制造要求更小的窗口的目标设计图案，本文中所公开的系统和方法可以确保目标设计图案中的缺陷可以很可能对应于管芯中的缺陷。
此外，目标设计图案的形状和布局可以使用设计文件的分析来确定。该分析可以包括过程仿真和风险分析。该过程还可以包括利用自动化设计工具可能进行的任何分析并且可以包括对设计布局的任何分析以预测布局的行为。微芯片设计者可以设计目标设计图案，并且然后使用自动化设计工具来运行制造图案的仿真。许多仿真运行的结果可以被用来预测可能的缺陷率和过程窗口。通过使用这些仿真工具，目标设计图案可以基于仿真结果来设计和实现，而不需要来自完成的制造运行的数据，这可能是罕见且昂贵的。
如本文中所使用的，除非另有特别说明，除非不可行，否则术语“或者”涵盖所有可能的组合。例如，如果说明数据库可以包括A或者B，则除非特别说明或不可行，否则数据库可以包括A、或者B或者A和B。作为第二示例，如果说明数据库可以包括A、B或者C，则除非特别说明或不可行，否则数据库可以包括A、或者B、或者C、或者A和B、或者A和C、或者B和C、或者A和B和C。
所公开的实施例的附加目的和优势将在以下描述中被部分地阐述，并且部分地将从描述中变得明显，或者可以通过实施例的实践而获知。所公开的实施例的目的和优势可以通过本公开中所阐述的要素和组合来实现和获得。然而，本公开的示例性实施例不一定需要实现该示例性目的和优势，并且一些实施例可以不实现所述目的和优势中的任一。
现在参考图1，图1图示了与本公开的实施例一致的示例性电子束检查(EBI)系统100。EBI系统100可以被用于成像。如图1所示，EBI系统100包括主室101a、装载/锁定室102、电子束工具104和设备前端模块(EFEM)106。电子束工具104位于主室101内。EFEM 106包括第一装载口106a和第二装载端口106b。EFEM 106可以包括附加的(多个)装载端口。第一装载端口106a和第二装载端口106b接收包含晶片(例如，半导体晶片或者由其他(多个)材料制成的晶片)的晶片前端开ロ盒(FOUP)或待检查的样本(在本文中，晶片和样本可以被统称为“晶片”)。一“批”是可以被装载用于批量处理的多个晶片。
EFEM 106中的一个或多个机器人臂(未示出)可以将晶片输送到装载/锁定室102。装载/锁定室102被连接到装载/锁定真空泵系统(未示出)，该装载/锁定真空泵系统去除装载/锁定室102中的气体分子，以达到低于大气压的第一压力。在达到第一压力之后，一个或多个机器人臂(未示出)可以将晶片从装载/锁定室102输送到主室101。主室101被连接到主室真空泵系统(未示出)，主室真空泵系统去除主室101中的气体分子，以达到低于第一压力的第二压力。在达到第二压力之后，晶片通过电子束工具104进行检查。电子束工具104可以是单束系统或多束系统。控制器109被电子连接到电子束工具104。控制器109可以是被配置为执行EBI系统100的各种控制的计算机。当控制器109在图1中被示出为在包括主室101、装载/锁定室102和EFEM 106的结构外部时，应理解，控制器109可以是结构的部分。
图2图示了根据本公开的实施例的成像系统200。图2的电子束工具104可以被配置用于在EBI系统100中的使用。尽管图2将电子束工具104示出为可以一次仅使用一个初级电子束来扫描晶片230的一个位置的单束检查工具，但本公开的实施例不限于此。例如，电子束工具104也可以是多束检查工具，多束检查工具采用多个初级电子束波来同时扫描晶片230上的多个位置。
系统200可以被用于检查样本台上的晶片230，并且包括如上所述的电子束工具104。系统200还包括图像处理系统199，图像处理系统199包括图像获取器120、存储130和控制器109。图像获取器120可以包括一个或多个处理器或电路系统，诸如一个或多个处理器的电路系统或其他电路系统。例如，图像获取器120可以包括计算机、服务器、大型主机、终端、个人计算机、任何种类的移动计算设备等或者它们的组合。图像获取器120可以通过介质(诸如电导体、光纤电缆、便携式存储介质、红外线(IR)、蓝牙、互联网、无线网络、无线电或它们的组合)而与电子束工具104的检测器244连接。图像获取器120可以从检测器244接收信号并且可以构建图像。图像获取器120因此可以获取晶片230的图像。图像获取器120还可以执行各种后处理功能，诸如生成轮廓、在所获取的图像上迭加指示符等。图像获取器120可以被配置为对所获取的图像执行亮度和对比度等的调整。存储130可以是诸如硬盘、云存储、随机存取存储器(RAM)、其他类型的计算机可读存储器等的存储介质。存储130可以与图像获取器120耦合，并且可以被用于将所扫描的原始图像数据(raw image data)保存为原始图像(original images)并且保存经后处理的图像。图像获取器120和存储130可以被连接到控制器109。在一些实施例中，图像获取器120、存储130和控制器109可以被集成在一起作为一个控制单元。
在一些实施例中，图像获取器120可以基于从检测器244接收的成像信号来获取样本的一个或多个图像。成像信号可以对应于用于传导带电粒子成像的扫描操作。所获取的图像可以是包括多个成像区的单个经扫描的原始图像。图像可以被存储在存储130中。图像可以是可以被划分成多个区域的原始图像。区域中的每个区域可以包括包含晶片230的特征的一个成像区。
现在参考图3A和图3B，图3A和图3B是与本公开的实施例一致的示例性晶片310的图。如以上关于图1所讨论的，晶片310可以是例如半导体晶片。如图3A所示，晶片310可以包含多个管芯320。管芯320可以表示针对特定管芯而保留的晶片的区，或者可以表示已被蚀刻到晶片310上的管芯。如本领域普通技术人员所理解的，半导体器件可以涵盖由管芯320中的每个管芯320表示的整体或者管芯320中的每个管芯320的一些小量的区。
图3B包括放大311，放大311示出了管芯320、管芯320A、320B、320C和320D的子集的放大视图。尽管在放大311中仅示出管芯320A、320B、320C和320D，但是应理解，存在围绕这些的附加管芯320。放大311示出了管芯320A、320B、320C和320D之间的间隔。管芯之间的这些空间或划定被称为划线并且通常界定晶片在哪儿里被切割来分离管芯320。如放大311所示，划线333水平地穿过晶片310，界定半导体器件320A和320C以及半导体器件320B和320D之间的边界。划线337垂直穿过晶片310，界定半导体器件320A和320B以及管芯320C和320D之间的边界。因为划线333和337界定晶片稍后将在哪儿里被切割，所以管芯320的组件通常不与划线333和337重叠，并且一些空间通常被放置在划线和管芯320的组件之间。如将在下文中更详细地讨论的，使用目标设计图案的先前方法将目标设计图案放置在这些划线中，因此它们将不干扰管芯320的组件。
现在参考图4，图4是晶片410的示例图。晶片410可以是与图3的晶片310相同的晶片或者它可以是不同的晶片。晶片410还包括管芯420。与图3的管芯320类似，管芯420可以表示经蚀刻的器件或者未来可以在其上蚀刻管芯的区。
管芯420还可以包括目标设计图案431和432。虽然图4仅标识了管芯420中的一个管芯的目标设计图案431和432，但应理解，如图4中管芯420中的每个管芯内的未经标识的黑框所表示的，目标设计图案431和432可以被放置在管芯420中的每个管芯中。此外，目标设计图案431和432可以是相同的目标设计图案，也可以是不同的目标设计图案。此外，不同的管芯420可以包含不同的目标设计图案。针对许多原因，在不同管芯420上使用不同目标设计图案可以是有利的。
例如，在一些实施例中，不同的管芯420可以包含不同的半导体布局。在这些实施例中，基于半导体器件420中的每个半导体器件的特定布局而选择的目标设计图案可以导致用于半导体420中的每个半导体的不同目标设计图案。基于半导体420中的每个半导体的特定布局使用不同目标设计图案的能力可以实现更准确地缺陷标识。
在一些实施例中，不同的目标设计图案可以基于特定半导体器件420在晶片410上的位置来使用。例如，与在晶片410的中心附近的管芯420相比，更靠近晶片410的周边的管芯420可以表现出不同类型的制造缺陷。因此，目标设计图案431和432可以被选择以基于半导体器件420中的每个半导体器件在晶片410上的物理位置来标识可能发生的缺陷。
如图4进一步所示，目标设计图案431和432朝向管芯420的中心被放置。因为与本公开一致的实施例利用电子束检查技术，所以目标设计图案431和432可以比先前系统小一个数量级。由于减小的尺寸，目标设计图案431和432可以被放置在管芯420的组件之间。通过将目标设计图案放置得更靠近于实际组件，在目标设计图案中经标识的缺陷可以更准确地模拟管芯420的组件中的潜在缺陷。如前所述，这个增加的准确性可以改进总产率。
应进一步理解，在一些实施例中，在半导体420的组件被蚀刻到晶片420上之前，目标设计图案431和432被蚀刻到晶片410上。在这些实施例中，有时被称为开发后检查(“ADI”)，目标设计图案可以被检查，并且基于检查或者所测量的量测数据，调整可以针对IC的设计和布局来进行，以考量所测量的缺陷。在一些实施例中，设计和布局、扫描仪、带电粒子束工具或其他光刻设备可以基于检查的结果来调整。电子束工具可以进行调整或者将数据提供给制造商、控制器或被附接到制造系统的处理器或其他系统以进行调整。由于可以与目标设计图案431和432一起使用的小尺寸，在不与目标设计图案431或432重叠并增加晶片产率的情况下，晶片上的更多空间可以被用于管芯420的组件。
目标设计图案可以包括各种形状和尺寸的电子组件。图5示出了两个示例性目标设计图案，目标设计图案510和目标设计图案520。目标设计图案510和520展示了组件的不同形状和布置。应理解，目标设计图案510和520只是示例性的，并且许多不同的目标设计图案都是可能的。也应理解，目标设计图案可以在组件的复杂度、数目和布置方面变化。该变化可以允许目标设计图案更准确地匹配正在制造的特定管芯(例如，图4的管芯420)。
如图5所示，目标设计图案510可以包括两个矩形组件，目标设计图案组件513和515。目标设计图案组件513和515可以彼此以一定角度被偏移并且可以重叠。目标设计图案组件513和515可以占据晶片上的相同或不同层。当使用时，对包含目标设计图案510的晶片的检查可以揭示目标设计图案组件513和515相交的角度或位置或者目标设计图案组件513和515的长度和宽度的变化。
目标设计图案520可以包括三个组件，矩形目标设计图案组件523和525以及圆形目标设计图案组件527。在该示例中，目标设计图案组件523和525与目标设计图案组件527重叠但不彼此重叠。此外，目标设计图案组件523、525和527可以占据晶片上的相同或不同层。当使用时，对包含目标设计图案520的晶片的检查可以揭示目标设计图案组件523、525和527的相对定位、重叠的量或其他特性的变化。
如前所讨论的，应理解，目标设计图案510和520只是示例性的，并且存在或者可以创建与本公开的实施例一致的许多不同的目标设计图案。此外，应理解，附加的目标设计图案可以更复杂或较不复杂、在形状和尺寸上变化并且包含比目标设计图案510和520所示的更多或更少的组件。
在目标设计图案510或520被蚀刻到晶片(例如，图4的晶片410)上之后，成像系统(例如，图2的成像系统200)可以检查目标设计图案510以确定在预期的目标设计图案510或520与实际沉积到晶片上的目标设计图案510或520之间的相差的量。成像系统还可以收集针对目标设计图案的量测数据。基于缺陷或量测数据，成像系统可以进行调整以考量所测量的差异。所测量的差异和量测数据可以被提供给设计者或设计系统并且被用来更新用于管芯的设计或布局。在一些实施例中，设计和布局、扫描仪、带电粒子束工具或其他光刻设备可以基于检查的结果来调整。电子束工具系统可以进行调整或将数据提供给制造商、被附接到制造系统的控制器或处理器或者其他系统以进行调整。如前所述，因为与本公开一致的实施例可以在沉积实际管芯(例如，图4的管芯410)的一个或多个层之前沉积目标设计图案510或520，所以在无需丢弃晶片的情况下，缺陷可以被标识并校正。
EBI系统(例如，EBI系统100)或设计者可以选择目标设计图案以包括作为整体晶片设计的部分。目标设计图案可以被存储在目标设计图案库中。该库可以包括目标设计图案和目标设计图案的所有相关特性。目标设计图案可以基于它们与半导体器件的组件的相似度来选择。此外，通过在库中包括与目标设计图案相关联的先前所测量的值，目标设计图案可以被选择以满足特定过程要求。
在一些实施例中，目标设计图案可以基于目标设计图案的过程窗口资质(“PWQ”)分析来选择。在PWQ分析中，可以使用晶片，其中焦点和剂量矩阵与晶片相关联。该矩阵可以示出在制造期间目标设计图案在不同的焦点和曝光或剂量的组合下的行为。此外，可以计算目标设计图案元素的线宽的测量或关键尺寸统计以及总缺陷计数。这些结果可以被分析并且过程窗口可以从量测结果中被推断。具有松散过程窗口的目标设计图案不太容易出错。因此，针对制造运行所需的过程窗口可以命令应选择哪些目标设计图案。可以选择具有比制造过程所要求的更严格的过程窗口的目标设计图案以确保目标设计图案中的任何缺陷将关联到管芯中的缺陷，以便可以进行适当的调整来增加产率。
在一些实施例中，目标设计图案可以基于仿真和风险分析来选择。在这些实施例中，目标设计图案使用自动化设计软件来设计和测试。该过程例如可以基于仿真而生成针对边缘放置误差(EPE)分布的预测模型。这将指示在设计相对彼此的重叠要素中出现的误差的量。在具有更低EPE概率的目标设计图案之上可以选择具有更高EPE概率的目标设计图案，以确保布局中的任何EPE将也很可能出现在目标设计图案中并且可以在检查期间被校正。
基于以上考虑中的一个或多个，与本公开的实施例一致的实施例可以选择适当的目标设计图案来满足特定制造过程的要求。
现在参考图6，图6图示了与本公开的实施例一致的示例性管芯内量测系统的流程图。控制器可以被编程以实现图6的流程图的一个或多个框。控制器可以与带电粒子束装置耦合。控制器可以控制带电粒子束装置的操作。控制器可以被配置为接收从带电粒子束装置的检测器收集的信息并且可以被配置为执行处理功能。例如，图1的控制器109可以被配置为执行图6的方法的全部或部分。
在步骤S101中，该方法可以开始。在步骤S102处，控制器或设计者可以选择目标设计图案以包括在晶片上。目标设计图案可以基于来自热点库D101、PWQ分析D102或过程仿真和风险分析D103等其他中的一个或多个的数据来选择。过程仿真可以包括利用自动化设计工具可能进行的任何分析，并且可以包括对设计布局的任何分析以预测布局的行为。来自这些各种数据源的结果可以与当前的制造要求和设计进行比较，以选择可以有助于确保满足这些要求中的一个或多个并且两者均紧密类似整体设计的目标设计图案。
在选择目标设计图案之后，在步骤S103中，指示目标设计图案的设计数据可以被提供用于添加到晶片的布局。在一些实施例中，提供指示目标设计图案的设计数据的步骤还包括向制造商提供目标设计图案或表示目标设计图案的数据的步骤。在这些实施例中，例如，制造商可以接收表示目标设计图案的数据并且将数据添加到针对集成电路的设计数据。还应理解，提供目标设计图案或表示目标设计图案的数据包括将数据提供给SEM或制造商的处理器，以使能够将数据添加到针对集成电路的设计数据。将数据添加到设计数据可以由处理器自动执行或者可以由使用设计应用(诸如计算机辅助设计(“CAD”)应用)的人来指导。该经更新的设计然后可以被用来制造或生产集成电路。这些目标设计图案然后可以通过选择目标设计图案的系统、过程或设备或由接收设计数据的制造商而被蚀刻到晶片上。
由于与本公开一致的实施例所使用的电子束检查方法，目标设计图案可以非常小。例如，在一些实施例中，目标设计图案可以小到1μm2。此外，由于它们的小尺寸，所提供的设计数据可以包括使目标设计图案被放置在半导体设计内的位置处，而不是将位置限制到例如划线内或附近。
在步骤S104中，系统可以使设计布局的结构被印刷在晶片上。在一些实施例中，使设计布局的结构被印刷产生于例如制造商印刷具有所添加的目标设计图案的设计布局的指令。设计数据是表示集成电路的设计布局的数据。在一些实施例中，目标设计图案在沉积设计的其余部分之前被放置到晶片上。
在步骤S105中，经印刷的目标设计图案使用带电粒子检查工具(例如，诸如图2的EBI系统200)来检查。在步骤S106中，检查结果通过带电粒子束系统(例如，EBI系统200)来分析。分析可以揭示来自制造过程的缺陷，诸如例如EPE、覆盖移位、接触孔尺寸和边缘粗糙度以及附加的量测数据。针对特定目标设计图案的分析结果可以被包括在热点库D101中，以供后续过程的使用。
在步骤S107中，带电粒子束系统或计算机系统可以使用分析的结果来引起对管芯的布局或设计的调整，或者引起对扫描仪或被用来对管芯进行图案化的其他光刻设备的设置的调整。在一些实施例中，这些调整可以由带电粒子束系统进行。在其他实施例中，带电粒子束系统可以向其他系统或设备(例如，其他光刻设备、扫描仪、或被附接到该设备的控制器或处理器)提供关于调整的数据，以进行调整。因为与本公开一致的实施例允许ADI，所以在步骤S107中提供的布局调整可以在将半导体设计蚀刻到晶片上之前发生，并且步骤S107中的扫描仪设置调整可以在将半导体设计图案化到晶片上之前发生。此外，具有缺陷的层可以被去处理(例如，从晶片上移除)，并且层可以由扫描仪但利用经调整的扫描仪设置或设计来重新处理和重新成像。因为晶片仍然可以在经调整的系统中用于制造，所以通过在该阶段针对这些缺陷来检测和调整布局或扫描仪设置，系统可以增加产率。
过程可以在步骤S108中结束。
在一些实施例中，检测器可以与控制带电粒子束系统的控制器通信。控制器可以指示带电粒子束系统的组件执行各种功能，诸如控制带电粒子源以生成带电粒子束并且控制偏转器以在样本之上扫描带电粒子束。控制器还可以执行后处理功能、亮度/对比度调整、图像细分、图像处理、生成轮廓、在所获取的图像上迭加指示符等。控制器可以将例如图1的控制器109和图像获取器120的功能进行组合。此外，控制器可以包括诸如图1的存储130的存储。非暂时性计算机可读介质可以被提供，存储用于控制器109的处理器执行选择目标设计图案、带电粒子束检查、分析目标设计图案结果、基于分析调整粒子束扫描仪或者与本公开一致的其他功能和方法的指令。非暂时性介质的常见形式包括例如软盘(floppydisk)、软盘(flexible disk)、硬盘、固态驱动器、磁带或任何其他磁数据存储介质、CD-ROM、任何其他光学数据存储介质、具有孔的图案的任何物理介质、RAM、PROM和EPROM、FLASH-EPROM或任何其他闪速存储器、NVRAM、缓存、寄存器、任何其他存储器芯片或盒式磁带以及它们的联网版本。
实施例可以使用以下条款来进一步描述：
1.一种与使用带电粒子束工具的管芯内量测有关的方法，该方法包括：
基于表示集成电路的设计的第一设计数据，选择目标设计图案；以及
提供指示目标设计图案的设计数据，以使从目标设计图案导出的设计数据能够被添加到第二设计数据，其中第二设计数据基于第一设计数据。
2.根据条款1所述的方法，其中第一设计数据被表示为图形数据库系统(GDS)、开放原图系统交换标准(OASIS)或加州理工学院中间格式(CIF)数据中的一个。
3.根据条款1和2中任一项所述的方法，还包括：
使从第二设计数据导出的结构被印刷在晶片上；
使用带电粒子束工具来检查晶片上的结构；以及
基于检查，标识量测数据或过程缺陷。
4.根据条款3所述的方法，还包括基于经标识的量测数据或过程缺陷，使第二设计数据被调整。
5.根据条款3所述的方法，还包括基于经标识的量测数据或过程缺陷，使扫描仪被调整。
6.根据条款3所述的方法，还包括基于经标识的量测数据或过程缺陷，使光刻设备被调整。
7.根据条款3-6中任一项所述的方法，其中经标识的量测数据或过程缺陷是边缘放置误差、覆盖移位、接触孔尺寸变化和边缘粗糙度中的至少一个。
8.根据条款1-7中任一项所述的方法，其中选择目标设计图案还包括：
基于与目标设计图案相关联的属性，从设计库选择目标设计图案，其中设计库包括设计图案和对应的属性。
9.根据条款1-8中任一项所述的方法，其中选择目标设计图案还包括：
分析与一个或多个潜在目标设计图案相关联的过程窗口资质数据；以及
基于分析结果，选择目标设计图案。
10.根据条款1-9中任一项所述的方法，其中选择目标设计图案还包括：
分析与目标设计图案相关联的设计数据；以及
基于分析结果，选择目标设计图案。
11.根据条款10所述的方法，其中分析是过程仿真。
12.根据条款1-11中任一项所述的方法，其中选择目标设计图案还包括：
基于目标设计图案与第一设计数据之间的相似度，选择目标设计图案。
13.根据条款1-12中任一项所述的方法，其中从目标设计图案导出的设计数据在指定位置处被添加到第二设计数据。
14.根据条款13所述的方法，其中第二设计数据中的指定位置在第二设计数据中的组件之间。
15.根据条款1-14中任一项所述的方法，其中第一设计数据和第二设计数据表示集成电路的布局设计数据的不同版本。
16.一种用于管芯内量测的系统，包括：
带电粒子束设备，包括检测器；
图像获取器，包括从检测器接收检测信号并且构建包括目标设计图案的图像的电路系统；以及
控制器，具有至少一个处理器和包括指令的非暂时性计算机可读介质，指令在由处理器执行时使系统：
基于表示集成电路的设计的第一设计数据，选择目标设计图案；以及
提供指示目标设计图案的设计数据，以使从目标设计图案导出的设计数据能够被添加到第二设计数据，其中第二设计数据基于第一设计数据。
17.根据条款16所述的系统，其中第一设计数据被表示为图形数据库系统(GDS)、开放原图系统交换标准(OASIS)或加州理工学院中间格式(CIF)数据中的一个。
18.根据条款16和17中的任一项所述的系统，其中指令在由处理器执行时使还使系统：
使从第二设计数据导出的结构被印刷在晶片上；
使用带电粒子束工具来检查晶片上的结构；以及
基于检查，标识量测数据或过程缺陷。
19.根据条款18所述的系统，其中指令在由处理器执行时还使系统：基于经标识的量测数据或过程缺陷，使第二设计数据被调整。
20.根据条款18所述的系统，其中指令在由处理器执行时还使系统：基于经标识的量测数据或过程缺陷，使扫描仪被调整。
21.根据条款18所述的系统，其中指令在由处理器执行时还使系统：基于经标识的量测数据或过程缺陷，使光刻设备被调整。
22.根据条款18-21中任一项所述的系统，其中经标识的过程缺陷是边缘放置误差、覆盖移位、接触孔尺寸变化和边缘粗糙度中的至少一个。
23.根据条款16-22中任一项所述的系统，还包括：
存储器；
被存储在存储器中的设计库，其中设计库包括设计图案和对应的属性。
24.根据条款16-24中任一项所述的系统，其中指令在由处理器执行时还使系统：
分析与一个或多个潜在目标设计图案相关联的过程窗口资质数据；以及
基于分析结果，选择目标设计图案。
25.根据条款16-25中任一项所述的系统，其中指令在由处理器执行时还使系统：
分析与目标设计图案相关联的设计数据；以及
基于分析结果，选择目标设计图案。
26.根据条款25所述的系统，其中分析是过程仿真。
27.根据条款16-26中任一项所述的系统，其中指令在由处理器执行时还使系统：基于目标设计图案与第一设计数据之间的相似度，选择目标设计图案。
28.根据条款16-27中任一项所述的系统，其中从目标设计图案导出的设计数据在指定位置处被添加到第二设计数据。
29.根据条款28所述的系统，其中第二设计数据中的指定位置在第二设计数据中的组件之间。
30.根据条款16-29中任一项所述的系统，其中第一设计数据和第二设计数据表示集成电路的布局设计数据的不同版本。
31.一种存储指令的集合的非暂时性计算机可读介质，该指令的集合能够由系统的一个或多个处理器执行以使系统执行包括以下的方法：
基于表示集成电路的设计的第一设计数据，选择目标设计图案；以及
提供指示目标设计图案的设计数据，以使从目标设计图案导出的设计数据能够被添加到第二设计数据，其中第二设计数据基于第一设计数据。
32.根据条款31所述的计算机可读介质，其中第一设计数据被表示为图形数据库系统(GDS)、开放原图系统交换标准(OASIS)或加州理工学院中间格式(CIF)数据中的一个。
33.根据条款31和32中的任一项所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：
使从第二设计数据导出的结构被印刷在晶片上；
使用带电粒子束工具来检查晶片上的结构；以及
基于检查，标识量测数据或过程缺陷。
34.根据条款33所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：基于经标识的量测数据或过程缺陷，使第二设计数据被调整。
35.根据条款33所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：基于经标识的量测数据或过程缺陷，使扫描仪被调整。
36.根据条款33所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：基于经标识的量测数据或过程缺陷，使光刻设备被调整。
37.根据条款33-36中任一项所述的计算机可读介质，其中经标识的量测数据或过程缺陷是边缘放置误差、覆盖移位、接触孔尺寸变化和边缘粗糙度中的至少一个。
38.根据条款31-37中任一项所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：
基于与目标设计图案相关联的属性，从设计库选择目标设计图案，其中设计库包括设计图案和对应的属性。
39.根据条款31-38中任一项所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令的集合使系统还执行：
分析与一个或多个潜在目标设计图案相关联的过程窗口资质数据；以及
基于分析结果，选择目标设计图案。
40.根据条款31-39中任一项所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令集使系统还执行：
分析与目标设计图案相关联的设计数据；以及
基于分析结果，选择目标设计图案。
41.根据条款40所述的计算机可读介质，其中分析是过程仿真。
42.根据条款31-41中任一项所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的指令集使系统还执行：
基于目标设计图案与第一设计数据之间的相似度，选择目标设计图案。
43.根据条款31-42中任一项所述的计算机可读介质，其中从目标设计图案导出的设计数据在指定位置处被添加到第二设计数据。
44.根据条款43所述的计算机可读介质，其中第二设计数据中的指定位置在第二设计数据中的组件之间。
45.根据条款31-44中任一项所述的计算机可读介质，其中第一设计数据和第二设计数据表示集成电路的布局设计数据的不同版本。
图中的框图示出了根据本公开的各种示例性实施例的系统、方法和计算机硬件/软件产品的可能实现方式的架构、功能和操作。在这点上，示意图中的每个框可以表示可以使用诸如电子电路的硬件来实现的某些算术或逻辑运算处理。框还可以表示包括用于实现指定逻辑功能的一个或多个可执行指令的模块、段或代码部分。应当理解，在一些备选实现方式中，框中指示的功能可以不按图中标注的顺序发生。例如，根据所涉及的功能，连续示出的两个框可以基本上同时执行或实现，或者两个框有时可以以相反的顺序来执行。一些框也可以被省略。
还应理解，框图的每个框和框的组合可以通过执行指定功能或动作的基于专用硬件的系统来实现，或者通过专用硬件和计算机指令的组合来实现。
虽然已结合各种实施例描述了本发明，但是考虑到本文所公开的本发明的说明书和实践，本发明的其他实施例对于本领域技术人员来说将是显而易见的。说明书和实施例仅被认为是示例性的，本发明的真正范围和精神由所附权利要求来指示。

Claims (15)

1.一种存储指令的集合的非暂时性计算机可读介质，所述指令的集合能够由系统的一个或多个处理器执行以使所述系统执行包括以下的方法：
基于表示集成电路的设计的第一设计数据，选择目标设计图案；以及
提供指示所述目标设计图案的设计数据，以使从所述目标设计图案导出的设计数据能够被添加到第二设计数据，其中所述第二设计数据基于所述第一设计数据。
2.根据权利要求1所述的计算机可读介质，其中所述第一设计数据被表示为图形数据库系统(GDS)、开放原图系统交换标准(OASIS)或加州理工学院中间格式(CIF)数据中的一个。
3.根据权利要求1所述的计算机可读介质，其中能够由所述系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：
在从所述第二设计数据导出的结构被印刷在晶片上之后，使用带电粒子束工具来检查所述晶片上的所述结构；以及
基于所述检查，标识量测数据或过程缺陷。
4.根据权利要求3所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：基于经标识的量测数据或过程缺陷，使所述第二设计数据被调整。
5.根据权利要求3所述的计算机可读介质，其中所述经标识的量测数据或过程缺陷是边缘放置误差、覆盖移位、接触孔尺寸变化和边缘粗糙度中的至少一个。
6.根据权利要求1所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：
基于与所述目标设计图案相关联的属性，从设计库选择所述目标设计图案，其中所述设计库包括设计图案和对应的属性。
7.根据权利要求1所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：
分析与一个或多个潜在目标设计图案相关联的过程窗口资质数据；以及
基于所述分析的结果，选择所述目标设计图案。
8.根据权利要求1所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：
分析与所述目标设计图案相关联的设计数据；以及
基于所述分析的结果，选择所述目标设计图案。
9.根据权利要求7所述的计算机可读介质，其中所述分析包括过程仿真。
10.根据权利要求1所述的计算机可读介质，其中能够由系统的一个或多个处理器执行的所述指令的集合使所述系统还执行：
基于所述目标设计图案与所述第一设计数据之间的相似度，选择所述目标设计图案。
11.根据权利要求1所述的计算机可读介质，其中从所述目标设计图案导出的所述设计数据在指定位置处被添加到所述第二设计数据。
12.根据权利要求11所述的计算机可读介质，其中所述第二设计数据中的所述指定位置在所述第二设计数据中的组件之间。
13.根据权利要求1所述的计算机可读介质，其中所述第一设计数据和所述第二设计数据表示所述集成电路的布局设计数据的不同版本。
14.一种用于管芯内量测的系统，包括：
带电粒子束设备，包括检测器；
图像获取器，包括从所述检测器接收检测信号并且构建包括目标设计图案的图像的电路系统；以及
控制器，具有至少一个处理器和包括指令的非暂时性计算机可读介质，所述指令在由所述处理器执行时使所述系统：
基于表示集成电路的设计的第一设计数据，选择目标设计图案；以及
提供指示所述目标设计图案的设计数据，以使从所述目标设计图案导出的设计数据能够被添加到第二设计数据，其中所述第二设计数据基于所述第一设计数据。
15.根据权利要求14所述的系统，其中所述指令在由所述处理器执行时，还使所述系统：
在从所述第二设计数据导出的结构被印刷在晶片上之后，使用带电粒子束工具来检查所述晶片上的所述结构；以及
基于所述检查来标识量测数据或过程缺陷。
CN201980087239.8A 2018-12-31 2019-12-19 用于过程控制的管芯内量测方法和系统 Active CN113272736B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862787203P 2018-12-31 2018-12-31
US62/787,203 2018-12-31
PCT/EP2019/086466 WO2020141092A1 (en) 2018-12-31 2019-12-19 In-die metrology methods and systems for process control

Publications (2)

Publication Number Publication Date
CN113272736A true CN113272736A (zh) 2021-08-17
CN113272736B CN113272736B (zh) 2025-02-18

Family

ID=69147653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980087239.8A Active CN113272736B (zh) 2018-12-31 2019-12-19 用于过程控制的管芯内量测方法和系统

Country Status (7)

Country Link
US (2) US11527405B2 (zh)
JP (1) JP7281547B2 (zh)
KR (2) KR102596144B1 (zh)
CN (1) CN113272736B (zh)
IL (1) IL284030B2 (zh)
TW (2) TWI745821B (zh)
WO (1) WO2020141092A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10740888B2 (en) * 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
US12085385B2 (en) 2021-10-06 2024-09-10 Kla Corporation Design-assisted large field of view metrology
US20230288822A1 (en) * 2022-03-12 2023-09-14 Applied Materials, Inc. Package imaging for die location correction in digital lithography
CN117313635B (zh) * 2023-10-25 2024-05-24 上海合芯数字科技有限公司 确定芯片设计数据的方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
JP2015528125A (ja) * 2012-07-05 2015-09-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
US20150356233A1 (en) * 2014-06-10 2015-12-10 Asml Netherlands B.V. Computational wafer inspection
JP2017516138A (ja) * 2014-05-13 2017-06-15 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379184B2 (en) 2004-10-18 2008-05-27 Nanometrics Incorporated Overlay measurement target
FR2889332B1 (fr) * 2005-07-28 2007-12-28 Coupling Wave Solutions Cws Sa Procede et appareil d'aide a la conception de circuits integres
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7711514B2 (en) * 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
KR101504504B1 (ko) * 2008-05-21 2015-03-20 케이엘에이-텐코어 코오포레이션 툴 및 프로세스 효과들을 분리하기 위한 기판 매트릭스
JP5286337B2 (ja) * 2010-08-30 2013-09-11 株式会社日立ハイテクノロジーズ 半導体製造装置の管理装置、及びコンピュータプログラム
US8669775B2 (en) 2010-09-24 2014-03-11 Texas Instruments Incorporated Scribe line test modules for in-line monitoring of context dependent effects for ICs including MOS devices
US9910953B2 (en) * 2013-03-04 2018-03-06 Kla-Tencor Corporation Metrology target identification, design and verification
US9377680B2 (en) 2013-11-15 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit layout
US9536299B2 (en) * 2014-01-16 2017-01-03 Kla-Tencor Corp. Pattern failure discovery by leveraging nominal characteristics of alternating failure modes
JP6524256B2 (ja) * 2015-04-21 2019-06-05 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び装置、コンピュータプログラム、並びにリソグラフィシステム
SG11201708164YA (en) * 2015-04-21 2017-11-29 Kla Tencor Corp Metrology target design for tilted device designs
JP2018523820A (ja) * 2015-07-30 2018-08-23 ケーエルエー−テンカー コーポレイション 検査ツールへのダイナミックケアエリア生成システムおよび方法
US10754256B2 (en) 2015-10-08 2020-08-25 Asml Netherlands B.V. Method and apparatus for pattern correction and verification
JP6527808B2 (ja) * 2015-10-27 2019-06-05 株式会社ニューフレアテクノロジー 検査方法および検査装置
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10768533B2 (en) * 2016-10-20 2020-09-08 Kla-Tencor Corporation Method and system for generating programmed defects for use in metrology measurements
US10296702B2 (en) * 2017-03-15 2019-05-21 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
JP2005518107A (ja) * 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
JP2015528125A (ja) * 2012-07-05 2015-09-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
JP2017516138A (ja) * 2014-05-13 2017-06-15 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジーに用いられる基板及びパターニングデバイス、メトロロジー方法、及びデバイス製造方法
US20150356233A1 (en) * 2014-06-10 2015-12-10 Asml Netherlands B.V. Computational wafer inspection

Also Published As

Publication number Publication date
KR20230153509A (ko) 2023-11-06
IL284030B1 (en) 2024-10-01
TW202205370A (zh) 2022-02-01
US12040187B2 (en) 2024-07-16
KR102596144B1 (ko) 2023-11-01
WO2020141092A1 (en) 2020-07-09
KR102735498B1 (ko) 2024-11-29
CN113272736B (zh) 2025-02-18
US20230076943A1 (en) 2023-03-09
JP2022516405A (ja) 2022-02-28
US20200211845A1 (en) 2020-07-02
TWI807442B (zh) 2023-07-01
IL284030A (en) 2021-08-31
TW202105053A (zh) 2021-02-01
KR20210093343A (ko) 2021-07-27
IL284030B2 (en) 2025-02-01
TWI745821B (zh) 2021-11-11
JP7281547B2 (ja) 2023-05-25
US11527405B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
US20220359154A1 (en) Machine learning on wafer defect review
CN113272736B (zh) 用于过程控制的管芯内量测方法和系统
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
CN106537449B (zh) 确定样本上的关注区域的坐标
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
CN109804462B (zh) 用于识别设计文件中的受关注图案的位置的方法及系统
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
JP2009520952A (ja) 検査サンプル上で検出された欠陥分類のための方法とシステム
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
KR102449376B1 (ko) 다이 내부 검사에 있어서의 등록 및 설계 주변부에서 야기된 노이즈의 저감
JP2011023638A (ja) 検査領域設定方法
US6546125B1 (en) Photolithography monitoring using a golden image
US20160110859A1 (en) Inspection method for contact by die to database
JP7144262B2 (ja) パターン検査装置及び参照画像の作成方法
JP2004354919A (ja) 光近接効果補正の検証方法および検証装置
CN116774529A (zh) 一种基于版图设计文件的全晶圆光刻图形定位方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant