JP7230184B2 - 電力変換回路 - Google Patents

Description

本発明は、半導体集積回路に電力を供給する電力変換回路に関する。

電子機器には、オペアンプやコンパレータといったアナログＩＣや、マイクロコンピュータなど、種々の半導体集積回路が搭載されている。これらの半導体集積回路には、その回路に適した電源電圧を供給する必要がある。このため、電子機器は各回路に応じた複数の直流電源ラインを有している。

複数の電源回路の電源供給を制御する方式として、特許文献１が知られている。特許文献１の図１には、電源制御演算回路、複数のＤＣ－ＤＣコンバータ、複数のＤＣ－ＤＣコンバータの各出力電圧が印加されているＬＳＩ、複数のＤＣ－ＤＣコンバータのオン／オフ閾値検出回路が接続された回路構成が図示されている。また、特許文献１の図２には、図１に示す構成において、電源制御演算回路により電源投入順が制御された結果を例示する動作波形が図示されている。特許文献１の手法は、ＬＳＩへの電源投入タイミングや各電源電圧の立ち上がり時間をあらかじめ電源制御演算回路に記憶させ、各電源電圧の立ち上がりの波形と、あらかじめ記憶された投入タイミングとの比較結果から、複数のＤＣ－ＤＣコンバータのオン／オフを制御し所望の順序で電源電圧が立ち上がるように制御する。

特開２０１５－１４１５８５

半導体集積回路は、各々のパッケージの端子に印加可能な最高・最低電圧値（絶対最大定格値）が規定されている。この絶対最大定格値を超過した場合、素子破壊に至るなど信頼性を損ねる可能性があり、瞬時たりとも超過してはならない限界値である。一般的に、各パッケージの端子に定められた絶対最大定格値は、印加される電源電圧値に依存する物が多く存在しており、これらの端子では、素子の電源電圧が投入されていない状態では、絶対最大定格値も概ね０Ｖとなる。

マイクロコンピュータは、アナログＩＣから出力される信号を受け、その受信信号に基づき電子機器を制御する。電子機器の電源投入時にアナログＩＣの電源電圧がマイクロコンピュータの電源電圧よりも早く起動した場合、或いは電源遮断時にアナログＩＣの電源電圧が、マイクロコンピュータの電源電圧よりも遅く遮断した場合、マイクロコンピュータの電源電圧が起動していないため、マイクロコンピュータの端子の絶対最大定格値は概ね０Ｖであるにも関わらず、アナログＩＣから何らかの信号が出力され、マイクロコンピュータの端子に信号が入力される可能性がある。そのため、マイクロコンピュータの絶対最大定格値を超過する恐れがあった。

特許文献１は、ＬＳＩへの電源投入タイミングや各電源電圧の立ち上がり時間を、仕様を満たすようにする技術を開示しているが、マイクロコンピュータとアナログＩＣといった複数の負荷の間における電源電圧の起動や遮断のタイミングの相違により、半導体集積回路に設けられた端子の絶対最大定格値を超過することを防ぐことについて、配慮がされてはいない。

本発明の目的は、半導体集積回路に設けられた端子の絶対最大定格値を下回るように制御する電力変換回路を提供することにある。

本発明の好ましい一例は、電源と、前記電源に並列に接続した第１の負荷と第２の負荷とを有し、前記第１の負荷と前記第２の負荷は、それぞれ第１の電圧と第２の電圧を入力し、前記第２の負荷の出力を前記第１の負荷が入力し、前記並列に接続した接続点の電圧に基づいて、前記第１の電圧及び前記第２の電圧を制御する制御部を有する電力変換回路であって、前記制御部は、電力変換回路の起動時に、前記第１の電圧より前記第２の電圧を遅延させるように制御する電力変換回路である。

本発明によれば、半導体集積回路に設けられた端子の絶対最大定格値を下回るような電力変換回路が実現できる。

実施例１の電力変換回路を示した図である。 実施例１の電力変換回路における電源投入時の動作波形を示した図である。 実施例１の電力変換回路における電源遮断時の動作波形を示した図である。 実施例１の電力変換回路の変形例を示した図である。 実施例２の電源構成を示した図である。 実施例３の電圧検出回路を示した図である。 実施例４の電力変換回路における電源投入時の動作波形を示した図である。 実施例４の電力変換回路における電源遮断時の動作波形を示した図である。 実施例５の電力変換回路を示した図である。 実施例５の電力変換回路における電源投入時の動作波形を示した図である。 実施例５の電力変換回路における電源遮断時の動作波形を示した図である。 実施例６の電源構成を示した図である。 実施例６のクランプ回路を示した図である。 実施例７の電圧検出回路を示した図である。 実施例７の電圧検出回路の変形例を示した図である。 実施例８の電力変換装置を示した図である。

以下、本発明の実施例について、図面を参照しながら詳細に説明する。

図１は、実施例１における電力変換回路の構成図である。図１に示す様に、本実施例の電力変換回路は、第１の直流電圧Ｖ１を出力する電圧源Ｖｉｎと、第１の電圧Ｖ１を入力とする２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２と、２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２の各々に接続される負荷Ｌ１、Ｌ２と、負荷Ｌ１、Ｌ２を並列に接続した接続点の電圧Ｖ１を検出する電圧検出部ＤＥＴ１と、電圧検出部ＤＥＴ１の出力信号であるＶｄｅｔに基づいて電力変換器ＤＣＤＣ２のオン／オフを制御する制御部ＣＴＲＬ１とを備える。制御部ＣＴＲＬ１は、Ｖｄｅｔに基づいてＤＣＤＣ２のオン／オフを出力するコンパレータを使うことができる。

２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２は、入力した電圧Ｖ１から、それぞれ電圧Ｖ２、電圧Ｖ３を出力し、各々に接続される負荷Ｌ１、Ｌ２へと電力を出力する。

また、電圧検出部ＤＥＴ１は電圧Ｖ１の値を検出し、電圧検出信号Ｖｄｅｔを制御部ＣＴＲＬ１に出力する。制御部ＣＴＲＬ１は、入力された電圧検出信号Ｖｄｅｔの値に基づき、電力変換器ＤＣＤＣ２のオン／オフを制御する制御信号ＶＥＮを、電力変換器ＤＣＤＣ２に出力する。

ここで、図１に示す負荷Ｌ１は、信号受信側（例えばマイクロコンピュータ）、負荷Ｌ２は信号送信側（例えばアナログＩＣ）とする。また、実施例１の電力変換回路では、電圧源Ｖｉｎの起動時には、電圧Ｖ２を電圧Ｖ３よりも先に立ち上げる。そして、電圧源Ｖｉｎの遮断時には、電圧Ｖ２を電圧Ｖ３よりも後に立ち下げ、負荷Ｌ２の出力信号により負荷Ｌ１の端子の絶対最大定格値を超過しない様に動作する。

次に、制御部ＣＴＲＬ１の動作について、図２、図３を用いて説明する。図２、図３では、電圧Ｖ１～Ｖ３、Ｖ１の電圧検出信号Ｖｄｅｔ、電力変換器ＤＣＤＣ２のオン／オフ制御信号ＶＥＮの関係を示す。図２は電圧源Ｖｉｎの投入時、図３は電圧源Ｖｉｎの遮断時の波形をそれぞれ示している。

また、Ｖ１ｒ～Ｖ３ｒは、電圧Ｖ１～Ｖ３が定常状態において動作する際の電圧指令値であり、電圧Ｖ１～Ｖ３がそれぞれＶ１ｒ～Ｖ３ｒになるまでの期間が電圧源Ｖｉｎの投入時、電圧Ｖ１～Ｖ３がそれぞれＶ１ｒ～Ｖ３ｒから概ね０Ｖに達するまでの期間が電圧源Ｖｉｎの遮断時を表している。

電圧源Ｖｉｎを投入した場合の動作について図２を用いて説明する。まず始めに、Ｔ１において電圧源Ｖｉｎが投入される。電圧源Ｖｉｎが投入されることにより電圧Ｖ１が上昇を開始し、電圧Ｖ１の上昇に伴い電圧検出部ＤＥＴ１の電圧検出信号Ｖｄｅｔも上昇を開始する。

その後、Ｔ２で電力変換器ＤＣＤＣ１が動作を開始し、電圧Ｖ２が上昇を開始する。電圧Ｖ２が指令値Ｖ２ｒに達すると、Ｔ３となる。ここで、Ｔ３では電力変換器ＤＣＤＣ１の駆動に伴い電圧Ｖ２が指令値Ｖ２ｒとなっているが、電力変換器ＤＣＤＣ２はまだ動作を開始していないため、電圧Ｖ３は概ね０Ｖである。そのため、電力変換器ＤＣＤＣ１の負荷であるＬ１（マイクロコンピュータ）には電源電圧が印加されているため、Ｌ１の絶対最大定格値は所望の値を確保しており、更に、電力変換器ＤＣＤＣ２の負荷であるＬ２（アナログＩＣ）には電源電圧が印加されていないため信号は出力されない。

電圧Ｖ２が指令値Ｖ２ｒに達した後、ΔＴ３４の遅延時間を経て、電圧検出信号Ｖｄｅｔが閾値Ｖｔｈ１に達し、Ｔ４となる。Ｔ４では、制御部ＣＴＲＬ１から電力変換器ＤＣＤＣ２にオン信号（ＶＥＮ：Ｌ→Ｈ）が出力され。この信号を受け、電力変換器ＤＣＤＣ２が動作を開始し、電力変換器ＤＣＤＣ２の出力電圧である電圧Ｖ３が上昇を開始する。

電圧Ｖ３が指令値Ｖ３ｒに到達すると、Ｔ５に移行する。Ｔ５では、電圧Ｖ３が立ち上がっていることから、負荷Ｌ２（アナログＩＣ）は何らかの信号を負荷Ｌ１（マイクロコンピュータ）に出力する。しかしながら、負荷Ｌ１（マイクロコンピュータ）の電源電圧Ｖ２は既にＶ２ｒであるため、絶対最大定格値を超過する恐れは無い。最後に、電圧Ｖ１がＶ１ｒに達しＴ６に移行すると、本電力変換回路の起動が完了する。

次に、電圧源Ｖｉｎを遮断した場合の動作について図３を用いて説明する。まず始めに、Ｔ１において電圧源Ｖｉｎが遮断され、電圧Ｖ１が下降を開始する。電圧Ｖ１の下降に伴い電圧検出部ＤＥＴ１の電圧検出信号Ｖｄｅｔも下降を開始する。

その後、電圧検出信号Ｖｄｅｔが閾値Ｖｔｈ１に達すると、Ｔ２となる。Ｔ２では、制御部ＣＴＲＬ１から電力変換器ＤＣＤＣ２にオフ信号（ＶＥＮ：Ｈ→Ｌ）が出力され、この信号を受け、電力変換器ＤＣＤＣ２が停止し、電力変換器ＤＣＤＣ２の出力電圧である電圧Ｖ３が下降を開始する。

電圧Ｖ３が概ね０Ｖに達すると、Ｔ３に移行する。ここで、Ｔ３では電力変換器ＤＣＤＣ１は動作しているため電圧Ｖ２はＶ２ｒとなっているが、電力変換器ＤＣＤＣ２は既に停止しているため電圧Ｖ３は概ね０Ｖである。そのため、電力変換器ＤＣＤＣ２の負荷であるＬ２（アナログＩＣ）には電源電圧が印加されていないので負荷Ｌ１（マイクロコンピュータ）へ信号は出力されず、また電力変換器ＤＣＤＣ１の負荷であるＬ１（マイクロコンピュータ）には電源電圧が印加されており絶対最大定格値は所望の値を確保している。

電圧Ｖ３が概ね０Ｖに達した後、ΔＴ３４の遅延時間を経て、電力変換器ＤＣＤＣ１が停止する。電力変換器ＤＣＤＣ１の停止に伴い、電力変換器ＤＣＤＣ１の出力電圧である電圧Ｖ２が下降を開始する。電圧Ｖ２が概ね０Ｖに達するとＴ５に移行する。最後に、電圧Ｖ１が概ね０Ｖに達しＴ６に移行すると、本電力変換回路の遮断が完了する。

以上述べたように、実施例１では、電源の起動、遮断の双方で、負荷Ｌ２（アナログＩＣ）からの出力信号が、負荷Ｌ１（マイクロコンピュータ）の絶対最大定格値を超過しないことを目的とする。そのため、本実施例で述べた制御部ＣＴＲＬ１は、閾値Ｖｔｈ１と電圧検出信号Ｖｄｅｔを比較し、ＶｄｅｔがＶｔｈ１を超過した場合に電力変換器ＤＣＤＣ２をオンさせ、電圧検出信号ＶｄｅｔがＶｔｈ１を下回った場合に電力変換器ＤＣＤＣ２をオフさせるように、オン／オフ制御信号ＶＥＮを、電力変換器ＤＣＤＣ２に出力する。

これにより、電圧源Ｖｉｎの投入時、遮断時共に安全な動作を実現することが可能となる。ここで、図２、図３に示すように、閾値Ｖｔｈ１を高い値に設定するほど、図２、図３におけるＴ３とＴ４の間の期間（ΔＴ３４）が延び、負荷Ｌ１（マイクロコンピュータ）の起動、遮断時におけるマージンが増加する。つまり、電圧Ｖ２と電圧Ｖ３の上昇または下降のタイミングを、所望のシーケンスとすることができる可能性を高めることができる。したがって、外部からのノイズなどの影響を受けても、マイクロコンピュータといった半導体集積回路に設けられた端子の絶対最大定格値を下回ることができる余裕度を高めることができる。

また、本実施例の電源構成は電圧Ｖ１を入力とする電力変換器は２つに限らない。例えば図４に示す様に、第１の直流電圧Ｖ１を出力する電圧源Ｖｉｎと、電圧Ｖ１を入力とする複数の電力変換器ＤＣＤＣ１～ＤＣＤＣＮと、複数の電力変換器ＤＣＤＣ１～ＤＣＤＣＮの各々に接続される負荷Ｌ１～ＬＮと、電圧Ｖ１を検出する電圧検出部ＤＥＴ１と、複数の電力変換器ＤＣＤＣ１～ＤＣＤＣＮのいずれか一つ以上の電力変換器にオン／オフを制御する制御部ＣＴＲＬ１とを備えた構成でも良い。

また、図１では、ＤＣＤＣ１とＤＣＤＣ２の２つの電力変換器を用いたが、負荷Ｌ１への入力電圧Ｖ２より、負荷Ｌ２への入力電圧Ｖ３を遅延させるように制御をする、若しくは、Ｖ２よりＶ３を早く遮断するように制御する構成であれば、電力変換器は１つであってもよいし、無くてもよい。さらに、電圧検出部ＤＥＴ１と制御部ＣＴＲＬ１の機能を一体とした制御部であってもよい。

実施例１によれば、半導体集積回路に設けられた端子の絶対最大定格値を下回るように制御することが可能となる。さらに、特許文献１では電源立ち上がり時の電圧のシーケンスしか開示はないのに対して、本実施例では、電力変換回路の起動時と遮断時とで異なるシーケンスで電圧を制御することで端子の絶対最大定格値を下回ることを確実にすることができる。

次に、実施例２における電力変換回路について図５を用いて説明する。本実施例では、実施例１に記載の電力変換回路における負荷Ｌ１が、制御部ＣＴＲＬ１の機能を有している。

図５は、実施例２における電力変換回路を示したものである。図５に示す様に、本実施例の電力変換回路は、第１の直流電圧Ｖ１を出力する電圧源Ｖｉｎと、第１の電圧Ｖ１を入力とする２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２と、２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２の各々に接続される負荷Ｌ１１、Ｌ２１と、電圧Ｖ１を検出する電圧検出部ＤＥＴ１と、２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２のいずれか一方のオン／オフを制御する制御部ＣＴＲＬ１１とを備え、負荷Ｌ１１は制御部ＣＴＲＬ１１の機能の一部または全てを有する。

ここで、本実施例では実施例１と同様に、図５に示す負荷Ｌ１１を信号受信側（例えばマイクロコンピュータ）、負荷Ｌ２１を信号送信側（例えばアナログＩＣ）とし、実施例１で述べた制御部ＣＴＲＬ１の動作により、電圧源Ｖｉｎの投入時には、電圧Ｖ２を電圧Ｖ３よりも先に立ち上げ、電圧源Ｖｉｎの遮断時には、電圧Ｖ２を電圧Ｖ３よりも後に立ち下げる。実施例２についても、電源投入時と電源遮断時の動作波形は、図２と図３に示すとおりである。

従って、図５に示す回路構成とすることで、電圧Ｖ２がＶ２ｒに到達し負荷Ｌ１１（マイクロコンピュータ）が動作を開始した後、負荷Ｌ１１からの出力信号を受けて、電力変換器ＤＣＤＣ２を起動させることが可能となり、電力変換器ＤＣＤＣ２から負荷Ｌ２１（アナログＩＣ）への電力供給は、負荷Ｌ１１（マイクロコンピュータ）が起動した後にしか生じ得ない。つまり、負荷Ｌ１１が立ち上がるのが負荷Ｌ２１より先になる。よって、負荷Ｌ２１から送信された出力が、負荷Ｌ１１の端子の絶対最大定格値を超過する可能性が、実施例１よりも更に低くなる。

以上述べたように実施例２では、負荷Ｌ１１が、制御部ＣＴＲＬ１１の機能の一部または全てを有することを特徴とする。これにより、実施例２の電力変換回路は、実施例１の電力変換回路よりもより安全な動作となる。

本実施例においても、電圧Ｖ１を入力とする電力変換器は２つに限らない。これに関しては、実施例１と同様であり説明を省略する。

実施例２によれば、実施例１と比べて、負荷の端子の絶対最大定格値を超過する可能性を更に低くできる。

次に、実施例３における電力変換回路について図６を用いて説明する。本実施例は、実施例１、２に述べた電力変換回路の電圧検出部ＤＥＴ１の構成の一例について説明する。実施例１、２と重複する部分については説明を省略する。

図６に、本実施例における電圧検出部ＤＥＴ１１を示す。本実施例の電圧検出部ＤＥＴ１１は、電圧源Ｖｉｎが出力するＶ１を入力し、電圧Ｖ１を抵抗Ｒ１、Ｒ２で分圧した電圧検出信号Ｖｄｅｔを制御部ＣＴＲＬ１１へ出力する。

実施例３によれば、負荷Ｌ１１（マイクロコンピュータ）の電源電圧である電圧Ｖ２と、電圧検出信号Ｖｄｅｔの間に、ダイオードＤ１を追加することにより、電圧検出信号Ｖｄｅｔが負荷Ｌ１１の端子の絶対最大定格値を超過することを防ぐことが可能となる。

次に、実施例４について図７、図８を用いて説明する。本実施例は、実施例１～３と同様の構成であり、図１、図５などの回路と同じである。他の実施例と比べて制御部の動作が異なる。

先に述べたように、図２、図３に示す実施例１における制御部ＣＴＲＬ１は、電力変換回路の起動時には、電圧検出部ＤＥＴ１が出力する電圧検出信号Ｖｄｅｔが閾値（Ｖｔｈ１）よりも高くなった場合に、電力変換器ＤＣＤＣ２を動作させる制御信号を出力（ＶＥＮ：Ｌ→Ｈ）する。そして、制御部ＣＴＲＬ１は、電力変換回路の遮断時には、電圧検出部ＤＥＴ１が出力する電圧検出信号Ｖｄｅｔが閾値（Ｖｔｈ１）を下回った場合に、電力変換器ＤＣＤＣ２の動作を停止する制御信号を出力（ＶＥＮ：Ｈ→Ｌ）する。

しかしながら、電力変換回路の起動時に電圧Ｖ１～Ｖ３が０ＶからＶ１ｒ～Ｖ３ｒに達するまでの時間、電力変換回路の遮断時に電圧Ｖ１～Ｖ３がＶ１ｒ～Ｖ３ｒから０Ｖに達するまでの時間は、負荷Ｌ１、Ｌ２の動作状態や、周囲の温度、素子の特性ばらつきといった要因により変動する。これらの変動に対し、本実施例の目的であるマイクロコンピュータの端子の絶対最大定格値の超過を確実に防ぐためには、種々の条件を考慮した上で電力変換回路の起動時と遮断時の閾値を異なる値に設定し、動作状態に応じて可変させることが望ましい。

図７、図８では、本実施例における電圧Ｖ１～Ｖ３、Ｖ１の電圧検出信号Ｖｄｅｔ、電力変換器ＤＣＤＣ２のオン／オフ制御信号ＶＥＮの関係を示す。図７は電圧源Ｖｉｎの投入時、図８は電圧源Ｖｉｎの遮断時の波形をそれぞれ示している。

また、Ｖ１ｒ～Ｖ３ｒは電圧Ｖ１～Ｖ３が定常状態において動作する際の電圧指令値であり、電圧Ｖ１～Ｖ３がそれぞれＶ１ｒ～Ｖ３ｒになるまでの期間が電源投入時、電圧Ｖ１～Ｖ３がそれぞれＶ１ｒ～Ｖ３ｒから０Ｖに達するまでの期間が電源遮断時を表している。

図７、図８に示す様に本実施例における制御部は、電力変換回路の起動時には、電圧検出部ＤＥＴ１若しくはＤＥＴ１１が出力する電圧検出信号Ｖｄｅｔが第１の閾値（Ｖｔｈ２）よりも高くなった場合に、電力変換器ＤＣＤＣ２を動作させる制御信号を出力（ＶＥＮ：Ｌ→Ｈ）する。そして、制御部は、電力変換回路の遮断時には、電圧検出部ＤＥＴ１若しくはＤＥＴ１１が出力する電圧検出信号Ｖｄｅｔが第２の閾値（Ｖｔｈ３）を下回った場合に、電力変換器ＤＣＤＣ２の動作を停止する制御信号を出力（ＶＥＮ：Ｈ→Ｌ）する。

実施例４によれば、負荷Ｌ１、Ｌ２の動作状態や、周囲の温度、素子の特性ばらつきといった要因に関わらず、電圧Ｖ２と電圧Ｖ３の上昇または下降のタイミングを、所望のシーケンスとすることができる。従って、マイクロコンピュータの端子の絶対最大定格値の超過を確実に防ぐことができる。

次に、実施例５について図９～図１１を用いて説明する。

図９に、本実施例における電力変換回路の構成を示す。図９に示す様に、本実施例の電力変換回路は、第４の直流電圧Ｖ４を出力する電圧源Ｖｉｎと、電圧Ｖ４を入力し、第１の電圧Ｖ１を出力する電力変換器ＤＣＤＣ３と、第１の電圧Ｖ１を入力とする２つの並列接続された電力変換器ＤＣＤＣ１、ＤＣＤＣ２と、２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２の各々に接続される負荷Ｌ１、Ｌ２と、電圧Ｖ４を検出する電圧検出部ＤＥＴ１２と、ＤＣＤＣ２のオン／オフを制御する制御部ＣＴＲＬ１２とを備える。

２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２は、入力した電圧Ｖ１から、それぞれ電圧Ｖ２、電圧Ｖ３を出力し、各々に接続される負荷Ｌ１、Ｌ２へと電力を出力する。

図１に示す実施例１に記載の電力変換回路では、電圧検出信号Ｖｄｅｔの範囲を、０Ｖ～Ｖ１までの範囲で分圧していたが、図９に示す本実施例に記載の電力変換回路では、実施例１に記載の電力変換回路において電力変換器ＤＣＤＣ３を追加することにより、電圧検出信号Ｖｄｅｔの範囲を、０Ｖ～Ｖ４までの範囲で分圧する。従って、図１に記載の電圧Ｖ１と図９に記載の電圧Ｖ１を同じ値とすると、本実施例に記載の電圧検出信号Ｖｄｅｔは、実施例１に記載のＶｄｅｔに比べて上限値を高くすることが可能となる。

図１０、図１１では、本実施例における電圧Ｖ１～Ｖ４、電圧検出信号Ｖｄｅｔ、電力変換器ＤＣＤＣ２のオン／オフ制御信号ＶＥＮの関係を示す。図１０は電圧源Ｖｉｎの投入時、図１１は電圧源Ｖｉｎの遮断時の波形をそれぞれ示している。

また、Ｖ１ｒ～Ｖ４ｒは電圧Ｖ１～Ｖ４が定常状態において動作する際の電圧指令値であり、電圧Ｖ１～Ｖ４がそれぞれＶ１ｒ～Ｖ４ｒになるまでの期間が電源投入時、電圧Ｖ１～Ｖ４がそれぞれＶ１ｒ～Ｖ４ｒから０Ｖに達するまでの期間が電源遮断時を表している。

図１０、図１１に示す様に、本実施例における制御部ＣＴＲＬ１２は、電力変換回路の起動時には、電圧検出部ＤＥＴ１２が出力する電圧検出信号Ｖｄｅｔが閾値（Ｖｔｈ４）よりも高くなった場合に、電力変換器ＤＣＤＣ２を動作させる制御信号を出力（ＶＥＮ：Ｌ→Ｈ）する。そして、制御部ＣＴＲＬ１２は、電力変換回路の遮断時には、電圧検出部ＤＥＴ１２が出力する電圧検出信号Ｖｄｅｔが閾値（Ｖｔｈ４）を下回った場合に、電力変換器ＤＣＤＣ２の動作を停止する制御信号を出力（ＶＥＮ：Ｈ→Ｌ）する。

実施例１における制御部ＣＴＲＬ１は、電圧Ｖ１を０Ｖ～Ｖ１ｒの範囲で分圧した電圧検出信号Ｖｄｅｔに合わせて閾値Ｖｔｈ１を規定する必要があった。これに対し本実施例では、電圧Ｖ４を０Ｖ～Ｖ４ｒの範囲で分圧した電圧検出信号Ｖｄｅｔに合わせて閾値Ｖｔｈ４を規定することが可能となる。即ち、閾値の上限値を実施例１～４に記載の電力変換回路に比べて高くすることが可能となり、図１０、図１１に示す様に、電圧Ｖ１がＶ１ｒに達した後に電圧Ｖ３を立ち上げることが可能となる。従って、本実施例の目的であるマイクロコンピュータの端子の絶対最大定格値の超過を防ぐためのマージンをより広げることが可能となる。

実施例５によれば、実施例１～４に示す電力変換回路に対し、電力変換器ＤＣＤＣ３を新たに追加する。これにより閾値の上限値を、実施例１～４に比べて高くし、より安全な動作が実現可能となる。

次に、図１２、図１３を用いて実施例６について説明する。

図１２に、本実施例における電力変換回路の構成を示す。図１２に示す様に、本実施例の電力変換回路は、図１に示す回路に対し、負荷Ｌ２に信号を出力する信号出力部Ｓ１と、信号出力部Ｓ１から出力された信号が、負荷Ｌ２の入力端子の絶対最大定格値を超過しない様に電圧値をクランプするクランプ回路ＣＬ１を備える。

図１２に示す様に負荷Ｌ２は、信号出力部Ｓ１からの信号を受信し、受信した信号を負荷Ｌ２内で処理し、処理後の信号を負荷Ｌ１へ出力する。ここで、負荷Ｌ２の入力端子の絶対最大定格値が、負荷Ｌ２の電源電圧Ｖ３に依存している場合に、負荷Ｌ２の電源電圧Ｖ３が起動する前に、信号出力部Ｓ１から信号が出力されると、当該信号が負荷Ｌ２の入力端子の絶対最大定格値を超過する恐れがある。そこで、図１２に示す様に、信号出力部Ｓ１からの出力信号が負荷Ｌ２の入力端子の絶対最大定格値を超過しない様にクランプ回路ＣＬ１を備えている。

図１３に、クランプ回路ＣＬ１の一例を示す。図１３に示す様に、例えば信号出力部Ｓ１からの出力信号とアノードを、電圧Ｖ３とカソードを接続する様にダイオードを挿入することで、信号出力部Ｓ１からの出力信号の最大値は、電圧Ｖ３とダイオードのオン電圧の合計値を超過することは無くなる。従って、電圧Ｖ３の起動前に信号出力部Ｓ１が負荷Ｌ２に信号を出力した場合においても、負荷Ｌ２の入力端子の絶対最大定格値を超過する可能性が、実施例１に比べて低減する。

尚、図１２、図１３は、図１に対して信号出力部Ｓ１とクランプ回路ＣＬ１を追加し、実施例１に対して、負荷Ｌ２の入力端子の絶対最大定格値を超過する可能性が低減する効果を述べたが、図４～６、図９に対し、図１２、図１３に示す箇所にクランプ回路ＣＬ１を適用することにより実施例１～５のすべてに対し同様の効果を得ることができる。

実施例６によれば、実施例１～５に示す電力変換回路に対し、信号出力部Ｓ１から負荷Ｌ２へ入力される信号が、負荷Ｌ２の絶対最大定格値を超過しない値にクランプするクランプ回路ＣＬ１を備える。これにより実施例１～５に示す電力変換回路に比べより安全な動作が実現可能となる。

次に、図１４、図１５を用いて実施例７について説明する。

図１４に、本実施例における電力変換回路の構成を示す。図１４に示す様に、本実施例の電力変換回路は、第１の直流電圧Ｖ１を出力する電圧源Ｖｉｎと、第１の電圧Ｖ１を入力とする２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２と、２つの電力変換器ＤＣＤＣ１、ＤＣＤＣ２の各々に接続される負荷Ｌ１２、Ｌ２２と、電圧Ｖ１を検出する電圧検出部ＤＥＴ１と、２つの電力変換器ＤＣＤＣ２のいずれか一方のオン／オフを制御する制御部ＣＴＲＬ１３と、負荷Ｌ２２に信号を出力する信号出力部Ｓ１１と、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を許可する信号ＶＳ１を、信号出力部Ｓ１１に出力する制御部ＣＴＲＬ２と、信号出力部Ｓ１からの出力信号が負荷Ｌ２の入力端子の絶対最大定格値を超過しない様にクランプするクランプ回路ＣＬ１を備え、負荷Ｌ１２は、制御部ＣＴＲＬ１３、制御部ＣＴＲＬ２、信号出力部Ｓ１１の機能の一部または全てを有する。

図１４に示す様に負荷Ｌ２は、信号出力部Ｓ１１からの信号を受信し、受信した信号を負荷Ｌ２２内で処理し、処理後の信号を負荷Ｌ１２へ出力する。図１４に示す構成は、図１２に示す構成と異なり、負荷Ｌ１２は、電力変換器ＤＣＤＣ２のオン／オフを制御する制御信号ＶＥＮと、信号出力部Ｓ１１から負荷Ｌ２２へ入力される信号の双方をコントロールすることが可能となる。

従って、電力変換器ＤＣＤＣ２の起動時では、制御部ＣＴＲＬ１３から電力変換器ＤＣＤＣ２に、電力変換器ＤＣＤＣ２の動作を開始する制御信号を出力した後、電圧Ｖ３が起動するまでの所定期間の間、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止させる様に、制御部ＣＴＲＬ２から信号出力部Ｓ１１に出力許可信号ＶＳ１を出力し、所定の時間の後に信号出力部Ｓ１１から負荷Ｌ２２への信号出力を開始することが可能となる。

また、電力変換器ＤＣＤＣ２の遮断時では、電圧Ｖ３の遮断を検知した後、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止させる様に、制御部ＣＴＲＬ２から信号出力部Ｓ１１に出力許可信号ＶＳ１を出力し、電圧Ｖ３が遮断を完了する前に信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止することが可能となる。

図１５に、図１４の変形例を示す。図１５に示す回路では、図１４に示す回路に対し、電圧Ｖ３の値を検出する電圧検出部ＤＥＴ２を備え、制御部ＣＴＲＬ２は電圧検出部ＤＥＴ２の信号を受信する。これにより、制御部ＣＴＲＬ２は、電圧検出部ＤＥＴ２の検出値に基づき、出力許可信号ＶＳ１を信号出力部Ｓ１に出力することが可能となる。

従って、電力変換器ＤＣＤＣ２の起動時では、電圧Ｖ３が所定の電圧値に到達するまでの間は、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止させる様に、制御部ＣＴＲＬ２から信号出力部Ｓ１１に出力許可信号ＶＳ１を出力し、電圧Ｖ３が所定の電圧値に到達した後、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を開始させる様に、制御部ＣＴＲＬ２から信号出力部Ｓ１１に出力許可信号ＶＳ１を出力することで、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を開始することが可能となる。

また、電力変換器ＤＣＤＣ２の遮断時では、電圧Ｖ３の遮断を検知した後、信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止させる様に、制御部ＣＴＲＬ２から信号出力部Ｓ１１に出力許可信号ＶＳ１を出力し、電圧Ｖ３が遮断を完了する前に信号出力部Ｓ１１から負荷Ｌ２２への信号出力を停止することが可能となる。

以上述べたように実施例７では、負荷Ｌ１２が、制御部ＣＴＲＬ１３、制御部ＣＴＲＬ２、信号出力部Ｓ１１の機能の一部または全てを有する。これにより信号出力部Ｓ１１から負荷Ｌ２２に入力される信号が、負荷Ｌ２２の入力端子の絶対最大定格値を超過する可能性が、実施例１～６に示す電力変換回路に比べ低くなり、より安全な動作が実現可能となる。

次に、図１６を用いて実施例８について説明する。実施例１～７との共通点は説明を省略する。

図１６は、図１～図１５に述べた電力変換回路の適用例を示す。本実施例では、交流電源から電力を入力し、モータ等の交流負荷に電力を出力する電力変換装置（インバータ回路）に適用した場合の回路構成について説明する。

図１６は、交流電源から電力を入力しダイオードＤ１～Ｄ６から成る整流回路と、スイッチング素子Ｑ１～Ｑ６から成るインバータ回路とで構成される電力変換装置において、直流電圧の高電圧側と低電圧側の端子間に、本実施例の電力変換回路１を接続して組み込んだ電力変換装置である。

整流回路の出力部の電圧は、交流系統の電圧に応じた直流電圧Ｖｄｃとなり、直流電圧Ｖｄｃから、例えばフライバックコンバータといった電力変換回路２を経て、図１などの電圧Ｖ１、または図９の電圧Ｖ４が、電力変換回路１へ入力される。実施例１～７における電力変換回路１は、アナログＩＣが、モータの電流を検知し、モータの電流に基づいて信号を、アナログＩＣから受けたマイクロコンピュータが、インバータ回路のスイッチング素子Ｑ１～Ｑ６のゲートを制御する。

以上述べたように本実施例では、交流電源からの交流電力を入力し、交流電力を出力するインバータ回路からなる電力変換装置に、実施例１～７に示す電力変換回路を適用した場合の回路構成について述べた。また電力変換回路１の適用先はこれに限らず、直流入力或いは直流出力の電力変換装置に関しても同様に適用可能である。

実施例８によれば、電力変換装置に適用した場合に、電力変換回路１のマイクロコンピュータの端子の絶対最大定格値の超過を防ぐことができる。

Ｖｉｎ 電圧源
ＤＣＤＣ１、ＤＣＤＣ２、ＤＣＤＣ３ 電力変換器
Ｌ１、Ｌ２、Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２ 負荷
ＤＥＴ１、ＤＥＴ１１、ＤＥＴ１２、ＤＥＴ２ 電圧検出部
ＣＴＲＬ１、ＣＴＲＬ１１、ＣＴＲＬ１２、ＣＴＲＬ１３、ＣＴＲＬ２ 制御部
Ｓ１、Ｓ１１ 信号出力部
Ｖｄｅｔ 電圧検出信号
ＶＥＮ 制御信号
ＶＳ１ 出力許可信号

Claims (11)

1. 電源と、
   前記電源の電圧を入力し第１の電圧を出力する第１の電力変換器と、
   前記電源の電圧を入力し第２の電圧を出力する第２の電力変換器と、
   前記第１の電力変換器と接続した第１の負荷と、
   前記第２の電力変換器と接続した第２の負荷と、
   前記電源の電圧を検出する第１の電圧検出部と、
   前記第２の電圧を検出する第２の電圧検出部とを有し、
   前記第１の負荷は、第１の制御部と第２の制御部と、前記第２の負荷に信号を出力する信号出力部を有し、
   前記第１の負荷と前記第２の負荷は、それぞれ前記第１の電圧と前記第２の電圧を入力し、
   前記第２の負荷の出力を前記第１の負荷が入力し、
   前記第１の制御部は、
   前記第１の電圧検出部が検出した電圧に基づいて、前記第２の電圧を制御し、
   電力変換回路の起動時に、前記第１の電圧より前記第２の電圧を遅延させるように制御し、
   前記第２の制御部は、
   前記第２の電力変換器の起動時に、前記第２の電圧が所定の電圧に達するまでの間は、前記信号出力部からの信号出力を停止させ、前記第２の電圧が所定の電圧に達した後に前記信号出力部からの信号出力を開始させるように制御することを特徴とする電力変換回路。
2. 請求項１に記載の電力変換回路において、
   前記第１の制御部は、
   電力変換回路の遮断時に、前記第１の電圧より前記第２の電圧を早く遮断させるように制御することを特徴とする電力変換回路。
3. 請求項１に記載の電力変換回路において、
   前記第１の制御部は、
   電力変換回路の起動時に、
   前記第１の電圧が、第１の電圧指令値に到達した後に、前記第２の電圧が、第２の電圧指令値に到達するように制御することを特徴とする電力変換回路。
4. 請求項１に記載の電力変換回路において、
   前記第１の制御部は、
   電力変換回路の起動時に、
   前記第１の電圧検出部が出力する検出信号が、第１の閾値を超過した場合に、
   前記第２の電力変換器を動作させる信号を出力することを特徴とする電力変換回路。
5. 請求項１に記載の電力変換回路において、
   前記第１の制御部は、
   前記電力変換回路の遮断時に、
   前記第１の電圧検出部が出力する検出信号が、第１の閾値を下回った場合に、
   前記第２の電力変換器の動作を停止する信号を出力することを特徴とする電力変換回路。
6. 請求項４に記載の電力変換回路において、
   前記第１の制御部は、
   電力変換回路の遮断時に、
   前記第１の電圧検出部が出力する検出信号が、第２の閾値を下回った場合に、
   前記第２の電力変換器の動作を停止する信号を出力し、
   前記第１の閾値と前記第２の閾値とは異なることを特徴とする電力変換回路。
7. 請求項１に記載の電力変換回路において、
   前記信号出力部の出力が、前記第２の負荷の絶対最大定格値を超過しない様に動作するクランプ回路を有することを特徴とする電力変換回路。
8. 請求項７に記載の電力変換回路において、
   前記クランプ回路はダイオードを含むことを特徴とする電力変換回路。
9. 請求項１に記載の電力変換回路において、
   前記第１の電圧検出部及び前記第２の電圧検出部は、
   抵抗若しくはダイオードを有することを特徴とする電力変換回路。
10. 請求項１に記載の電力変換回路において、
    前記第１の負荷はマイクロコンピュータを含み、
    前記第２の負荷はアナログＩＣを含むことを特徴とする電力変換回路。
11. 交流電圧源と、前記交流電圧源からの交流電圧を整流する整流回路と、前記整流回路で整流された直流電圧を交流電圧に変換するインバータ回路とを有し、
    前記直流電圧の高電圧側と低電圧側の端子間に、請求項１に記載の電力変換回路を接続したことを特徴とする電力変換装置。

Images