[go: up one dir, main page]

JP7223711B2 - 超伝導集積回路の製造のためのシステム及び方法 - Google Patents

超伝導集積回路の製造のためのシステム及び方法 Download PDF

Info

Publication number
JP7223711B2
JP7223711B2 JP2019562235A JP2019562235A JP7223711B2 JP 7223711 B2 JP7223711 B2 JP 7223711B2 JP 2019562235 A JP2019562235 A JP 2019562235A JP 2019562235 A JP2019562235 A JP 2019562235A JP 7223711 B2 JP7223711 B2 JP 7223711B2
Authority
JP
Japan
Prior art keywords
superconducting
layer
metal layer
depositing
stud
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019562235A
Other languages
English (en)
Other versions
JP2020509608A5 (ja
JP2020509608A (ja
Inventor
ファン，シュイユアン
オ，ビョン，エイチ．
ステッドラー，ダグラス，ピー．
ステルプカ，エドワード，ジー．
ブニク，ポール，アイ．
ウィタカー，ジェド，ディー．
アルトマーレ，ファビオ
ハリス，リチャード，ジー．
エンデルド，コリン，シー．
スウェンソン，ローレン，ジェー．
ラディジンスキー，ニコラス，シー．
ヤオ，ジェイソン，ジェイ．
ラディジンスキー，エリック，ジー．
Original Assignee
ディー－ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー－ウェイブ システムズ インコーポレイテッド filed Critical ディー－ウェイブ システムズ インコーポレイテッド
Publication of JP2020509608A publication Critical patent/JP2020509608A/ja
Publication of JP2020509608A5 publication Critical patent/JP2020509608A5/ja
Application granted granted Critical
Publication of JP7223711B2 publication Critical patent/JP7223711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明のシステム及び方法は、超伝導用途のための集積回路の製造に関する。
量子計算に対するアプローチ
量子コンピュータの設計及び動作には、いくつかの一般的なアプローチがある。そのようなアプローチの１つは、量子計算の「回路」又は「ゲート」モデルである。このアプローチでは、量子ビットは、アルゴリズムのコンパイルされた表現である論理ゲートのシーケンスによって作用される。多くの研究は、回路モデル量子コンピュータの基本要素を形成するために十分なコヒーレンスを有する量子ビットを開発することに焦点が当てられてきた。
量子計算に対する別のアプローチは、計算システムとして、結合された量子デバイスのシステムの自然な物理的発生を使用することを伴う。このアプローチは、量子ゲート及び回路を使用しない場合がある。代わりに、計算システムは、容易にアクセス可能な基底状態を有する既知の初期ハミルトンから開始することができ、その基底状態が問題に対する答えを表す最終ハミルトンに制御可能に誘導されてもよい。このアプローチは、通常、長い量子ビットコヒーレンス時間を必要とせず、回路モデルよりも堅牢とすることができる。この種のアプローチの例としては、断熱量子計算及び量子アニールが挙げられる。
量子プロセッサ
量子計算は、超伝導量子プロセッサなどの量子プロセッサを使用して実行することができる。超伝導量子プロセッサは、いくつかの量子ビットと、例えば２以上の超伝導量子ビットからなる結合された局部バイアスデバイスとを含む超伝導量集積回路を含むことができる。本発明のシステム及び方法に従って製造され得る例示的な超伝導量子プロセッサのシステム及び方法に関する更なる詳細は、米国特許第７，１３５，７０１号、米国特許第７，４１８，２８３号、米国特許第７，５３３，０６８号、米国特許第７，６１９，４３７号、米国特許第７，６３９，０３５号、米国特許第７，８９８，２８２号、米国特許第８，００８，９４２号、米国特許第８，１９０，５４８号、米国特許第８，１９５，５９６号、米国特許第８，２８３，９４３号、及び米国特許出願公開第２０１１／００２２８２０号に記載されており、これらはそれぞれ参照によりその全体が本明細書に組み込まれる。
超伝導量子ビット
超伝導量子ビットは、超伝導集積回路に含めることができる超伝導デバイスの一種である。情報を符号化するために使用される物理的特性に応じて、超伝導量子ビットをいくつかのカテゴリーに分離することができる。例えば、それらは、電荷、流束、及び位相デバイスに分離されてもよい。電荷デバイスは、デバイスの電荷状態に情報を記憶及び操作する。流束デバイスは、デバイスの一部を通して磁束に関連する変数の情報を記憶及び操作する。位相デバイスは、デバイスの２つの領域の間の超伝導位相差に関連する変数に情報を記憶及び操作する。近年、電荷の自由度、磁束の自由度及び位相の自由度のうちの２つ以上を用いるハイブリッドデバイスが開発された。
超伝導集積回路は、単一流束量子（single flux quantum、ＳＦＱ）デバイスを含んでもよい。ＳＦＱデバイスの超伝導量子ビットとの統合は、例えば、米国特許第７，８７６，２４８号、米国特許第８，０３５，５４０号、米国特許第８，０９８，１７９号、及び米国特許出願公開第２０１１／００６５５８６号に記載されており、これらはそれぞれ参照によりその全体が本明細書に組み込まれる。
超伝導プロセッサ
コンピュータプロセッサは、超伝導プロセッサの形態をとることができ、この場合、超伝導プロセッサは、従来の意味での量子プロセッサでなくてもよい。例えば、超伝導プロセッサのいくつかの実施形態は、量子トンネリング、重ね合わせ、及びエンタングルメントなどの量子効果に焦点を当てない場合があるが、むしろ、例えば古典的なコンピュータプロセッサの動作を管理する原理などの、異なる原理を強調することによって動作することができる。しかしながら、このような超伝導「古典的」プロセッサの実施態様には、依然として特定の利点が存在し得る。それらの自然な物理的特性により、超伝導古典的プロセッサは、非超伝導プロセッサよりも高速スイッチング速度及びより短い計算時間が可能であり得、したがって、超伝導古典的プロセッサ上の特定の問題を解決することがより実用的とすることができる。本発明のシステム及び方法は、超伝導量子プロセッサ及び超伝導古典的プロセッサの両方の製造における使用に特に適している。
集積回路の製造
従来、超伝導集積回路の製造は、最新の半導体製造設備では実施されていない。これは、超伝導集積回路で使用される材料の一部が半導体設備を汚染する可能性があるという事実に起因し得る。例えば、金は、超伝導回路の抵抗器として使用することができるが、金は、半導体設備内でＣＭＯＳウェハを製造するために使用される製造ツールを汚染する場合がある。したがって、金を含む超伝導集積回路は、通常、ＣＭＯＳウェハも処理するツールによっては処理されない。
超伝導体の製造は、通常、標準的な産業慣行が超伝導回路の製造のために最適化され得る研究環境で行われてきた。超伝導集積回路は、多くの場合、半導体チップ又は集積回路を製造するために従来使用されているものと同様のツールで製造される。超伝導回路に特有の課題に起因して、全ての半導体プロセス及び技術は、必ずしも、超伝導体チップの生産に移転可能であるわけではない。超伝導体チップ及び回路の製造で使用するための半導体プロセス及び技術を変換することは、多くの場合、変更及び微調整を必要とする。このような変更及び調整は、通常明白ではなく、多くの実験を必要とする場合がある。半導体産業は、必ずしも超伝導産業に関連しない問題及び課題に直面している。同様に、超伝導産業にとって懸念される問題及び課題は、標準的な半導体製造における懸念がほとんど又は全くないことが多い。
超伝導チップ内の任意の不純物は、超伝導量子ビットなどの個々のデバイスや超伝導チップ全体の機能性を損なう又は劣化させる恐れがあるノイズをもたらす場合がある。ノイズは、量子コンピュータの動作に関する深刻な懸念事項であるため、測定は、可能な限り、誘電ノイズを低減するためになされるべきである。
集積回路製造の技術は、通常、所望の効果をもたらすために順序付けられ及び／又は組み合わせられ得る複数のプロセスを伴う。本発明のシステム及び方法の少なくともいくつかの実施形態と組み合わされ得る、超伝導集積回路製造のための例示的なシステム及び方法は、米国特許出願公開第２０１１／００８９４０５号及び米国特許出願公開第２０１５／０１１９２５２号に記載されており、それらの全体が参照により本明細書に組み込まれる。
エッチング
エッチングは、フォトレジスト又は他のマスキング技術によって描かれた所望のパターンに従って、例えば、基板、誘電体層、酸化物層、電気的絶縁層、及び／又は金属層の層を除去する。２つの例示的なエッチング技術は、湿式化学エッチング及び乾式化学エッチングである。
湿式化学エッチング又は「ウェットエッチング」は、通常、酸浴などの腐食性浴にウェハを浸漬することによって実現される。一般に、エッチング溶液は、ポリプロピレン、温度制御槽内に収容される。浴槽は、通常、エッチングステーションの後方に、リング型プレナム排気換気又はスロット付き排気のいずれかを装備している。垂直方向の層流フードは、通常、エッチング浴の上面に均一に濾過された、粒子を含まない空気を供給するために使用される。
乾式化学エッチング又は「ドライエッチング」は、エッチングプロセスをより良好に制御し、汚染レベルを低減する能力のために一般的に用いられる。ドライエッチングは、化学反応性ガスを使用するなどの化学反応によって、又は例えばアルゴン原子を使用するプラズマエッチングなどの物理的衝撃によるガスの使用を通じて所望の層を効果的にエッチングする。
プラズマエッチングシステムは、例えば、ケイ素、二酸化ケイ素、窒化ケイ素、アルミニウム、タンタル、タンタル化合物、クロム、タングステン、金、及び多くの他の材料を効果的にエッチングすることができるプラズマエッチングシステムが開発されている。２種類のプラズマエッチング反応器システムは、一般的な使用であり、バレル反応器システム及び平行プレート反応器システムである。両方の反応器の種類は、同じ原理で動作し、主に構成のみで変化する。典型的な反応器は、通常、アルミニウム、ガラス、又は石英で作製された真空反応器チャンバからなる。高周波又はマイクロ波エネルギー源（ＲＦエネルギー源と総称される）は、エッチング剤として作用するフッ素系又は塩素系ガスを活性化するために使用される。ウェハはチャンバ内に装填され、ポンプはチャンバを排気し、試薬ガスが導入される。ＲＦエネルギーは、ガスをイオン化し、エッチングプラズマを形成し、これはウェハと反応して、ポンピングされる揮発性製品を形成する。
物理的エッチングプロセスは、物理的衝撃を用いる。例えば、アルゴンガス原子を使用して、エッチングされる層に物理的に衝突させることができ、真空ポンプシステムを使用して、変位した材料を除去する。スパッタエッチングは、イオン衝撃及びエネルギー移動を伴う１つの物理的技法である。エッチングされるウェハは、低放電回路内の負極又は「ターゲット」に取り付けられる。正のアルゴンイオンがウェハ表面に衝突し、表面原子の転位をもたらす。電力は、ＲＦエネルギー源によって提供される。イオンビームエッチング及びミリングは、材料を除去するために低エネルギーイオンのビームを使用する物理的エッチングプロセスである。イオンビームは、電気放電によって生成されたイオン化ガス（例えば、アルゴン又はアルゴン／酸素）又はプラズマから抽出される。
反応性イオンエッチング（reactive ion etching、ＲＩＥ）は、化学的及び物理的エッチングの組み合わせである。ＲＩＥ中、ウェハは、化学反応性ガス（例えば、ＣＦ４、ＣＣｌ４、ＣＨＦ３、及び多くの他のガス）の雰囲気を有するチャンバ内に低圧で配置される。放電は、数百エレクトロンボルトのエネルギーを有するイオンプラズマを生成する。イオンは、ウェハ表面に垂直に衝突し、反応して、低圧インライン真空システムによって除去される揮発性種を形成する。
超伝導集積回路を製造するための方法であって、方法は、基板上に第１の超伝導金属層を堆積させることであって、第１の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第１の超伝導金属層をパターニングして第１の配線層を形成することであって、第１の配線層が、１つ以上の超伝導トレースの第１の組を含む、形成することと、第１の配線層の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることであって、第２の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第２の超伝導金属層をパターニングして第２の超伝導金属層内に第１の複数の超伝導スタッドビアを形成することであって、第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合される、形成することと、複数の超伝導スタッドビアのうちの少なくとも１つの上に重なるように力学インダクタンス層を堆積させることであって、力学インダクタンス層は、それぞれの温度範囲内で超伝導性である材料を含み、材料は、力学インダクタンス層内に貯蔵されたエネルギーのより大きな割合を磁気インダクタンスよりも力学インダクタンスとして貯蔵させる、堆積させることと、を含むものとして要約されてもよい。基板上に第１の超伝導金属層を堆積させることは、ケイ素を含む基板上に第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブ及びアルミニウムのうちの少なくとも１つを含む第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブからなる第１の超伝導金属層を堆積させることを含むことができる。第２の超伝導金属層を堆積させることは、アルミニウム及びニオブのうちの少なくとも１つを含む第２の超伝導金属層を堆積させることを含むことができる。力学インダクタンス層を堆積させることは、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、及びタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つを含む力学インダクタンス層を堆積させることを含むことができる。窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、及びタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つを含む力学インダクタンス層を堆積させることは、２５ｎｍ～１００ｎｍの範囲の厚さを有する力学インダクタンス層を堆積させることを含むことができる。力学インダクタンス層を堆積させることは、窒化チタン（ＴｉＮ）からなる力学インダクタンス層を堆積させることを含むことができる。
複数の超伝導スタッドビアのうちの少なくとも１つの超伝導スタッドビアの上に重なるように力学インダクタンス層を堆積させることは、複数の超伝導ビアのうちの少なくとも２つの上に重なるように力学インダクタンス層を堆積させることを含み、方法は、力学インダクタンス層をパターニングして２つの電極を備える力学インダクタを形成することであって、各電極が、第１の複数の超伝導スタッドビアの各超伝導スタッドビアによって形成され、各電極が、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合される、形成することを更に含むことができる。
方法は、力学インダクタの少なくとも一部分の上に重なるように第１の保護層を堆積させることを更に含むことができる。第１の保護層を堆積させることは、ＳｉＮを含む絶縁層を堆積させることを含むことができる。第１の保護層を堆積させることは、窒化ケイ素（ＳｉＮ）を含む第１の保護層を堆積させることを含むことができる。
方法は、第１の保護層の少なくとも一部分の上に重なるように第３の超伝導金属層を堆積させることであって、第堆積させることと、第３の超伝導金属層をパターニングして第２の配線層を形成することであって、第２の配線層が、１つ以上の超伝導トレースの第２の組を含む、形成することと、を更に含むことができる。第３の超伝導金属層を堆積させることは、ニオブを含む第３の超伝導金属層を堆積させることを含むことができる。第３の超伝導金属層をパターニングすることは、第３の超伝導金属層をパターニングして、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つを、第１の複数のスタッドビアの各超伝導スタッドビアによって、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合することを含むことができる。第３の超伝導金属層をパターニングすることは、第３の超伝導金属層をパターニングしてコンデンサを形成することを含み、コンデンサが、第１の複数の超伝導スタッドビアのうちの超伝導スタッドビアにより形成された第１の電極と、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つの少なくとも一部分によって形成された第２の電極と、を備え、第１及び第２の電極が、第１の保護層の少なくとも一部分によって、かつ力学インダクタンス層の少なくとも一部分によって分離されていてもよい。
方法は、第２の配線層の少なくとも一部分の上に重なるように第４の超伝導金属層を堆積させることであって、第４の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第４の超伝導金属層をパターニングして第２の複数の超伝導スタッドビアを形成することであって、第２の複数の超伝導スタッドビアの各超伝導スタッドビアが、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つに電気的に結合される、形成すること、を更に含むことができる。
方法は、中間層を伴うか又は伴わないかのいずれかで、第４の超伝導金属層の少なくとも一部分の上に重なるように第２の保護層を堆積させることと、第２の保護層の少なくとも一部分の上に重なるように第５の超伝導金属層を堆積させることであって、第５の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第５の超伝導金属層をパターニングして第３の配線層を形成することであって、第３の配線層が、１つ以上の超伝導トレースの第３の組を含む、形成することと、を更に含むことができる。第５の超伝導金属層を堆積させることは、ニオブ及びアルミニウムのうちの少なくとも１つを含む第５の超伝導金属層を堆積させることを含むことができる。第５の超伝導金属層をパターニングすることは、第５の超伝導金属層をパターニングして、１つ以上の超伝導トレースの第３の組内のトレースのうちの少なくとも１つを、第２の複数のスタッドビアの各超伝導スタッドビアによって、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つに電気的に結合することを含むことができる。
第５の超伝導金属層をパターニングすることは、第５の超伝導金属層をパターニングしてコンデンサを形成することを含み、コンデンサが、１つ以上の超伝導トレースの第３の組内のトレースのうちの１つの少なくとも一部分によって形成された第１の電極と、第２の複数の超伝導ビアの超伝導スタッドビアによって形成された第２の電極と、を備え、第１及び第２の電極が、第２の保護層の少なくとも一部分によって分離されてもよい。
超伝導集積回路は、基板に重なった１つ以上の超伝導トレースの第１の組を含む第１の配線層であって、第１の配線層が、それぞれの温度範囲内で超伝導性である、第１の配線層と、第１の複数の超伝導スタッドビアであって、超伝導スタッドビアが、それぞれの温度範囲内で超伝導性であり、第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、１つ以上の超伝導トレースの第１の組内の１つ以上の超伝導トレースに電気的に結合されている、第１の複数の超伝導スタッドビアと、複数の超伝導スタッドビアのうちの少なくとも１つの上に重なった力学インダクタンス層であって、力学インダクタンス層が、それぞれの温度範囲内で超伝導性である材料を含み、材料が、力学インダクタンス層内に貯蔵されたエネルギーのより大きな割合を磁気インダクタンスよりも力学インダクタンスとして貯蔵させる、力学インダクタンス層と、を備えるものとして要約されてもよい。基板は、ケイ素を含むことができる。第１の配線層は、ニオブを含むことができる。第１の配線層は、ニオブからなることができる。超伝導スタッドビアは、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。力学インダクタンス層は、窒化チタン（ＴｉＮ）を含むことができる。力学インダクタンス層は、２５ｎｍ～１００ｎｍの範囲の厚さを有することができる。
力学インダクタンス層は、複数の超伝導スタッドビアのうちの少なくとも２つの上に重なり、超伝導集積回路が、力学インダクタを形成するために、力学インダクタンス層の少なくとも一部分の上に重なった保護層を更に備え、力学インダクタが、少なくとも２つの電極を備え、各電極が、第１の複数の超伝導スタッドビアの各超伝導スタッドビアによって、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合されることができる。保護層は、窒化ケイ素（ＳｉＮ）を含むことができる。
超伝導集積回路は、第２の配線層を更に備え、第２の配線層が、１つ以上の超伝導トレースの第２の組を備え、第２の配線層の１つ以上の超伝導トレースが、それぞれの温度範囲内で超伝導性であることができる。第２の配線層は、ニオブを含むことができる。１つ以上の超伝導トレースの第２の組内の超伝導トレースのうちの少なくとも１つは、第１の複数の超伝導スタッドビアの超伝導スタッドビアのうちの少なくとも１つによって、１つ以上の超伝導トレースの第１の組内の超伝導トレースのうちの少なくとも１つに電気的に結合されることができる。
超伝導集積回路は、コンデンサを更に備え、コンデンサが、１つ以上の超伝導トレースの第１の組内のトレースのうちの１つの少なくとも一部分によって形成された第１の電極と、１つ以上の超伝導トレースの第２の組内のトレースのうちの１つの少なくとも一部分によって形成された第２の電極と、を含み、第１及び第２の電極が、保護層の少なくとも一部分によって分離されることができる。保護層は、絶縁層を含むことができる。絶縁層は、ＳｉＮを含むことができる。
超伝導集積回路は、第２の配線層の少なくとも一部分の上に重なる第２の複数の超伝導スタッドビアを更に備えることができ、第２の複数の超伝導スタッドビアの各超伝導スタッドビアは、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つに電気的に結合されている。
超伝導集積回路を製造するための方法であって、方法は、基板上に第１の超伝導金属層を堆積させることであって、第１の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第１の超伝導金属層をパターニングして配線層を形成することであって、配線層が、１組の１つ以上の超伝導トレースを含む、形成することと、配線層の少なくとも一部分の上に重なるようにエッチングストップ層を堆積させることであって、エッチングストップ層が、それぞれの温度範囲内で超伝導性である、堆積させることと、エッチングストップ層の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることであって、第２の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第２の超伝導金属層の少なくとも第１の部分の上に重なるようにハードマスクを堆積させることと、第２の超伝導金属層の第１の部分及び第２の超伝導金属層の少なくとも第２の部分の上に重なるようにソフトマスクを堆積させることであって、第２の部分が、第１の部分とは異なり、ソフトマスクが、ハードマスクの上面及び少なくとも１つの側面を取り囲む、堆積させることと、第２の超伝導金属層の少なくとも第３の部分をエッチングすることであって、第３の部分が、第１の部分及び第２の部分とは異なり、第１及び第２の部分が、ソフトマスクによって保護されている、エッチングすることと、第２の超伝導金属層から少なくとも１つの超伝導スタッドビアを形成することであって、超伝導スタッドビアが、１組の１つ以上の超伝導トレースのうちの少なくとも１つのトレースに電気的に結合される、形成することと、を含むものとして要約されてもよい。第２の超伝導金属層から少なくとも１つの超伝導スタッドビアを形成することは、ソフトマスクを剥離することと、第２の超伝導金属層及びエッチングストップ層をエッチングすることと、を含むことができる。
基板上に第１の超伝導金属層を堆積させることは、ケイ素を含む基板上に第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブからなる第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブを含む第１の超伝導金属層を堆積させることを含むことができる。エッチングストップ層を堆積させることは、アルミニウムの薄層を堆積させることを含むことができる。第２の超伝導金属層を堆積させることは、アルミニウム又はニオブのうちの少なくとも１つを含む第２の超伝導金属層を堆積させることを含むことができる。ハードマスクを堆積させることは、二酸化ケイ素のマスクを堆積させることを含むことができる。ソフトマスクを堆積させることは、フォトレジストのマスクを堆積させることを含むことができる。
超伝導集積回路は、基板に重なった１つ以上の超伝導トレースの第１の組を含む第１の金属層であって、第１の金属層が、それぞれの温度範囲内で超伝導性である、第１の金属層と、１つ以上の超伝導トレースの第１の組内の１つ以上の超伝導トレースに電気的に結合された第１の複数の超伝導スタッドビアであって、超伝導スタッドビアのそれぞれが、エッチングストップ層及び第２の金属層を含み、エッチングストップ層が、配線層の上に重なり、それぞれの温度範囲内で超伝導性であり、第２の金属層が、エッチングストップ層の上に重なり、それぞれの温度範囲内で超伝導性である、第１の複数の超伝導スタッドビアと、を備えるものとして要約されてもよい。基板は、ケイ素を含むことができる。第１の金属層は、ニオブを含むことができる。第１の金属層は、ニオブからなることができる。超伝導スタッドビアのエッチングストップ層は、アルミニウムを含むことができる。超伝導スタッドビアのエッチングストップ層は、アルミニウムを含み、超伝導スタッドビアの第２の金属層が、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。
超伝導集積回路は、超伝導スタッドビアの第２の金属層の上に重なる窒化ケイ素（ＳｉＮ）の保護層を更に含むことができる。
超伝導集積回路は、製造中に第２の金属層の少なくとも第１の部分の上に一時的に重なるハードマスクと、製造中に第２の金属層の第１の部分及び第２の金属層の少なくとも第２の部分の上に一時的に重なるソフトマスクと、を更に備え、第２の部分が、第１の部分とは異なり、ソフトマスクが、超伝導集積回路の製造中に、ハードマスクの上面及びハードマスクの少なくとも１つの側面を一時的に取り囲むことができる。
超伝導集積回路を製造するための方法であって、方法は、基板上に第１の超伝導金属層を堆積させることであって、第１の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、第１の超伝導金属層をパターニングして１つ以上の超伝導トレースの第１の組を含む配線層を形成することと、パターニングされた第１の超伝導金属層の少なくとも一部分の上に重なるように第１の誘電体層を堆積させることと、第１の誘電体層を研磨してパターニングされた第１の超伝導金属層に戻すことと、第１の誘電体層を研磨してパターニングされた第１の超伝導金属層に戻すことに起因する構造の少なくとも一部分の上に重なるように第２の誘電体層を堆積させることと、第２の誘電体層をマスキングすることと、マスキングされた第２の誘電体層をエッチングすることと、第２の誘電体層のマスキング及びエッチングに起因する構造の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることであって、第２の超伝導金属層が、それぞれの温度範囲にわたって超伝導性である、堆積させることと、第２の超伝導金属層をパターニングして第１の複数の超伝導スタッドビアを形成することであって、第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、配線層内の１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合される、形成することと、配線層の少なくとも一部分の上に重なるように第３の誘電体層を堆積させることと、第１の複数の超伝導スタッドビア内で、第３の誘電体層を研磨して少なくとも１つの超伝導ビアに戻すことと、を含むものとして要約されてもよい。
基板上に第１の超伝導金属層を堆積させることは、ケイ素を含む基板上に第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブ及びアルミニウムのうちの少なくとも１つを含む第１の超伝導金属層を堆積させることを含むことができる。第１の超伝導金属層を堆積させることは、ニオブからなる第１の超伝導金属層を堆積させることを含むことができる。第１の誘電体層を堆積させることは、二酸化ケイ素を含む第１の誘電体層を堆積させることを含み、かつ第１の誘電体層を研磨してパターニングされた第１の超伝導金属層に戻すことは、第１の誘電体層を第１の超伝導金属層の上面に戻す化学機械的平坦化を含むことができる。第２の誘電体層を堆積させることは、二酸化ケイ素の層を堆積させることを含むことができる。第２の超伝導金属層を堆積させることは、アルミニウム又はニオブのうちの少なくとも１つを含む第２の超伝導金属層を堆積させることを含むことができる。第３の誘電体層を堆積させることは、二酸化ケイ素の層を堆積させることを含み、かつ第３の誘電体層を研磨してパターニングされた超伝導性スタッドに戻すことが、第３の誘電体層をパターニングされた第２の超伝導金属層の上面に戻す化学機械的平坦化を含むことができる。
方法は、研磨された第３の誘電体層に起因する構造の少なくとも一部分の上に重なるように第４の誘電体層を堆積させることと、第４の誘電体層をマスキングすることと、マスキングされた第４の誘電体層をエッチングすることと、を更に含むことができる。
方法は、マスキングかつエッチングされた第４の誘電体層の少なくとも一部分の上に重なるように第３の超伝導金属層を堆積させることと、第３の超伝導金属層をパターニングして１つ以上の超伝導トレースの第２の組を形成することであって、第３の超伝導金属層が、第１の複数の超伝導ビアのうちの少なくとも１つの超伝導ビアによって、第１の超伝導金属層に電気的に結合される、形成することと、を更に含むことができる。第３の超伝導金属層を堆積させることは、ニオブを含む第３の超伝導金属層を堆積させることを含むことができる。第３の超伝導金属層をパターニングすることは、第３の超伝導金属層をパターニングして、１つ以上の超伝導トレースの第２の組内のトレースのうちの少なくとも１つを、第１の複数の超伝導ビアのうちの少なくとも１つの超伝導ビアによって、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合することを含むことができる。
基板上に第１の超伝導金属層を堆積させることは、第１の一次超伝導金属層を堆積させることと、第１の一次超伝導金属層の少なくとも一部分の上に重なるように第１の研磨停止層を堆積させることと、を含むことができる。第１の一次超伝導金属層を堆積させることは、アルミニウムの層を堆積させることを含むことができる。第１の研磨停止層を堆積させることは、ニオブの層を堆積させることを含むことができる。第１の誘電体層を研磨してパターニングされた第１の超伝導金属層に戻すことは、第１の誘電体層を研磨して第１の研磨停止層に戻すことを含む、ことができる。第１の超伝導金属層をパターニングして１つ以上の超伝導トレースの第１の組を含む配線層を形成することは、第１の研磨停止層及び第１の超伝導金属層をパターニングすることを含む、ことができる。
基板上に第２の超伝導金属層を堆積させることは、第２の一次超伝導金属層を堆積させることと、第２の一次超伝導金属層の少なくとも一部分の上に重なるように第２の研磨停止層を堆積させることと、を含むことができる。第２の一次超伝導金属層を堆積させることは、アルミニウムの層を堆積させることを含むことができる。第２の研磨停止層を堆積させることは、ニオブの層を堆積させることを含むことができる。第３の誘電体層をパターニングされた第２の超伝導金属層に戻すことは、第３の誘電体層を第２の研磨停止層に戻すことを含むことができる。第２の超伝導金属層をパターニングして第１の複数の超伝導スタッドビアを形成することは、第１の研磨停止層、第２の超伝導金属層、及び第２の研磨停止層をパターニングすることを含むことができる。
超伝導集積回路は、基板と、基板によって担持された１つ以上の超伝導トレースの第１の組と、１つ以上の超伝導トレースを有する平面内に存在する第１の誘電体と、１つ以上の超伝導トレースの第１の組の超伝導トレース及び第１の誘電体を含む構造の少なくとも一部分の上に重なる第２の誘電体と、第２の超伝導金属層内の第１の複数の超伝導スタッドビアであって、第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、１つ以上の超伝導トレースの第１の組内のトレースのうちの少なくとも１つに電気的に結合されている、第１の複数の超伝導スタッドビアと、第１の複数の超伝導スタッドビアを有する平面内に存在する第３の誘電体と、を備えるものとして要約されてもよい。基板は、ケイ素であることができる。１つ以上の超伝導トレースの第１の組の超伝導トレースは、ニオブを含むことができる。１つ以上の超伝導トレースの第１の組の超伝導トレースは、ニオブからなることができる。第１の誘電体は、二酸化ケイ素を含むことができる。第２の誘電体は、二酸化ケイ素を含むことができる。第１の複数の超伝導スタッドビアは、アルミニウム又はニオブのうちの少なくとも１つを含むことができる。第３の誘電体は、二酸化ケイ素を含むことができる。
超伝導集積回路は、第３の誘電体の少なくとも一部分の上に重なる第４の誘電体を更に備えることができる。
超伝導集積回路は、１つ以上の超伝導トレースの第２の組であって、第１の複数の超伝導スタッドビアのうちの少なくとも１つの超伝導スタッドビアによって、第１の超伝導金属層に電気的に結合された１つ以上の超伝導トレースの第２の組を更に備えることができる。１つ以上の超伝導トレースの第２の組の１つ以上の超伝導トレースは、ニオブを含むことができる。
集積回路構造は、導電性材料を含み、かつ第１の平面内に存在する第１の配線層であって、第１の配線層が、第１のマークを含み、第１のマークが、第１の組の公称寸法及び第１の組の公称寸法によって少なくとも部分的に指定された第１の抵抗を有する、第１の配線層と、導電性材料を含み、かつ第１の平面の上に少なくとも部分的に重なる第２の平面内に存在する第２の配線層であって、第２の配線層が、第２のマークを含み、第２のマークが、第２の組の公称寸法及び第２の組の公称寸法によって少なくとも部分的に指定された第２の抵抗を有し、第２のマークが、第１のマークに対して少なくとも１つの座標軸に沿った公称位置を有する、第２の配線層と、導電性材料を含み、かつ第１の平面と第２の平面との間に存在する第１のスタッドビアであって、第１のスタッドビアが、第３の組の公称寸法及び第３の組の公称寸法によって少なくとも部分的に指定された第３の抵抗を有し、第１のスタッドビアが、第１のマークと第２のマークとの間の信号経路を提供し、第２のマークが、スタッドビア上の第２のマークの直交投影によって画定される第１の抵抗オーバーラップ領域においてスタッドビアとオーバーラップし、第１の抵抗オーバーラップ領域が、少なくとも臨界温度を超える温度で、第１のマーク、第２のマーク、及びスタッドビアの累積抵抗よりも大きい抵抗を有する、第１のスタッドビアと、を備えるものとして要約されてもよい。
第１の抵抗オーバーラップ領域は、少なくとも臨界温度を超える温度で、第１のマーク、第２のマーク、及びスタッドビアの累積抵抗よりも少なくとも１桁大きい抵抗を有することができる。スタッドビアは、少なくとも臨界温度未満で超伝導性である材料を含み、スタッドビアが、第１のマークと第２のマークとの間に超伝導性信号経路を提供することができる。スタッドビアは、ニオブを含むことができる。第１の配線層は、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。第２の配線層は、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。
集積回路構造は、第１のマークに電気的に結合された第１の対のリード線と、第２のマークに電気的に結合された第２の対のリード線と、を更に備え、第１及び第２の対のリード線が、ホイートストンブリッジ回路が第１及び第２のマークに電気的に結合されて、もしあれば、第１のマークに対する少なくとも１つの座標軸に沿って公称位置からの第２のマークのオフセットの量を決定することを可能にすることができる。第１のマークは、第１の幅Ｗ１と、スタッドビアと重ならない部分Ｌ１とスタッドビア及び第１の厚さｔｗｉｒｅ１と重なる部分Ｌ２とを含む第１の長さと、を含み、第２のマークが、第２の幅Ｗ２と、スタッドビアと重ならない部分Ｌ２とスタッドビア及び第２の厚さｔｗｉｒｅ２と重なる部分ｄとを含む第２の長さと、を含み、スタッドビアが、第３の幅Ｗ３及び第３の長さＬ３を有し、第２のマークが、少なくとも１つの座標軸に沿った距離εだけ第１のマークから横方向にオフセットされることができる。第１のマーク、第２のマーク、及びスタッドビアは、第１のバーニヤを形成することができる。
第１の配線層は、複数の追加マークを備え、第１の配線層の追加マークが、第１の組の公称寸法及び第１のマークの第１の組の公称寸法によって少なくとも部分的に指定された第１の抵抗を有し、第２の配線層が、複数の追加マークを備え、第２の配線層の追加マークが、第２の組の公称寸法及び第２のマークの第１の組の公称寸法によって少なくとも部分的に指定された第２の抵抗を有し、集積回路構造が、１組の対応する追加バーニヤを形成するために、第２の配線層の追加マークのうちの対応するものを第１の配線層の追加マークのうちの対応するものと電気的に結合する複数の追加スタッドビアを更に備えることができる。第１のバーニヤ及び１組の追加バーニヤは、バーニヤのチェーンとして電気的に結合されていることができる。バーニヤのチェーンは、直列に電気的に結合された１、０００～３、２００個のバーニヤを含むことができる。
超伝導集積回路を製造するための方法であって、方法は、超伝導集積回路の部分の抵抗の測定を介して超伝導集積回路内で電気的に検出可能な層間ずれの目標解像度を決定することと、超伝導集積回路の部分の抵抗の測定を介して決定された超伝導集積回路内で電気的に検出可能な層間ずれの目標解像度に少なくとも部分的に基づいて、超伝導集積回路内に形成されるいくつかのバーニヤのそれぞれに対して１組の寸法を決定することと、超伝導集積回路を製造することと、製造された超伝導集積回路の部分の抵抗を測定することと、を含むものとして要約されてもよい。超伝導集積回路の部分の抵抗の測定を介して決定された超伝導集積回路内で電気的に検出可能な層間ずれの目標解像度に少なくとも部分的に基づいて、超伝導集積回路内に形成されるいくつかのバーニヤのそれぞれに対して１組の寸法を決定することは、第１の配線層内の第１のマークの長さ、幅、及び厚さを決定することと、第２の配線層内の第２のマークの長さ、幅、及び厚さを決定することと、第１及び第２のマークを電気的に結合するスタッドビアの長さ、幅、及び厚さを決定することと、第１の抵抗オーバーラップ領域が、少なくとも臨界温度を超える温度で、第１のマーク、第２のマーク、及びスタッドビアの累積抵抗よりも大きい抵抗を有するように、スタッドビア上の第２のマークの直交投影によって画定される第１の抵抗オーバーラップ領域の長さ及び幅を決定することと、を含むことができる。
方法は、超伝導集積回路を製造する前に、超伝導集積回路の部分の抵抗の測定を介して決定された超伝導集積回路内で電気的に検出可能な層間ずれの目標解像度に少なくとも部分的に基づいて、超伝導集積回路内に形成されるバーニヤの総数を決定することを更に含むことができる。
方法は、超伝導集積回路を製造する前に、超伝導集積回路の部分の抵抗の測定を介して決定された超伝導集積回路内で電気的に検出可能な層間ずれの目標解像度に少なくとも部分的に基づいて、超伝導集積回路内に形成されるバーニヤの複数のチェーンのそれぞれにおけるバーニヤの総数を決定することを更に含むことができる。
方法は、製造された超伝導集積回路の部分の測定された抵抗に少なくとも部分的に基づいて、少なくとも１つの座標軸に沿った層間オフセットの量を決定することを更に含むことができる。
方法は、少なくとも１つの座標軸に沿って決定された層間オフセット量が閾値許容差内であるかどうかを決定することと、少なくとも１つの座標軸に沿って決定された層間オフセット量が閾値許容差内でないと決定することに応答して、製造された超伝導集積回路を破壊することと、を更に含むことができる。製造された超伝導集積回路の部分の抵抗を測定することは、製造された超伝導集積回路のバーニヤのチェーンの抵抗を測定することを含むことができる。製造された超伝導集積回路の部分の抵抗を測定することは、プローブカード及び少なくとも１つのホイートストンブリッジ回路を介して、製造された超伝導集積回路のバーニヤのチェーンの抵抗を測定することを含むことができる。
超伝導集積回路を製造するための方法であって、方法は、基板の少なくとも一部分の上に重なるように第１の超伝導金属層を堆積させることと、第１の超伝導金属層の少なくとも一部分の上に重なるように第１の誘電体層を堆積させることと、第１の誘電体層の少なくとも一部分の上に重なるように力学インダクタンス層を堆積させることであって、力学インダクタンス層が、オンチップ伝送線路用の中心導体を形成する、堆積させることと、を含むものとして要約されてもよい。
方法は、力学インダクタンス層の少なくとも一部分の上に重なるように保護層を堆積させることを更に含むことができる。第１の超伝導金属層を堆積させることは、ニオブを含む第１の超伝導金属層を堆積させることを含むことができる。
方法は、第１の超伝導金属層をパターニングして少なくとも１つの超伝導トレースを形成することを更に含むことができる。
方法は、力学インダクタンス層をパターニングして少なくとも１つの力学インダクタを形成することを更に含むことができる。力学インダクタンス層を堆積させることは、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、又はタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つの層を堆積させることを含むことができる。高力学インダクタンス層の少なくとも一部分の上に重なるように保護層を堆積させることは、窒化ケイ素（ＳｉＮ）の層を堆積させることを含むことができる。ＴｉＮ、ＮｂＮ、ＮｂＴｉＮ、ＭｏＮ、又はＷＳｉのうちの少なくとも１つの層を堆積させることは、２５ｎｍ～１００ｎｍの範囲の厚さを有するＴｉＮ、ＮｂＮ、ＮｂＴｉＮ、ＭｏＮ、又はＷＳｉのうちの少なくとも１つの層を堆積させることを含み、ＳｉＮの層を堆積させることが、２５ｎｍ～１００ｎｍの範囲の厚さを有するＳｉＮの層を堆積させることを含むことができる。
方法は、保護層の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることと、第２の超伝導金属層の少なくとも一部分の上に重なるように第２の誘電体層を堆積させることと、第２の誘電体層の少なくとも一部分の上に重なるように第３の超伝導金属層を堆積させることであって、第１及び第３の超伝導金属層が、オンチップ伝送線路用の外側導体を形成する、堆積させることと、を更に含むことができる。
方法は、保護層の少なくとも一部分の上に重なるように第２の誘電体層を堆積させることと、第２の誘電体層の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることであって、第１及び第２の超伝導金属層が、オンチップ伝送線路用の外側導体を形成する、堆積させることと、を更に含むことができる。
超伝導集積回路は、基板と、基板の少なくとも一部分の上に重なる第１の超伝導金属層と、第１の超伝導金属層の少なくとも一部分の上に重なる第１の誘電体層と、第１の誘電体層の少なくとも一部分の上に重なり、オンチップ伝送線路用の中心導体を形成する、力学インダクタンス層と、を備えるものとして要約されてもよい。
超伝導集積回路は、力学インダクタンス層の少なくとも一部分の上に重なる保護層を更に含むことができる。力学インダクタンス層は、それぞれの温度範囲内で超伝導性である材料を含み、材料が、力学インダクタンス層に貯蔵されたエネルギーのより大きな割合を磁気インダクタンスよりも力学インダクタンスとして貯蔵させるように選択されることができる。第１の超伝導金属層は、ニオブを含むことができる。力学インダクタンス層は、ＴｉＮ、ＮｂＮ、ＮｂＴｉＮ、ＭｏＮ、又はＷＳｉのうちの少なくとも１つを含むことができる。保護層は、窒化ケイ素（ＳｉＮ）を含むことができる。力学インダクタンス層は、２５ｎｍ～１００ｎｍの範囲の厚さを有するＴｉＮ、ＮｂＮ、ＮｂＴｉＮ、ＭｏＮ、又はＷＳｉのうちの少なくとも１つの層を備え、保護層が、２５ｎｍ～１００ｎｍの範囲の厚さを有するＳｉＮの層を含むことができる。
超伝導集積回路は、力学インダクタンス層の少なくとも一部分の上に重なる第２の超伝導金属層と、第２の超伝導金属層の少なくとも一部分の上に重なる第２の誘電体層と、第２の誘電体層の少なくとも一部分の上に重なる第３の超伝導金属層であって、第１及び第３の超伝導金属層が、オンチップ伝送線路用の外側導体を形成する、第３の超伝導金属層と、を更に含むことができる。
超伝導集積回路は、力学インダクタンス層の少なくとも一部分の上に重なる第２の誘電体層と、第２の誘電体層の少なくとも一部分の上に重なる第２の超伝導金属層であって、第１及び第２の超伝導金属層が、オンチップ伝送線路用の外側導体を形成する、第２の超伝導金属層と、を更に備えることができる。
封止配線層を含む超伝導集積回路の製造方法であって、方法は、基板の少なくとも一部分の上に重なるように第１の封止層を堆積させることと、第１の封止層の少なくとも一部分の上に重なるように第１の超伝導金属配線層を堆積させることと、第１の超伝導金属配線層の少なくとも一部分の上に重なるように第２の封止層を堆積させることと、第２の封止層の少なくとも一部分の上に重なるように第１の誘電体層を堆積させることと、第１の封止層、第１の超伝導金属配線層、第２の封止層、及び第１の誘電体層をマスキング及びエッチングすることによってピラーを形成することと、ピラーの上に重なり、かつ取り囲むように第３の封止層を堆積させることと、第３の封止層の少なくとも一部分の上に重なり、かつピラーを取り囲むように第２の誘電体層を堆積させることと、第２の誘電体層のブランク異方性エッチングを実行することと、第２の封止層のエッチングを実行することと、を含むものとして要約されてもよい。基板の少なくとも一部分の上に重なるように第１の封止層を堆積させることは、第３の誘電体層の少なくとも一部分の上に重なるように第１の封止層を堆積させることを含むことができる。第３の誘電体層の少なくとも一部分の上に重なるように第１の封止層を堆積させることは、二酸化ケイ素層の少なくとも一部分の上に重なるように第１の封止層を堆積させることを含むことができる。第１の封止層又は第２の封止層を堆積させることのうちの少なくとも１つは、窒化チタン（ＴｉＮ）を堆積させることを含むことができる。第１の封止層又は第２の封止層を堆積させることの少なくとも１つは、アルミニウムを堆積させることを含むことができる。第１の超伝導金属配線層を堆積させることは、ニオブを堆積させることを含むことができる。第２の誘電体層のブランク異方性エッチングを実行することは、第２の誘電体層のブランク異方性エッチングを実行して第３の封止層の少なくとも一部分を露出させることを含むことができる。第２の封止層のエッチングを実行することは、第２の封止層のエッチングを実行して第１の誘電体層を露出させることを含むことができる。
超伝導集積回路は、基板と、基板から垂直に延在する少なくとも第１のピラーであって、第１のピラーが、中央スタック及び中央スタックの周辺部を取り囲む周囲構造を有し、中央スタックが、基板から垂直に上方に延在する順に、第１の封止層、第１の封止層の上に重なる第１の超伝導金属配線層、第１の超伝導金属配線層の上に重なる第２の封止層、及び第２の封止層の上に重なる第１の誘電体層を含み、周囲構造が、内部から半径方向外向きに延在する順に、第３の封止層及び第２の誘電体層を含み、第２の誘電体層が、周囲構造を越えて露出している、少なくとも第１のピラーと、を備えるものとして要約されてもよい。第１の封止層は、第３の誘電体層を含むことができる。第３の誘電体層は、二酸化ケイ素層を含むことができる。第１又は第２の封止層のうちの少なくとも１つは、窒化チタン（ＴｉＮ）を含むことができる。第１又は第２の封止層のうちの少なくとも１つは、アルミニウムを含むことができる。第１の超伝導金属配線層は、ニオブを含むことができる。第３の封止層及び第２の誘電体層がそれぞれ、中央スタックの周りに円周方向に配置され、それぞれは、第１のピラーがその内部からその外側に向かって横断するにつれて下方に先細りする露出した上縁部を有することができる。第１の誘電体層は、基板の平面に平行な上面を有することができる。
図面において、同一の参照番号は同様の要素又は行為を特定する。図面中の要素の大きさ及び相対位置は必ずしも一定の比率で描かれていない。例えば、種々の要素の形状及び角度は必ずしも一定の比率で描かれておらず、図面の見やすさを向上させるために、これらの要素の一部が任意に拡大されて配置されている。また、描かれた要素の特定の形状は、必ずしも特定の要素の実際の形状に関する情報を伝達することを意図せず、図面における認識の容易さのために単独で選択されていてもよい。
本発明のシステム及び方法による、超伝導集積回路の一部分を製造するための方法を示すフローチャートである。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、力学インダクタ及びコンデンサを含む例示的な超伝導集積回路の一部分の断面図である。 本開示の例示される一実施形態による、超伝導集積回路の一部分を製造するための方法を示すフローチャートである。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア、上部配線層、及び下部配線層を含む、例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、スタッドビア、上部配線層、及び下部配線層を含む、例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、スタッドビア、上部配線層、及び下部配線層を含む、例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、スタッドビア、上部配線層、及び下部配線層を含む、例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、スタッドビア、上部配線層、及び下部配線層を含む、例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、スタッドビアを含む超伝導集積回路の一部分を製造するための方法を示すフローチャートである。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、電気バーニヤを含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、図８Ａの例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、４線測定にリードが取り付けられた、図８Ａの例示的な超伝導集積回路の一部分を示す概略図である。 本発明のシステム及び方法による、図８Ａ～８Ｃの例示的な超伝導集積回路におけるスタッドビアの縁部からの最上部配線層の縁部の横方向オフセット（ｎｍ単位）の関数としての抵抗の変動（オーム単位）を示す例示的なプロットである。 本発明のシステム及び方法による、電気バーニヤを含む例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、電気バーニヤのチェーンの例示的な実施態様を含む例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、電気バーニヤのチェーンの別の例示的な実施態様を含む例示的な超伝導集積回路の一部分の平面図である。 本発明のシステム及び方法による、ホイートストンブリッジの例示的な実施態様の概略図である。 本発明のシステム及び方法による、位置ずれ（ｎｍ単位）の関数としての測定電圧（ｍＶ単位）の変動を示す例示的なプロットである。 本発明のシステム及び方法による、オンチップ伝送線路を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、オンチップ伝送線路を含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、オンチップ伝送線路及び接続された接地面を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、オンチップ伝送線路及び接続された接地面を含む別の例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、製造の様々な段階における、配線層を含む例示的な超伝導集積回路の断面図である。 本発明のシステム及び方法による、製造の様々な段階における、配線層を含む例示的な超伝導集積回路の断面図である。 本発明のシステム及び方法による、製造の様々な段階における、配線層を含む例示的な超伝導集積回路の断面図である。 本発明のシステム及び方法による、スタッドビア層のオーバーエッチングを含む例示的な超伝導集積回路の図である。 本発明のシステム及び方法による、スタッドビア層のオーバーエッチングを含む例示的な超伝導集積回路の図である。 本発明のシステム及び方法による、配線層を含む超伝導集積回路の一部分を製造するための方法を示すフローチャートである。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。 本発明のシステム及び方法による、別個の層で製造された力学インダクタ及びコンデンサを含む、超伝導回路の一部分の断面図である。
以下の説明では、開示される様々な実施形態に対する十分な理解が得られるようにするために、特定の詳細について説明する。しかしながら、関連する技術分野の当業者であれば、これらの特定の詳細のうちの１つ以上を用いずに、又は、他の方法、構成要素、材料などを使用して実施形態が実施され得ることがわかるであろう。他の例では、超伝導回路又は構造に関連する周知の構造、量子コンピュータ回路又は構造、並びに／又は希釈冷凍機などの極低温冷却システムは、実施形態の説明を不必要に曖昧にすることを避けるために詳細に示し又は説明しない。
文脈上別段の解釈が要求されない限り、本明細書及び添付特許請求の範囲の全体を通して、「含む（comprise）」及びその変形例、例えば「含む（comprises）」及び「含む（comprising）」は、開放的かつ包括的な意味で、つまり「含むが、それに限定されない」として、解釈されるべきである。
本明細書全体を通して「一実施形態」又は「実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造、又は特性が、少なくとも１つの実施形態に含まれることを意味する。それ故、本明細書を通した様々な箇所における語句「一実施形態において」又は「実施形態において」の出現は、必ずしも全てが同じ実施形態を指さない。更に、１つ以上の実施形態において、特定の特徴、構造、又は特性を任意の好適な様式で組み合わせることができる。
本明細書及び添付の特許請求の範囲において用いられるとき、「１つの（a）」、「１つの（an）」、及び「その（the）」という単数形は、文脈上で明示的に断らない限り、複数の参照対象を含む。なお、「又は」という用語は、一般に、文脈上別段の解釈が要求されない限り、「及び／又は」を含む意味で用いられる。
本明細書及び添付の特許請求の範囲で使用されるとき、用語「担持される（carried by）」、「担持される（carried on）」、又はその変異形、並びに同様に用語「上（over）」及び「上（above）」は、１つの構造が、別の構造によって少なくともいくつかの実例において直接的又は間接的に支持されていることを意味し、例えば、その表面上に、１つ以上の介在する層若しくは構造によってその表面の上方又は下方に、又はその中に配置されている。
本明細書で提供される本開示の見出し及び要約書は、便宜的なものでしかなく、実施形態の範囲又は意味を説明しない。
特定の文脈が別途必要とされない限り、本明細書全体を通じて、用語「堆積物」、「堆積される」、「堆積」などは、一般に、物理蒸着（physical vapor deposition、ＰＶＤ）、化学蒸着（chemical vapor deposition、ＣＶＤ）、プラズマ強化ＰＶＤ、プラズマ強化ＣＶＤ、及び原子層堆積（atomic layer deposition、ＡＬＤ）が挙げられるが、これらに限定されない、任意の材料堆積法を包含するために使用される。
特定の文脈が別途必要とされない限り、本明細書全体を通じて、用語「上に重なる（overlie）」又は「上に重なる（overlies）」という用語は、一般に、１つ以上の中間層をそれらの間に伴うか又は伴わないかのいずれかで、別の層の少なくとも一部分と少なくとも部分的に位置合わせする１つの層の少なくとも一部分を説明するために使用される。
本明細書に記載される様々な実施形態は、超伝導集積回路を製造するためのシステム及び方法を提供する。前述したように、超伝導集積回路が通常、半導体製造産業で従来使用されている同じ種類のツール及び技術の多くを使用して製造されているにもかかわらず、超伝導集積回路は、最新技術の半導体製造設備から離れた研究環境において製造される傾向がある。超伝導回路に特有の課題に起因して、半導体プロセス及び技術は、一般に、超伝導体チップ及び回路製造に使用するために修正される必要がある。このような修正は、通常明白ではなく、いくつかの実験を必要とし得る。
力学インダクタ及びコンデンサを製造するための統合プロセス
図１及び図２Ａ～図２Ｊには、高力学インダクタンス層（本明細書において力学インダクタとも称される）及びコンデンサを製造するための統合プロセスが示される。超伝導集積回路のいくつかの実施態様では、高力学インダクタンス層は、ＤＡＣ（digital to analog converter：デジタル・アナログ変換器）ストレージに使用される。超伝導集積回路におけるＤＡＣに関するシステム及び方法は、米国特許第８，０９８，１７９号、米国特許第８，７８６，４７６号、米国特許第７，８７６，２４８号、米国特許第８，０３５，５４０号、米国特許第８，６０４，９４４号、及び米国特許出願第６２／４０５０２７号「Ｑｕａｎｔｕｍ Ｆｌｕｘ Ｐａｒａｍｅｔｒｏｎ Ｂａｓｅｄ Ｓｔｒｕｃｔｕｒｅｓ（ｅ．ｇ．，Ｍｕｘｅｓ，Ｄｅｍｕｘｅｓ，Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒｓ），Ａｄｄｒｅｓｓｉｎｇ Ｌｉｎｅｓ Ａｎｄ Ｒｅｌａｔｅｄ Ｍｅｔｈｏｄｓ」に記載されており、これらはそれぞれ参照によりその全体が本明細書に組み込まれる。
超伝導集積回路のいくつかの実施態様では、コンデンサは、ＦＭＲＲ（frequency multiplexed resonant readout：周波数多重化共振読み出し）に使用される。ＦＭＲＲに関するシステム及び方法は、２０１６年５月１１日に出願された国際出願ＰＣＴ／ＵＳ２０１６／３１８８５号「Ｆｒｅｑｕｅｎｃｙ Ｍｕｌｔｉｐｌｅｘｅｄ Ｒｅｓｏｎａｔｏｒ Ｉｎｐｕｔ Ａｎｄ／ｏｒ Ｏｕｔｐｕｔ Ｆｏｒ Ａ Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ Ｄｅｖｉｃｅ」に記載されており、その全体が参照により本明細書に組み込まれる。
いくつかの実施態様では、超伝導集積回路は、力学インダクタ及びコンデンサを含むことができる。
図１は、本開示の例示される一実施形態による、超伝導集積回路の一部分を製造するための方法１００を示すフローチャートである。方法１００は、行為１０２～１２８を含むが、当業者であれば、代替的な実施形態では、特定の行為が省略されてもよく、及び／又は追加の行為が追加されてもよいことを理解するであろう。当業者であれば、図示された行為の順序が例示の目的のみで示され、代替の実施形態で変化し得ることを理解するであろう。
方法１００は、例えば、製造プロセスの開始に応答して、１０２で開始する。１０４では、第１の超伝導金属層（ＷＩＲＡ）は、基板の上に重なるように堆積される。第１の超伝導金属層は、ある温度範囲内で超伝導性である。一実施態様では、第１の超伝導金属層は、ニオブを含む。１０６では、ＷＩＲＡは、ＷＩＲＡの少なくとも一部分をマスキング及びエッチングすることによってパターニングされ、１つ以上のトレースを含む第１の配線層を形成する。１０８では、第１の誘電体（ＨＩＬＤ）が、ＷＩＲＡの少なくとも一部分の上に重なるように堆積され、誘電体は、研磨されてＷＩＲＡに戻す。いくつかの実施態様では、第１の誘電体は、二酸化ケイ素などの高損失誘電体である。いくつかの実施態様では、第１の誘電体を研磨することは、化学的機械的平面化（Chemical Mechanical Planarization、ＣＭＰ）を含む。
任意選択の行為において、１１０では、第２の誘電体層が堆積され、次いでマスキング及びエッチングによってパターニングされる。一実施態様では、第２の誘電体層は、ＷＩＲＡを保護することを意図した二酸化ケイ素の薄層である。
１１２では、第２の層の超伝導金属（ＳＴＶ１）が、ＷＩＲＡ及びＨＩＬＤの少なくとも一部分の上に重なるように堆積される。一実施態様では、ＳＴＶ１はアルミニウムを含む。別の実施態様では、ＳＴＶ１は、ニオブを含む。１１４では、ＳＴＶ１は、マスキング及びエッチングによってパターニングされて、第１の組の超伝導スタッドビアを形成する。第１の組の超伝導ビア内の超伝導ビアは、ある温度範囲内で超伝導性である。
１１６では、第３の誘電体（ＨＩＬＤＳＶ１）が、ａ）第１の組の超伝導ビアを形成する超伝導金属の層、及びｂ）前に堆積された誘電体、の上に重なるように堆積され、かつＨＩＬＤＳＶ１が、第１の組の超伝導スタッドビアの少なくとも一部の上面に研磨して戻される。いくつかの実施態様では、ＨＩＬＤＳＶ１は、高損失誘電体である。いくつかの実施態様では、研磨は、ＣＭＰを含む。
１１８では、高力学インダクタンス層が堆積され、マスキング及びエッチングによってパターニングされる。本明細書では、高力学インダクタンス層は、流束貯蔵層とも称される。
力学インダクタンスは、交流電界における移動電荷キャリアの等価直列インダクタンスを指し、通常、超伝導体などの高キャリア移動度導体において観察される。高力学インダクタンス層は、その高いキャリア移動度のために選択された超伝導材料を含むことができる。高力学インダクタンス層は、例えば、図２Ｊの回路２００ｊの動作に好適な等価直列インダクタンスを提供するように選択することができる。
超伝導配線の力学インダクタンスは、その長さに比例し、その断面積に反比例し、クーパー対の密度に反比例する。ロンドン侵入深さは、超伝導体の固有の特性であり、磁界が超伝導体に侵入する距離を特徴付ける。通常、より大きなロンドン侵入深さを有する超伝導体は、同じ物理的寸法においてより大きな力学インダクタンスを有する。いくつかの実施態様では、高力学インダクタンス層１１８は、第１の超伝導金属層１０４又は第２の超伝導金属１１２を形成する超伝導金属の侵入深さの少なくとも３倍の侵入深さを有する材料を含む。
侵入深さは、クーパー対の密度に関連する。同じ電流において、より低い密度のクーパー対を有する超伝導体におけるクーパー対は、より速く移動し、したがって、より大きな運動エネルギーを有する、すなわち、より高い密度のクーパー対を有する超伝導体の場合よりも、磁界（磁気インダクタンス）よりも運動エネルギー（力学インダクタンス）に大きなエネルギーの割合が貯蔵される。
いくつかの実施態様では、流束貯蔵層は、窒化チタン（ＴｉＮ）の層である。他の実施態様では、流束貯蔵層は、窒化ニオブ（ＮｂＮ）の層である。他の実施態様では、流束貯蔵層は、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、又はタングステンシリサイド（ＷＳｉ）のうちの１つの層である。１２０では、マスキング及びエッチングによって、第４の誘電体層が堆積され、パターニングされる。いくつかの実施態様では、第４の誘電体層は、ＳｉＮなどの高品質誘電体である。
１２２では、第３の超伝導金属層（ＷＩＲＢ）は、第４の誘電体層の少なくとも一部分の上に重なるように堆積され、マスキング及びエッチングによってパターニングされて、１つ以上のトレースを含む第２の配線層を形成する。第２の超伝導金属層は、ある温度範囲内で超伝導性である。一実施態様では、第２の超伝導金属層は、ニオブを含む。１２４では、第５の誘電体（ＨＩＬＤ３）が、ＷＩＲＢの少なくとも一部分の上に重なるように堆積され、ＷＩＲＢに研磨して戻される。いくつかの実施態様では、ＨＩＬＤ３は、二酸化ケイ素などの高損失誘電体である。いくつかの実施態様では、第５の誘電体を研磨することは、化学的機械的平面化（ＣＭＰ）を含む。
１２６では、第２の組の超伝導ビアが形成され、第２の組の超伝導ビアのうちの少なくともいくつかは、ＷＩＲＢに超伝導電気的結合を提供する。第２の組の超伝導ビアは、例えば、ＨＩＬＤ３内の孔をＷＩＲＢの上面に穿設することによって形成することができ、ある温度範囲内で超伝導性である第４の超伝導金属層で孔を充填することによって形成することができる。いくつかの実施態様では、第４の超伝導金属層は、ニオブを含む。１２８では、方法１００は終了する。
図２Ａ～図２Ｊは、図１の方法１００による、製造の連続的段階で製造された超伝導回路の一部分の断面図を示す。
図２Ａは、図１の方法１００によって説明される製造プロセスの第１の段階における、超伝導集積回路２００ａの一部分の断面図である。回路２００ａは、基板２０２及び第１の超伝導金属層２０４（ＷＩＲＡ）を含む。いくつかの実施態様では、基板２０２はケイ素基板である。いくつかの実施態様では、第１の超伝導金属層２０４は、ニオブを含む。
図２Ｂは、製造プロセスの後続の段階における、超伝導集積回路２００ｂの一部分の断面図である。超伝導集積回路２００ｂは、第１の超伝導金属層２０４（ＷＩＲＡ）をパターニングして、１つ以上のトレースを含む第１の配線層を形成し、かつ第１の誘電体層２０６（ＨＩＬＤ）を堆積させ、第１の誘電体層２０６を研磨して第１の超伝導金属層２０４の上面に戻すことによって、図２Ａの回路２００ａから形成することができる。第１の超伝導金属層２０４のパターニングは、第１の超伝導金属層２０４の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。第１の誘電体層２０６を研磨することは、ＣＭＰを含んでもよい。
任意選択の第２の誘電体層（図２Ａ～図２Ｊには示されていない）を堆積させてから、超伝導金属層２０８を堆積させることができる。誘電体の第２の層は、例えば、ＷＩＲＡの表面に保護を提供することを意図した二酸化ケイ素の薄層とすることができる。
図２Ｃは、製造プロセスの後続の段階における、超伝導回路２００ｃの一部分の断面図である。超伝導集積回路２００ｃは、ａ）第２の超伝導金属層２０８を堆積させ、ｂ）第２の超伝導金属層２０８をパターニングして、第１の組の超伝導スタッドビアを形成し、ｃ）第３の誘電体層２１０（ＨＩＬＤＳＶ１）を堆積させ、ｄ）第３の誘電体層２１０を研磨して第２の超伝導金属層２０８の上面に戻すことによって、図２Ｂの回路２００ｂから形成することができる。いくつかの実施態様では、第２の超伝導金属層２０８は、アルミニウムを含む。他の実施態様では、第２の超伝導金属層２０８は、ニオブを含む。第２の超伝導金属層２０８をパターニングすることは、第２の超伝導金属層２０８の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。第３の誘電体層２１０を研磨することは、ＣＭＰを含んでもよい。
図２Ｄは、製造プロセスの後続の段階における、超伝導回路２００ｄの一部分の断面図である。超伝導集積回路２００ｄは、第２の超伝導金属層２０８及び第３の誘電体層２１０の上に重なるように高力学インダクタンス層２１２を堆積させることによって、図２Ｃの回路２００ｃから形成することができる。高力学インダクタンス層２１２はまた、本出願では、流束貯蔵層２１２とも称される。いくつかの実施態様では、流束貯蔵層２１２はＴｉＮを含む。
図２Ｅは、製造プロセスの後続の段階における、超伝導回路２００ｅの一部分の断面図である。超伝導集積回路２００ｅは、流束貯蔵層２１２をパターニングすることによって、図２Ｄの回路２００ｄから形成することができる。流束貯蔵層２１２のパターニングは、流束貯蔵層２１２の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。流束貯蔵層２１２の第１の部分は、力学インダクタの要素を形成することができる。流束貯蔵層２１２の第２の部分は、コンデンサの要素を形成することができる。いくつかの実施態様では、流束貯蔵層２１２は、約５０ｎｍの厚さを有してもよい。
いくつかの実施態様では、流束貯蔵層２１２のパターニングは、流束貯蔵層２１２の少なくとも第１の部分をマスキング及びエッチングして、力学インダクタの要素を形成することを含み、かつ、コンデンサの要素を形成するために、流束貯蔵層２１２の少なくとも第２の部分をマスキング及びエッチングすることを含まない。本出願のシステム及び方法によって形成されたコンデンサ内に、流束貯蔵層２１２の少なくとも一部分を含むことは任意選択である。
図２Ｆは、製造プロセスの後続の段階における、超伝導回路２００ｆの一部分の断面図である。超伝導集積回路２００ｆは、流束貯蔵層２１２の少なくとも一部分の上に重なるように第４の誘電体層２１４を堆積させることによって、図２Ｅの回路２００ｅから形成することができる。いくつかの実施形態では、第４の誘電体層２１４は、ＳｉＮなどの高品質誘電体である。
図２Ｇは、製造プロセスの後続の段階における、超伝導回路２００ｆの一部分の断面図である。超伝導集積回路２００ｇは、第４の誘電体層２１４をパターニングすることによって、図２Ｆの回路２００ｆから形成することができる。第４の誘電体層２１４のパターニングは、第４の誘電体層２１４の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。第４の誘電体層２１４の第１の部分は、例えば、力学インダクタの要素を保護し得る保護絶縁層を形成することができる。第４の誘電体層２１４の第２の部分は、コンデンサの誘電体層を形成することができる。いくつかの実施態様では、第４の誘電体層２１４は薄層であってもよく、例えば、第４の誘電体層２１４は、約５０ｎｍの厚さを有してもよい。
図２Ｈは、製造プロセスの後続の段階における、超伝導回路２００ｆの一部分の断面図である。超伝導集積回路２００ｈは、第３の超伝導金属層２１６を堆積させ、第３の超伝導金属層２１６をパターニングして、１つ以上のトレースを含む第２の配線層を形成することによって、図２Ｇの回路２００ｇから形成することができる。第３の超伝導金属層２１６をパターニングすることは、第３の超伝導金属層２１６の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。いくつかの実施態様では、第３の超伝導金属層２１６は、ニオブを含む。
図２Ｉは、製造プロセスの後続の段階における、超伝導回路２００ｉの一部分の断面図である。超伝導集積回路２００ｉは、第５の誘電体層２１８（ＨＩＬＤ３）を堆積させ、かつ第２の配線層２１６の上面まで第５の誘電体層２１８内に１つ以上の孔２２０（図２Ｉでは、孔２２０－１及び２２０－２など）を形成することによって、図２Ｈの回路２００ｈから形成することができる。いくつかの実施態様では、孔２２０は、第５の誘電体層２１８に孔を穿設することによって形成することができる。
図２Ｊは、製造プロセスの後続の段階における、超伝導回路２００ｊの一部分の断面図である。超伝導集積回路２００ｊは、第４の超伝導金属層２２２を孔２２０内に堆積させて、第３の超伝導金属層２１６に超伝導ビアを形成することによって、図２Ｉの回路２００ｉから形成することができる。いくつかの実施態様では、第４の超伝導金属層２２２は、ニオブを含む。
別のアプローチでは、図２Ｃを参照して説明した方法と同様の製造方法を使用して、第３の超伝導金属層２１６への超伝導ビアが形成される。例えば、二酸化ケイ素の薄層（図２Ａ～図２Ｊには図示せず）などの任意選択の第５の誘電体層を堆積させて、第３の超伝導金属層２１６の表面に保護を提供することができる。
第４の超伝導金属層２２２が堆積され、パターニングされて、第２の組の超伝導スタッドビアを形成する。第６の誘電体層２１８が堆積され、第４の超伝導金属層２２２の上面に研磨して戻される。
超伝導集積回路２００ｊは、ビア壁２２４、力学インダクタ２２６、及びコンデンサ２２８を含む。力学インダクタ２２６は、２つの電極２３０及び２３２を備え、各電極は、超伝導金属層２０４内に形成されたトレースに電気的に結合されている。コンデンサ２２８は、２つの電極２３４及び２３６を備える。電極２３４は、第１の超伝導金属層２０４内に形成されたトレースに電気的に結合されている。電極２３６は、第４の超伝導金属層２２２内に形成されたトレースに電気的に結合されている。いくつかの実施態様では、コンデンサ２２８は、流束貯蔵層２１２の少なくとも一部分と、第４の誘電体層２１４の少なくとも一部分とを含む。他の実施態様では、コンデンサ２２８は、第４の誘電体層２１４の少なくとも一部分を含み、流束貯蔵層２１２の少なくとも一部分を含まない。
図１及び図２Ａ～図２Ｊを参照して上述したシステム及び方法の利点は、力学インダクタ及びコンデンサを含む超伝導集積回路の製造において処理行為数を低減することができることである。より少ない処理行為は、通常、より低い製造コスト及びより高い製造歩留まりをもたらす。
いくつかの実施態様では、力学インダクタ内の高力学インダクタンス層及び同じ超伝導集積回路内のコンデンサ内の高力学インダクタンス層は、例えば、力学インダクタ及びコンデンサのための別個のマスキング及びエッチング作用を使用することによって、別個の行為によって形成される。例えば、図１の行為１１８は、同じ超伝導集積回路内の力学インダクタ及びコンデンサのための別個のマスキング及びエッチングを含むことができる。
別のアプローチでは、力学インダクタ及びコンデンサは、超伝導集積回路の別個の層内に形成される。それぞれが別個の層にある、力学インダクタ及びコンデンサを含む、超伝導集積回路を製造するためのプロセスを図１８Ａ～図１８Ｊに示す。
スタッドビア形成のためのデュアルマスク
このセクションは、スタッドビアを形成するためにデュアルマスクを使用するためのシステム及び方法を説明する。一実施態様では、スタッドビアは、超伝導集積回路内の超伝導スタッドビアである。
以下に説明するシステム及び方法の特徴は、ハードマスク（例えば、二酸化ケイ素）及びソフトマスク（例えば、フォトレジスト）をデュアルマスクとして組み合わせて使用し得ることである。デュアルマスクのアプローチの利点は、リソグラフィプロセスにおける段差高さによって引き起こされる不具合を回避するか、又は少なくとも低減することである。別の利点は、（スタッドビアを取り囲む）下層のサイズを、例えば１００ｎｍに小さくすることができることである。
以下に説明するシステム及び方法では、まず、スタッドビアパターン及び配線層パターンを画定することができ、次いで、ハードマスク材料とソフトマスク材料との間の差動選択性を利用するプロセスを使用してパターンが転写される。例示的なプロセスは、反応性イオンエッチングである。
図３は、本開示の例示される一実施形態による、超伝導集積回路の一部分を製造するための方法３００を示すフローチャートである。方法３００は、行為３０２～３２０を含むが、当業者であれば、代替的な実施形態では、特定の行為が省略されてもよく、及び／又は追加の行為が追加されてもよいことを理解するであろう。当業者であれば、図示された行為の順序が例示の目的のみで示され、代替の実施形態で変化し得ることを理解するであろう。
方法３００は、例えば、製造プロセスの開始に応答して、３０２で開始する。３０４では、基板の上に重なるように第１の超伝導金属層（ＷＩＲＢ）を堆積させる。第１の超伝導金属層は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の超伝導金属層は、ニオブを含む。第１の超伝導金属層は、配線層であってもよい。配線層は、１つ以上の超伝導トレースを形成するようにパターニングすることができる。
３０６では、エッチングストップ層は、第１の超伝導金属層ＷＩＲＢの少なくとも一部分の上に重なるように堆積される。エッチングストップ層は、ある温度範囲内で超伝導性である。一実施態様では、エッチングストップ層は、アルミニウムの薄層である。
３０８では、第２の超伝導金属層は、エッチングストップ層の少なくとも一部分の上に重なるように堆積される。第２の超伝導金属層は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。第２の超伝導金属層は、スタッドビア層である。
３１０では、スタッドビア層の一部分の上に重なるようにハードマスクを堆積又は転写させる。一実施態様では、ハードマスクは、二酸化ケイ素を含む。ハードマスクは、ポリマー又は他の有機ソフトマスク（又はフォトレジスト）材料の代わりにエッチングマスクとして集積回路（例えば、超伝導集積回路）の製造に使用される材料である。ハードマスクの材料は、酸素、フッ素、又は塩素などの反応性ガスによるエッチングに対して、ソフトマスクよりも脆弱性が低い。
３１２では、ハードマスクの少なくとも一部分及びスタッドビア層の少なくとも一部分の上に重なるようにソフトマスクを堆積させる。いくつかの実施態様では、ソフトマスクは、フォトレジストを含む。ソフトマスクは、集積回路（例えば、超伝導集積回路）の製造に使用される材料であり、通常、ポリマー又は他の有機軟質レジスト材料である。ソフトマスクは、例えばプラズマエッチング中に反応性ガスによって、ハードマスクよりも容易にエッチングされる。
３１４では、露出したスタッドビア層及びその上に重ね合わされ又は露出したエッチングストップ層がエッチングされる。３１６では、ソフトマスクを剥離し、任意選択ですすぎ洗いする。３１８では、露出したスタッドビア層、配線層、及びエッチングストップ層がエッチングされる。３２０では、方法３００は終了する。いくつかの実施態様では、ソフトマスクはフォトレジストであり、３１６で剥離された後にフォトレジストをすすぎ洗いするために洗浄剤を使用することができる。しかしながら、イソプロパノールなどの一般的な洗浄剤は、配線層を腐食させる場合がある。非腐食性洗浄剤、例えば、ＤｕＰｏｎｔから市販されているＥＫＣ４０００（商標）を使用してフォトレジストをすすぎ洗いすることが有利であり得る。
図４Ａ～図４Ｆは、本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。
図４Ａは、図３の方法３００によって説明される製造プロセスの第１の段階における、超伝導集積回路４００ａの一部分の断面図である。回路４００ａは、第１の超伝導金属層４０２及びエッチングストップ層４０４を備える。
いくつかの実施態様では、第１の超伝導金属層４０２は、基板の上に重なる。第１の超伝導金属層４０２は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の超伝導金属層４０２は、ニオブを含む。第１の超伝導金属層は、配線層であってもよい。配線層は、１つ以上の超伝導トレースを形成するようにパターニングすることができる。
エッチングストップ層４０４は、ある温度範囲内で超伝導性である。いくつかの実施態様では、エッチングストップ層４０４は、アルミニウムの薄層である。
図４Ｂは、製造プロセスの後続の段階における、超伝導集積回路４００ｂの一部分の断面図である。超伝導集積回路４００ｂは、エッチングストップ層４０４の少なくとも一部分の上に重なるように第２の超伝導金属層４０６を堆積させることによって、図４Ａの回路４００ａから形成することができる。第２の超伝導金属層４０６は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層４０６は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。第２の超伝導金属層は、スタッドビア層とすることができる。
図４Ｃは、製造プロセスの後続の段階における、超伝導回路４００ｃの一部分の断面図である。超伝導集積回路４００ｃは、ハードマスク４０８を堆積又は転写することによって、図４Ｂの回路４００ｂから形成することができる。いくつかの実施態様では、ハードマスク４０８は、二酸化ケイ素を含む。
図４Ｄは、製造プロセスの後続の段階における、超伝導回路４００ｄの一部分の断面図である。超伝導集積回路４００ｄは、ハードマスクの少なくとも一部分及びスタッドビア層の少なくとも一部分の上に重なるようにソフトマスク４１０を堆積又は転写することによって、図４Ｃの回路４００ｃから形成することができる。いくつかの実施態様では、ソフトマスクは、フォトレジストを含む。
図４Ｅは、製造プロセスの後続の段階における、超伝導回路４００ｅの一部分の断面図である。超伝導集積回路４００ｅは、第２の超伝導金属層４０６（スタッドビア層）をエッチングストップ層４０４までエッチングすることによって、図４Ｄの回路４００ｄから形成することができる。
図４Ｆは、製造プロセスの後続の段階における、超伝導回路４００ｆの一部分の断面図である。超伝導集積回路４００ｆは、第２の超伝導層４０６、エッチングストップ層４０４、及び第１の超伝導層４０２をエッチングして、超伝導スタッドビア４１２を形成することによって、図４Ｅの回路４００ｅから形成することができる。
超伝導スタッドビア４１２は、第２の超伝導層４０６、エッチングストップ層４０４、及び第１の超伝導層４０２のそれぞれの少なくとも一部分を含むことができる。超伝導スタッドビア４１２の一部を形成する第１の超伝導金属層４０２の部分は、部分４１４である。
図５Ａ～図５Ｃは、本発明のシステム及び方法による、自己整合デュアルマスクプロセスの様々な段階における、例示的な超伝導回路の一部分の平面図である。図５Ａ～図５Ｃに示す自己整合デュアルマスクプロセスは、図３及び図４Ａ～図４Ｆを参照して上述した製造プロセスなどの、超伝導スタッドビアを形成する製造プロセスの要素であってもよい。
図５Ａは、ハードマスク５０２を備える例示的な超伝導集積回路５００ａの一部分の平面図である。ハードマスク５０２は、第１のエッチングプロセスによってパターニングすることができる。ハードマスク５０２は、例えば、スタッドビアを画定することができる。
図５Ｂは、ハードマスク５０２及びソフトマスク５０４を備える例示的な超伝導集積回路５００ｂの一部分の平面図である。ハードマスク５０４は、ハードマスク５０２の少なくとも一部分の上に重なるように堆積又は転写することができる。ソフトマスク５０４は、例えば配線を画定することができる。
図５Ｃは、ハードマスク５０２が第２の時間エッチングされた後のハードマスク５０２及びソフトマスク５０４を備える、例示的な超伝導集積回路５００ｃの一部分の平面図である。ハードマスク５０２及びソフトマスク５０４によってそれぞれ画定されたスタッドビア及び配線は、自己整合させることができる。
図５Ｄは、上部配線層５０８による、スタッドビア５０６のエンクロージャ（例えば、図５Ａ～５Ｃのエッチングされたハードマスク５０２によって画定される）を示す、例示的な超伝導集積回路５００ｄの一部分の平面図である。スタッドビア５０６は、上部配線層５０８と下部配線層５１０との間に、超伝導電気的結合を提供することができる。図５Ｄに示す構成の利点は、上部配線層５０８のエッチングが、製造プロセスにおける後の段階で平坦化問題を生じ得るスタッドビア５０６に影響を及ぼす可能性が低いことである。いくつかの実施形態では、エンクロージャは１００ｎｍである。
図５Ｅは、相互に交差する２本の配線５１４と５１６との間に電気的結合を提供するスタッドビア５１２を示す、例示的な超伝導集積回路５００ｅの一部分の平面図である。図５Ｅに示されるクロスカップリングは、上部配線５１４の配線層の下にエッチングストップ層を追加することによって形成することができる。エッチングストップ層は、例えば、アルミニウムの薄層であってもよい。エッチングストップ層は、上部配線層のエッチング後にエッチング除去することができる。
超伝導用途の（誘電体エッチングストップ層を有する）スタッドビア形成
図６は、本発明のシステム及び方法による、スタッドビアを含む超伝導集積回路の一部分を製造するための方法６００を示すフローチャートである。方法６００は、行為６０２～６２２を含むが、当業者であれば、代替的な実施形態では、特定の行為が省略されてもよく、及び／又は追加の行為が追加されてもよいことを理解するであろう。当業者であれば、図示された行為の順序が例示の目的のみで示され、代替の実施形態で変化し得ることを理解するであろう。
方法６００は、例えば、製造プロセスの開始に応答して、６０２で開始する。６０４では、基板の上に重なるように第１の超伝導金属層を堆積させる。第１の超伝導金属層は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の超伝導金属層は、ニオブを含む。第１の超伝導金属層は、配線層であってもよい。配線層は、１つ以上の超伝導トレースを形成するようにパターニングすることができる。６０６では、第１の超伝導金属層をマスキング及びエッチングして配線層を形成する。
６０８では、第１の誘電体層が、第１の超伝導金属層の少なくとも一部分の上に重なるように堆積され、第１の超伝導金属層の上面に研磨して戻される。いくつかの実施態様では、第１の誘電体は二酸化ケイ素を含む。
６１０では、第２の誘電体層が、第１の超伝導金属層の少なくとも一部分の上に重なるように堆積され、次いでマスキング及びエッチングされる。いくつかの実施態様では、第２の誘電体層は、二酸化ケイ素の薄層である。
６１２では、第２の超伝導金属層は、配線層の少なくとも一部分の上に重なるように堆積される。第２の超伝導金属層は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。第２の超伝導金属層は、スタッドビア層である。
６１４では、第２の超伝導金属をマスキング及びエッチングして、１つ以上のスタッドビアを形成する。６１６では、第３の誘電体層が堆積され、スタッドビアのうちの少なくとも１つの上面に研磨して戻される。いくつかの実施態様では、研磨は、ＣＭＰを含む。スタッドビア層が追加されることが所望されないため、６１８でスタッドビアの製造が完了した場合、方法６００の制御は６２０に進み、方法６００は終了する。
６１８で別のスタッドビア層を加えることが望ましい場合、方法６００の制御は６２２に進み、第４の誘電体層が堆積され、マスキング及びエッチングされる。行為６０４～６１８を繰り返して、別のスタッドビア層を加える。一実施態様では、方法６００は、行為６２２を含まず、行為６１８は、行為６０４に直接進む。
６１８の後、一部の酸化物は、スタッドビアの上面上に留まり得る。任意選択的に、ビアの上面上に残っている酸化物の量を少なくとも低減するために、行為を含んでもよい。１つのアプローチは、別のマスクを使用し、６１８の後に残っている酸化物の少なくとも一部を除去するために、スタッドビアの上面の穏やかなエッチングを行うことである。別のアプローチは、逆マスクプロセスを使用し、ｉ）第３の誘電体層を、スタッドビア層と少なくともほぼ同じ厚さに堆積させること、ｉｉ）マスキングし、次いで、スタッドビアの上に重なる第３の誘電体層の少なくとも一部分から誘電体をエッチングすることと、ｉｉｉ）穏やかなＣＭＰ（バッファ）を実行して、エッチング後に、スタッドビアの上に重なる誘電体の少なくとも一部を除去することにより、６１８を置き換えることである。
図７Ａ～７Ｇは、本発明のシステム及び方法による、その製造の様々な段階における、スタッドビアを含む例示的な超伝導集積回路の一部分の断面図である。
図７Ａは、図６の方法６００によって説明される製造プロセスの第１の段階における、超伝導集積回路７００ａの一部分の断面図である。回路７００ａは、基板７０２と、基板７０２の少なくとも一部分の上に重なるように堆積及びパターニングされた第１の配線層７０４とを備える。第１の配線層７０４は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の配線層７０４は、ニオブを含む。他の実施態様では、第１の配線層７０４は、アルミニウムを含む。配線層は、１つ以上の超伝導トレースを含む。
図７Ｂは、製造プロセスの後続の段階における、超伝導集積回路７００ｂの一部分の断面図である。超伝導集積回路７００ｂは、基板７０２及び第１の配線層７０４の少なくとも一部分の上に重なるように第１の誘電体層７０６を堆積させ、かつ第１の誘電体層７０６を研磨して第１の配線層７０４の少なくとも一部分の上面に戻すことによって、図７Ａの回路７００ａから形成することができる。いくつかの実施態様では、第１の誘電体層７０６は、二酸化ケイ素を含む。いくつかの実施態様では、第１の誘電体層７０６を研磨することは、ＣＭＰを含む。
図７Ｃは、製造プロセスの後続の段階における、超伝導回路７００ｃの一部分の断面図である。超伝導集積回路７００ｃは、第１の誘電体層７０６の少なくとも一部分の上に重なるように第２の誘電体層７０８を堆積させ、次いでマスキング及びエッチングすることによって、図７Ｂの回路７００ｂから形成することができる。いくつかの実施態様では、第２の誘電体層７０８は、二酸化ケイ素の薄層である。
図７Ｄは、製造プロセスの後続の段階における、超伝導回路７００ｄの一部分の断面図である。超伝導集積回路７００ｄは、第１の配線層７０４及び第２の誘電体層７０８の少なくとも一部分の上に重なるように第２の超伝導金属層７１０を堆積させることによって、図７Ｃの回路７００ｃから形成することができる。第２の超伝導金属層７１０は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層７１０は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。一実施態様では、第２の超伝導金属層７１０は、第２の超伝導金属層７１０の少なくとも一部分の上に重なる薄いニオブ層を有するアルミニウムを含む。薄いニオブ層は、研磨停止層又は保護層として機能することができる。第２の超伝導金属層は、スタッドビア層とすることができる。
図７Ｅは、製造プロセスの後続の段階における、超伝導回路７００ｅの一部分の断面図である。超伝導集積回路７００ｅは、図７Ｄの第２の超伝導金属層７１０をマスキング及びエッチングして、例えば図７Ｅの７１０ａ及び７１０ｂのような１つ以上の超伝導スタッドビアを形成することによって、図７Ｄの回路７００ｄから形成することができる。
図７Ｆは、製造プロセスの後続の段階における、超伝導回路７００ｆの一部分の断面図である。超伝導集積回路７００ｆは、第３の誘電体層７１２を堆積させ、第３の誘電体層７１２を研磨してスタッドビア７１０ａ及び７１０ｂの少なくとも一部分の上面に戻すことによって、図７Ｅの回路７００ｅから形成することができる。いくつかの実施態様では、第３の誘電体層７１２は、二酸化ケイ素を含む。いくつかの実施態様では、第３の誘電体層７１２を研磨することは、ＣＭＰを含む。
図７Ｇは、製造プロセスの後続の段階における、超伝導回路７００ｇの一部分の断面図である。超伝導集積回路７００ｇは、
ａ）第３の誘電体層７１２及びスタッドビア７１０ａ及び７１０ｂの少なくとも一部分の上に重なる第４の誘電体層７１４と、
ｂ）第４の誘電体層７１４の少なくとも一部分の上に重なる第２の配線層７１６と、
ｃ）第４の誘電体層７１４の少なくとも一部分の上に重なり、第５の誘電体層７１８を研磨して第２の配線層７１６の上面に戻す、第５の誘電体層７１８と、
ｄ）第２の配線層７１６の少なくとも一部分の上に重なる第６の誘電体層７２０と、
ｅ）第２のスタッドビア層７２２と、
ｆ）第６の誘電体層７２０の少なくとも一部分の上に重なり、第７の誘電体層７１８を研磨して第２のスタッドビア層７２２の上面に戻す、第７の誘電体層７２４と、を加えることによって、図７Ｆの回路７００ｆから形成することができる。
いくつかの実施態様では、第２の配線層７１６は、ニオブを含む。いくつかの実施態様では、第２のスタッドビア層７２２は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。いくつかの実施態様では、第５の誘電体層７１８及び第７の誘電体層７２４は、二酸化ケイ素を含む。いくつかの実施態様では、第６の誘電体層７２０は、二酸化ケイ素の薄層である。いくつかの実施態様では、第６の誘電体層７２０の厚さは、５０ｎｍ～２００ｎｍの範囲である。
図７Ａ～７Ｇを参照して上述した動作又は行為は、任意の特定の集積回路設計において必要に応じて多くの層を提供するために、追加の誘電体層及び配線層（必要に応じて追加のスタッドビア接続を有する）を繰り返してもよい。
いくつかの実施態様では、図７Ｇに示す誘電体層の一部を省略することができる。例えば、いくつかの実施態様では、スタッドビアを含む超伝導集積回路を製造するためのプロセスは、第２の誘電体層７０８、第４の誘電体層７１４、及び第６の誘電体層７２０のうちの少なくとも１つを省略することができる。例えば、図７Ｈは、製造プロセスの後続の段階における、超伝導回路７００ｈの一部分の断面図であり、
ａ）第１の配線層７０４は、基板７０２の上に重なるように堆積され、次いでマスキング及びエッチングされ、
ｂ）第１の誘電体層７０６は、基板及び第１の配線層７０４の少なくとも一部分の上に重なるように堆積され、次いで第１の配線層７０４の上面まで研磨して戻され、
ｃ）スタッドビア層７１０は、第１の配線層７０４の少なくとも一部分の上に重なるように堆積され、次いでマスキング及びエッチングされ、
ｄ）第３の誘電体層７１２は、第１の誘電体層７０６の少なくとも一部分の上に重なるように堆積され、スタッドビア層７１０の上面まで研磨して戻され、
ｅ）第２の配線層７１６は、第２のスタッドビア層７１０の少なくとも一部分の上に重なるように堆積され、次いでマスキング及びエッチングされ、
ｆ）第５の誘電体層７１８は、第３の誘電体層７１２の少なくとも一部分の上に重なるように堆積され、第２の配線層７１６の上面まで研磨して戻され、
ｇ） 第２のスタッドビア層７２２は、第２の配線層７１６の少なくとも一部分の上に重なるように堆積され、次いでマスキング及びエッチングされ、
ｈ） 第７の誘電体層７２４は、第５の誘電体層７１８の上に重なるように堆積され、第２のスタッドビア層７２２の上面まで研磨して戻される。
図７Ｈは、第２の誘電体層７０８、第４の誘電体層７１４、及び第６の誘電体層７２０が、図７Ｇの超伝導集積回路７００ｇから省略されている、一例示的な実施態様を示す。他の実施態様では、第２の誘電体層７０８、第４の誘電体層７１４、及び第６の誘電体層７２０のうちの１つ又は２つを省略することができる。前述のように、任意の特定の集積回路設計において必要に応じて多くの層を提供するために、追加の誘電体層及び配線層（必要に応じて追加のスタッドビア接続を有する）が存在し得る。
超伝導集積回路製造のいくつかの事例では、金属層の少なくとも一部分を上に重なる誘電体が研磨して戻されるときの引っ掻き傷から保護するために、金属層の少なくとも一部分の上に重なるように薄い研磨停止層を堆積させることが有利な場合がある。研磨停止層を有するスタッドビア形成を含む超伝導集積回路を製造するためのプロセスが、図１７Ａ～１７Ｇに示されている。
層間ずれを測定するための電気バーニヤ
１つ以上の超伝導配線層及び１つ以上の超伝導スタッドビアを含む超伝導集積回路を含むウェハをスクリーニングしながら、位置ずれした層を特定することが有益であり得る。以下に説明するシステム及び方法は、例えば１０ｎｍの精度で、超伝導集積回路上の層間ずれを測定することができる。層間ずれの光学的測定は、欠点を有する場合がある。以下に記載されるシステム及び方法は、層の位置ずれを決定するための電気的測定を使用する。
電気バーニヤは、４線測定でのウェハプローブ中の抵抗を測定することによって、層の位置ずれを検出することができる。４線測定は、図８Ｃに示され、以下でより詳細に説明される。
図８Ａは、本発明のシステム及び方法による、電気バーニヤ８００を含む例示的な超伝導集積回路の一部分の断面図である。バーニヤ８００は、第１の配線層（例えば、ＷＩＲＡ）内の第１のマーク８０２、第２の配線層（例えば、ＷＩＲＢ）内の第２のマーク８０４、及びスタッドビア８０６を備える。マーク８０４は、抵抗オーバーラップ領域８０８においてスタッドビア８０６とオーバーラップする。マーク８０２及び８０４並びにスタッドビア８０６の寸法を適切に選択することにより、抵抗オーバーラップ領域８０８が、第１の配線層から第２の配線層への抵抗測定を、スタッドビアを通じて支配させることができる。具体的には、マーク８０２及び８０４並びにスタッドビア８０６は、抵抗オーバーラップ領域８０８よりもはるかに低い抵抗を有するのに十分な大きさであるように選択することができる。
図８Ｂは、電気バーニヤ８００を含む、図８Ａの例示的な超伝導集積回路の一部分の平面図である。第１のマーク８０２は、幅Ｗ１、長さ（Ｌ１＋Ｌ３）、及び厚さｔｗｉｒｅ（図８Ｂには図示せず）を有する。第２のマーク８０４は、幅Ｗ２、長さ（Ｌ２＋ｄ）、及び厚さｔｗｉｒｅを有する。スタッドビア８０６は、幅Ｗ３及び長さＬ３を有する。マーク８０４は、距離εによってマーク８０２から横方向にオフセットされる。
図８Ｂに示される例には示されていないが、第１のマーク８０２は、第１のマーク８０２の長さに平行な、及び／又は第１のマーク８０２の長さに垂直な、スタッドビア８０６に対してオフセットされてもよい。
図８Ｃは、図８Ａの電気バーニヤ８００を含む例示的な超伝導集積回路の一部分を示す概略図であり、リード線は４線測定に取り付けられている。回路は４つのリード線８１０ａ、８１０ｂ、８１０ｃ、及び８１０ｄを含む。２つのリード線８１０ａ及び８１０ｂは、マーク８０２に電気的に接続され、かつ２つのリード線８１０ｃ及び８１０ｄは、マーク８０４に電気的に接続されている。図８Ｃは、電気バーニヤ８００を使用して層間ずれ測定を行うことができる構成を示す。
配線の抵抗はＲ＝ρＬ／Ａ＝ρＬ／ｔ×Ｗであり、ρは抵抗率であり、Ｌは配線の長さであり、Ａは配線の面積であり、ｔは配線の厚さであり、Ｗは配線の幅である。バーニヤマークの総抵抗は、上部及び下部配線からの寄与の合計であり、スタッドビアと上部及び下部配線との間のオーバーラップである。配線及びスタッドビアの寸法の好適な選択により、スタッドビアと上部配線との間のオーバーラップの抵抗が、総抵抗の測定値を支配することができる。好適な値は、例えば、可能な形状を通って掃引することによって見出すことができ、それぞれの場合、典型的な位置ずれの間の抵抗の変化を決定することによって見出すことができる。値は、例えば、チップ上の小さいフットプリントを維持しながら、所与の位置ずれに対する抵抗の所望の変化を実現することに基づいて選択することができる。
一例示的選択では、抵抗の変化は、０ｎｍ～２０ｎｍのオフセット間で決定される。１つの測定シナリオでは、層間ずれを測定するのに０．５％～５％の抵抗の変化が好適である。
配線及びスタッドビアの寸法の例示的な選択は、以下のとおりである。
ＬＡ＝ＬＶ＝ｄ＝２５０ｎｍ
ＬＢ＝５００ｎｍ
ＷＡ＝ＷＶ＝２，０００ｎｍ
ＷＢ＝２５０ｎｍ
ｔｗｉｒｅ＝３００ｎｍ
ｔｖｉａ＝２００ｎｍ
ニオブ配線及びニオブのスタッドビアについては、εのオフセットに対する抵抗の計算は、以下のとおりである。
Figure 0007223711000001
０ｎｍからε０ｎｍへのオフセットの変化に対する抵抗の微小変化は、以下のとおりである。
Figure 0007223711000002
ρＮｂ＝１５２ｎΩｍについては、ε０＝２０ｎｍであるとき、百分率として表される微小変化は３．２％であり、ε０＝５ｎｍであるとき、０．８％である。
図９は、本発明のシステム及び方法による、図８Ａ～８Ｃの例示的な超伝導集積回路におけるスタッドビアの縁部からの最上部配線層の縁部の横方向オフセットε（ｎｍ単位）の関数としての抵抗の変動（オーム単位）を示す例示的なプロットである。図９のグラフ上の各点は、異なるバーニヤマークに対する抵抗の測定値である。図９に示される例では、それぞれが対応するオフセットを有し、オフセットが５ｎｍのステップサイズで－９０ｎｍ～＋９０ｎｍの範囲である、３７個のバーニヤマークの測定値が存在する。位置ずれは、図９の曲線の膝の水平軸に沿った位置から推測することができる。図９に示される例は、３２ｎｍの層間ずれのためのものである。曲線の膝は、水平軸上において３２ｎｍで生じる。
いくつかの実施態様では、スタッドビア層のオーバーエッチングは、配線層をその上方にエッチングする際に生じ得る。いくつかの実施態様では、オーバーエッチングは、１２０ｎｍ～２００ｎｍの範囲である。層間ずれは、図８Ａのバーニヤ８００などの電気バーニヤを使用して、オーバーエッチングの存在下で測定することができる。
いくつかの実施態様では、上部配線層（例えば、ＷＩＲＢをエッチングする際のＳＴＶＢのオーバーエッチング）をエッチングするときに、スタッドビア層のオーバーエッチングが存在し得る。一部の状況では、スタッドビア層の完全なオーバーエッチングが存在する場合があり、この場合、スタッドビアは、もはや上部配線層の境界を越えて延在しなくなる。完全なオーバーエッチングの利点は、層間の測定された位置ずれが、上層と下層との間の位置ずれの直接測定であることである。
完全なオーバーエッチングでは、０ｎｍからε０ｎｍへのオフセットの変化に対する抵抗の微小変化は、以下のとおりである。
Figure 0007223711000003
ρＮｂ＝１５２ｎΩｍ、及びＷＢ＝５００ｎｍについては、ε０＝２０ｎｍであるとき、百分率として表される微小変化は１．６％であり、ε０＝５ｎｍであるとき、０．４％である。
バーニヤマークの寸法の選択は、以下のように、オーバーエッチングなしと完全なオーバーエッチングとの間のオーバーエッチングに一般化することができる。
Ｅのオーバーエッチングでは、０ｎｍからε０ｎｍへのオフセットの変化に対する抵抗の微小変化は、以下のとおりである。
Figure 0007223711000004
ρＮｂ＝１５２ｎΩｍ、ＬＢ＝２５０ｎｍ、ＬＶ＝５００ｎｍ、ＷＡ＝１，０００ｎｍ、ＷＢ＝５００ｎｍ、Ｅ＝１２０ｎｍについては、ε０＝２０ｎｍであるとき、百分率として表される微小変化は２％であり、ε０＝５ｎｍであるときは、約０．５％である。オーバーエッチングが増加するにつれて、オーバーラップ領域はより支配的になり、オーバーエッチングは、少なくともほぼ直線的に総抵抗を増加させる。
１００ｎｍ層間ずれを測定するための電気バーニヤの一実施態様では、スタッドビア層（ＳＴＶＢ）は、配線に沿った寸法及び配線横断寸法において（例えば、いずれの場合も「平面内」の位置ずれとして表示される）、製造に下部配線層（ＷＩＲＡ）と比較して最大１００ｎｍ位置ずれする場合がある。上部配線層（ＷＩＲＢ）は、配線に沿った寸法及び配線横断寸法において（例えば、いずれの場合も「平面内」の位置ずれとして表示される）、製造時にＷＩＲＡと比較して最大１００ｎｍ位置ずれする場合がある。同じ実施態様では、ＳＴＶＢは、ＷＩＲＡとＷＩＲＢとのオーバーラップよりも、配線に沿った方向に少なくとも１００ｎｍ大きく、かつＳＴＶＢは、ＷＩＲＡとＷＩＲＢとのオーバーラップよりも、配線横断方向に少なくとも２２５ｎｍ大きい。ＳＴＶＢの縁部間の距離は、少なくとも１，０００ｎｍである。いくつかの実施態様では、ＷＩＲＡとＷＩＲＢとのオーバーラップは、２５０ｎｍ×２５０ｎｍである。
図１５Ａ及び１５Ｂは、スタッドビア層のオーバーエッチングを含む例示的な超伝導集積回路１５００の図である。図１５Ａ及び１５Ｂは、上部及び下部配線を含む回路１５００の寸法、並びにスタッドビアをラベル化する。図１５Ａは平面図であり、図１５Ｂは断面図である。
１つの実施態様のための例示的な寸法を、以下の表１に列挙する。
Figure 0007223711000005
上記の実施態様及び寸法は、実施例である。他の寸法及びオーバーラップを使用することができる。当業者であれば、他の寸法及び組み合わせを使用して、電気バーニヤを使用して層間ずれを測定することができることを理解するであろう。
いくつかの実施態様では、いくつかの電気バーニヤは、ＳＴＶＢに関してＷＩＲＡのオフセットを使用して構築され、他の電気バーニヤは、ＳＴＶＢに関してＷＩＲＢのオフセットを使用して構築される。これらのバーニヤを使用して、ＷＩＲＡとＳＴＶＢとの間並びにＷＩＲＢとＳＴＶＢとの間の層間ずれの組み合わせ効果を分離するために使用することができる。
層間ずれを測定するための電気バーニヤ（チェーン及びホイートストンブリッジ）
層間ずれを測定するための１つのアプローチは、電気バーニヤのチェーンを使用することである。このアプローチは、低抵抗を測定する課題のいくつかを克服することができる。１つの課題は、配線内を流れる電流によって引き起こされ得る発熱である。例えば、１ｍＡ超～２５０ｎｍの配線の電流は、抵抗測定を歪めるために十分な発熱を引き起こす場合がある。
この課題に対処するための１つのアプローチは、配線を通って流れる電流を低減することである。しかしながら、いくつかの測定器具は、電流を下げるために調整を行うことを可能にはしない。また、電流を低下させることは、測定値の精度に影響を及ぼし得る。
電流の流れによって引き起こされる発熱を緩和するためのより良好なアプローチ、及び多くの測定器具に適用することができるものは、例えば、電気バーニヤのチェーンを構築することによって、電気バーニヤの抵抗を増加させることである。いくつかの実施態様では、最大で、例えば１，０００個の電気バーニヤのチェーンを使用して、層間ずれを測定することができる。電気バーニヤの寸法は、所望の測定感度を提供するように選択することができる。
図１０Ａは、本発明のシステム及び方法による、電気バーニヤ１０００ａを含む例示的な超伝導集積回路の一部分の平面図である。バーニヤ１０００ａは、第１のマーク１００２と、第２のマーク１００４と、スタッドビア１００６と、を備える。
図１０Ｂは、本発明のシステム及び方法による、電気バーニヤ１０００ｂのチェーンの例示的な実施態様を含む、例示的な超伝導集積回路の一部分の平面図である。チェーン１０００ｂは、４つの電気的に接続された電気バーニヤ１００８、１０１０、１０１２及び１０１４を備える。
図１０Ｃは、本発明のシステム及び方法による、電気バーニヤ１０００ｃのチェーンの別の例示的な実施態様を含む、例示的な超伝導集積回路の一部分の平面図である。チェーン１０００ｃは、４つの電気的に接続された電気バーニヤ１０１６、１０１８、１０２０及び１０２２を備える。チェーン１０００ｃは、縦方向のチェーン１０００ｂの鏡像である。チェーン１０００ｂ及び１０００ｃは、電気バーニヤの異なる構成を有する例示的な実施態様である。チェーン１０００ｂ及び１０００ｃはそれぞれ４つのバーニヤを備えるが、他の実施態様は、好適な数のバーニヤを含むことができる。前述したように、いくつかの実施態様では、チェーンは、例えば、１，０００個のバーニヤを含むことができる。
バーニヤのチェーンの総抵抗は、チェーン長を調節することによって選択することができる。抵抗は、ウェハプロービングシステムに好適な範囲であるように選択することができる。例示的な一実施態様では、２，５００オームの抵抗を選択することができる。抵抗を０．２％以内まで測定することができるプローブを用いて、２ｎｍ程度の小さい層間ずれを検出することができる。別の例示的な実施態様では、抵抗は、３，２００個のバーニヤのチェーンについて測定され、総抵抗は約６，０００オームである。
抵抗の小さい変化による信号を増加させる別のアプローチは、ホイートストンブリッジなどのブリッジ回路を使用することである。ホイートストンブリッジは、４つの類似値の抵抗器の４線測定である。図１１は、４つの抵抗器の配置を示すホイートストンブリッジ１１００の例示的な実施態様の概略図である。図１１に示される実施例では、ブリッジの２つのアームは、対応するＲ１の抵抗をそれぞれ提供する、図１０Ｂに示される配向のチェーンからなる。ブリッジの反対側の２つのアームは、対応するＲ２の抵抗をそれぞれ提供する、図１０Ｃに示される垂直方向に鏡写された同じチェーンからなる。
上部金属層が下部金属層と位置合わせされると、Ｒ１及びＲ２は等しく、ブリッジ全体にわたってゼロ電圧が測定される。第１の例では、上部金属層が下部金属層に対して位置ずれしている場合、Ｒ１上のオーバーラップ領域は同じであり、抵抗は変化しない。鏡像配置Ｒ２では、上部層と下部層との位置ずれの結果、オーバーラップ領域は小さくなる。その結果、抵抗Ｒ２は、層が位置合わせされたときよりも高く、ブリッジ全体にゼロ以外の電圧をもたらす。第２の例では、反対方向の位置ずれにより、Ｒ１が抵抗を増加させ、Ｒ２が同じ抵抗を維持する。ブリッジ全体にわたる得られたゼロ電圧は、第１の例とは反対の符号を有してもよい。
図１２は、本発明のシステム及び方法による、位置ずれ（ｎｍ単位）の関数としての測定電圧（ｍＶ単位）の変動を示す例示的なプロットである。測定された電圧を使用して、層間ずれを決定することができる。ブリッジの値は、層間ずれに対する好適な感度を提供するように選択することができる。
図１２の例示的なプロットでは、測定された電圧は、層間ずれがない場合にはゼロである。図示の実施例では、示される電圧範囲において、層間ずれと測定電圧との間にはほぼ線形の関係が存在する。正のずれは、負の測定電圧を引き起こすことができる。例えば、－２０ｍＶの測定電圧は、約１００ｎｍの層間ずれから生じ得る。１Ｖの印加信号と、数マイクロボルトの測定デバイス上の解像度とを有する場合、図１１のブリッジ１１００は、サブｎｍの層間ずれを測定することができる。
３層（又はより多層の）超伝導集積回路のための、取り囲まれた整合オンチップ伝送線路
オンチップ伝送線路は、理想的には、完全に取り囲まれるように設計され（結合点を除く）、５０オーム整合するように設計されている。インピーダンス整合は、最小限の、又は少なくとも低減された信号歪みが生じることを確実にする。伝送線路を取り囲むことにより、ボックスモード又はオンチップ構造への結合が最小限に抑えられるか、又は少なくとも低減される。加えて、伝送線路を取り囲むシールドは、線路上を伝播する高周波ノイズからオンチップデバイス（例えば、量子ビット）を少なくとも部分的に絶縁することができる。
３層（又はより多層の）超伝導集積回路内に５０オームの伝送線路を実装することは困難な場合がある。例えば、製造スタックにおいて、中心線と接地との間に望ましくない大きな容量が存在する場合があり、特に誘電体厚さが小さく、配線幅が大きすぎる場合がある。より高い容量は、より低い特性インピーダンスをもたらすことができる。
図１３Ａ及び１３Ｂを参照して以下に説明するシステム及び方法は、大きな力学インダクタンスを有する中心導体を有する伝送線路を含む。例えば、伝送線路の中心導体は、窒化チタン（ＴｉＮ）を含むことができる。中心線のより高いインダクタンスは、中心線と接地との間のより高い容量を補償することができる。このアプローチを使用して、製造スタック内に３つ程度の金属層で、完全に取り囲まれた５０オームの伝送線路を形成することができる。図１３Ａ及び１３Ｂは、アプローチの２つの例示的な実施形態を示す。
図１３Ａは、本発明のシステム及び方法による、オンチップ伝送線路を含む例示的な超伝導集積回路１３００ａの一部分の断面図である。回路１３００ａは、基板１３０２と、基板１３０２の少なくとも一部分の上に重なるように堆積された第１の超伝導金属層１３０４と、を備える。いくつかの実施態様では、基板１３０２はケイ素を含む。第１の超伝導金属層１３０４は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の超伝導金属層１３０４は、ニオブを含む。いくつかの実施態様では、第１の超伝導金属層１３０４は、３００ｎｍの厚さを有する。いくつかの実施態様では、第１の超伝導金属層１３０４は、配線層である。第１の超伝導金属層１３０４は、パターニングされて、１つ以上の超伝導トレースの第１の組を形成することができる。
回路１３００ａは、第１の超伝導金属層１３０４の少なくとも一部分の上に重なる第１の誘電体層１３０６と、第１の誘電体層１３０６の少なくとも一部分の上に重なる高力学インダクタンス層１３０８と、を更に含む。いくつかの実施態様において、回路１３００ａは、高力学インダクタンス層１３０８及び第１の誘電体層１３０６の少なくとも一部分の上に重なる保護層１３１０を更に備える。保護層１３１０は、高力学インダクタンス層１３０８への酸素拡散を少なくとも低減するための拡散バリアであってもよく、拡散は、例えば、フォトレジストを剥離するために酸素プラズマを使用することによって生じる。他の実施態様では、保護層１３１０は、製造スタックから省略される。
図１及び図２Ａ～図２Ｊの説明で上述したように、力学インダクタンスは、交流電界における移動電荷キャリアの等価直列インダクタンスを指し、通常、超伝導体などの高キャリア移動度導体において観察される。高力学インダクタンス層１３０８は、その高いキャリア移動度のために選択された超伝導性材料を含むことができる。高力学インダクタンス層１３０８は、回路１３００ａの動作に好適な等価直列インダクタンスを提供するように選択することができる。超伝導配線の力学インダクタンスは、その長さに比例し、その断面積に反比例し、クーパー対の密度に反比例する。
ロンドン侵入深さは、超伝導体の固有の特性であり、磁界が超伝導体に侵入する距離を特徴付ける。通常、より大きなロンドン侵入深さを有する超伝導体は、同じ物理的寸法においてより大きな力学インダクタンスを有する。いくつかの実施態様では、高力学インダクタンス層１３０８は、第１の超伝導金属層１３０４を形成する超伝導金属の侵入深さの少なくとも３倍の侵入深さを有する材料を含む。
侵入深さは、クーパー対の密度に関連する。同じ電流において、より低い密度のクーパー対を有する超伝導体におけるクーパー対は、より速く移動し、したがって、より大きな運動エネルギーを有する、すなわち、より高い密度のクーパー対を有する超伝導体の場合よりも、磁界（磁気インダクタンス）よりも運動エネルギー（力学インダクタンス）に大きなエネルギーの割合が貯蔵される。
力学インダクタが高力学インダクタンス層１３０８から形成される回路１３００ａの一実施態様では、力学インダクタは、長さ１，０００ｎｍ、幅１，０００ｎｍ、及び厚さ５０ｎｍを有する。力学インダクタンスは、約５ｐＨである。同様に寸法決定された下部力学インダクタンス配線のインダクタンスは、約０．５ｐＨである。
高力学インダクタンス層１３０８は、パターニングされて、第１の組の１つ以上の高力学インダクタンス構造又はトレースを形成することができる。いくつかの実施態様では、第１の誘電体層１３０６は、二酸化ケイ素を含む。いくつかの実施態様では、第１の誘電体層１３０６は、２００ｎｍの厚さを有する。高力学インダクタンス層１３０８は、ある温度範囲内で超伝導性である。いくつかの実施態様では、高力学インダクタンス層１３０８は、窒化チタン（ＴｉＮ）を含む。他の実施態様では、高力学インダクタンス層１３０８は、窒化ニオブ（ＮｂＮ）を含む。更に他の実施態様では、高力学インダクタンス層１３０８は、ＴｉＮ、ＮｂＮ、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、及びタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つを含む。
いくつかの実施態様では、高力学インダクタンス層１３０８は、５０ｎｍの厚さを有する。いくつかの実施態様では、保護層１３１０は、窒化ケイ素（ＳｉＮ）を含む。いくつかの実施態様では、保護層１３１０は、５０ｎｍの厚さを有する。
回路１３００ａは、高力学インダクタンス層１３０８（及び任意選択の保護層１３１０）の少なくとも一部分の上に重なるように堆積された第２の超伝導金属層１３１２を更に備える。第２の超伝導金属層１３１２は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層１３１２は、ニオブを含む。いくつかの実施態様では、第２の超伝導金属層１３１２は、３００ｎｍの厚さを有する。いくつかの実施態様では、第２の超伝導金属層１３１２は、配線層である。第２の超伝導金属層１３１２は、パターニングされて、１つ以上の超伝導トレースの第２の組を形成することができる。
回路１３００ａは、第２の超伝導金属層１３１２の上に重なる第２の誘電体層１３１４を更に備える。いくつかの実施態様では、第２の誘電体層１３１４は、二酸化ケイ素を含む。いくつかの実施態様では、第２の誘電体層１３１４は、２００ｎｍの厚さを有する。
回路１３００ａは、第２の誘電体層１３１４の少なくとも一部分の上に重なるように堆積された第３の超伝導金属層１３１６を更に含む。第３の超伝導金属層１３１６は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第３の超伝導金属層１３１６は、ニオブを含む。いくつかの実施態様では、第３の超伝導金属層１３１６は、３００ｎｍの厚さを有する。いくつかの実施態様では、第３の超伝導金属層１３１６は、配線層である。第３の超伝導金属層１３１６は、パターニングされて、１つ以上の超伝導トレースの第３の組を形成することができる。
回路１３００ａ内の各層の材料及び形状は、所望の５０オームインピーダンスを実現するために、中心線幅と組み合わせて選択することができる。
図１３Ｂは、本発明のシステム及び方法による、オンチップ伝送線路を含む別の例示的な超伝導集積回路１３００ｂの一部分の断面図である。回路１３００ｂは、基板１３０２と、基板１３０２の少なくとも一部分の上に重なるように堆積された第１の超伝導金属層１３０４と、を含む。いくつかの実施態様では、基板１３０２はケイ素を含む。第１の超伝導金属層１３０４は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の超伝導金属層１３０４は、ニオブを含む。いくつかの実施態様では、第１の超伝導金属層１３０４は、３００ｎｍの厚さを有する。いくつかの実施態様では、第１の超伝導金属層１３０４は、配線層である。第１の超伝導金属層１３０４は、パターニングされて、１つ以上の超伝導トレースの第１の組を形成することができる。
回路１３００ｂは、第１の超伝導金属層１３０４の少なくとも一部分の上に重なる第１の誘電体層１３０６と、第１の誘電体層１３０６の少なくとも一部分の上に重なる高力学インダクタンス層１３０８と、を更に備える。いくつかの実施態様において、回路１３００ｂは、高力学インダクタンス層１３０８及び第１の誘電体層１３０６の少なくとも一部分の上に重なる保護層１３１０を更に含む。他の実施態様では、保護層１３１０は、製造スタックから省略される。
いくつかの実施態様では、第１の誘電体層１３０６は、二酸化ケイ素を含む。いくつかの実施態様では、第１の誘電体層１３０６は、２００ｎｍの厚さを有する。高力学インダクタンス層１３０８は、ある温度範囲内で超伝導性である。いくつかの実施態様では、高力学インダクタンス層１３０８は、窒化チタン（ＴｉＮ）を含む。いくつかの実施態様では、高力学インダクタンス層１３０８は、５０ｎｍの厚さを有する。いくつかの実施態様では、保護層１３１０は、窒化ケイ素（ＳｉＮ）を含む。いくつかの実施態様では、保護層１３１０は、５０ｎｍの厚さを有する。
回路１３００ｂは、保護層１３１０の上に重なる第２の誘電体層１３１８を更に備える。いくつかの実施態様では、第２の誘電体層１３１８は、二酸化ケイ素を含む。いくつかの実施態様では、第２の誘電体層１３１８は、２００ｎｍの厚さを有する。
回路１３００ｂは、第２の誘電体層１３１８の少なくとも一部分の上に重なるように堆積された第２の超伝導金属層１３２０を更に備える。第２の超伝導金属層１３２０は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の超伝導金属層１３２０は、ニオブを含む。いくつかの実施態様では、第１の超伝導金属層１３２０は、３００ｎｍの厚さを有する。いくつかの実施態様では、第２の超伝導金属層１３２０は、配線層である。第２の超伝導金属層１３２０は、パターニングされて、１つ以上の超伝導トレースの第２の組を形成することができる。
回路１３００ｂ内の各層の材料及び形状は、所望の５０オームインピーダンスを実現するために、中心線幅と組み合わせて選択することができる。
図１３Ａ及び１３Ｂの最下部及び最上位の配線層によって、２つの接地面を形成することができる。２つの接地面は、ビアによって接続することができる。いくつかの実施態様では、２つの接地面は、超伝導スタッドビアによって接続することができる。いくつかの実施態様では、連続的なビア壁が、２つの接地面を接続するために使用される。いくつかの実施態様では、ビアは、中心線の幅の３倍ずつ、各側の中心線から分離することができる。この分離を提供する利点は、インピーダンスに対するスタッドビアの影響を排除することができ、又は少なくとも低減することができることである。
図１３Ｃは、本発明のシステム及び方法による、オンチップ伝送線路及び接続された接地面を含む例示的な超伝導集積回路１３００ｃの一部分の断面図である。
図１３Ｄは、本発明のシステム及び方法による、オンチップ伝送線路及び接続された接地面を含む別の例示的な超伝導集積回路１３００ｄの一部分の断面図である。
図１３Ｃを参照すると、第１の超伝導層１３０４及び第２の超伝導層１３１２はビア１３２２及び１３２４によって接続されている。図１３Ｄを参照すると、第１の超伝導層１３０４及び第２の超伝導層１３２０はビア１３２６及び１３２８によって接続されている。ビア１３２２及び１３２４は、保護層１３１０及び第１の誘電体層１３０６内のトレンチをエッチングし、超伝導金属を堆積させて、同時に第２の超伝導層１３１２及びビア１３２２及び１３２４を形成することによって形成することができる。同様に、ビア１３２６及び１３２８は、保護層１３１０、第１の誘電体層１３０６及び第２の誘電体層１３１８内のトレンチをエッチングし、超伝導金属を堆積させて、同時に第２の超伝導層１３２０及びビア１３２６及び１３２８を形成することによって形成することができる。
超伝導用途のための金属配線層の封止
パターニングされた金属配線層を別の導電性材料で封止することは、例えば、超伝導集積回路のノイズ性能を向上させるための様々な用途に望ましい場合がある。封止は、超伝導体の製造における課題を提示することができる。図１６及び図１４Ａ～図１４Ｃを参照して以下に記載されるシステム及び方法は、パターニングされた金属配線層を封止するための新規な技術である。
１つのアプローチは、ａ）第１のマスクを用いて超伝導金属配線層を形成及びパターニングすることと、ｂ）封止層を堆積させることと、ｃ）第２のマスクを用いて封止層をパターニングすることと、を含む。配線層を封止するために、封止層のパターニングは、第１のマスクに位置合わせされ得る。第１のマスクと第２のマスクとの間の位置合わせ誤差は、２つの特徴間の特徴及び／又は分離間隙がどのようにサイズ決定され得るかを制限することができる。このような超伝導金属配線層としては、例えばニオブを挙げることができる。
以下に説明するシステム及び方法は、パターニングされた超伝導金属配線層を第２のマスクを使用せずに封止するための自己整合アプローチを使用する。自己整合は、位置合わせ誤差を排除するか、又は少なくとも低減することができ、その結果、アライメント誤差から生じ得る制限を排除するか、又は少なくとも低減することができる。
図１６は、本発明のシステム及び方法による、配線層を含む超伝導集積回路の一部分を製造するための方法を示すフローチャート１６００である。方法１６００は、行為１６０２～１６２２を含むが、当業者であれば、代替的な実施形態では、特定の行為が省略されてもよく、及び／又は追加の行為が追加されてもよいことを理解するであろう。当業者であれば、図示された行為の順序が例示の目的のみで示され、代替の実施形態で変化し得ることを理解するであろう。
方法１６００は、例えば、製造プロセスの開始に応答して、１６０２で開始する。１６０４では、第１の封止層が、基板上に堆積される。いくつかの実施態様では、基板はケイ素である。いくつかの実施態様では、第１の封止層は、アルミニウムを含み、又はアルミニウムからなり、ある温度範囲内で超伝導性である。他の実施態様では、第１の封止層は、窒化チタン（ＴｉＮ）を含むか、又はそれからなり、ある温度範囲内で超伝導性である。１６０６では、第１の超伝導金属層は、第１の封止層の少なくとも一部分の上に重なるように堆積される。いくつかの実施態様では、第１の超伝導金属層は、ニオブを含む。１６０８では、第１の超伝導金属層の少なくとも一部分の上に重なるように第２の封止層が堆積される。いくつかの実施態様では、第２の封止層は、第１の封止層と同じ材料を含む。いくつかの実施態様では、第２の封止層は、アルミニウムを含む。他の実施態様では、第２の封止層は、ＴｉＮを含む。１６１０では、第２の封止層の少なくとも一部分の上に重なるように第１の誘電体層が、堆積される。いくつかの実施態様では、第１の誘電体層は、二酸化ケイ素を含む。
１６１２では、第１及び第２の封止層、第１の超伝導金属層、及び第１の誘電体層は、１つ以上のピラー又はスタックを形成するようにパターニングされてもよい。層をパターニングすることは、層をマスキング及びエッチングすることを含んでもよい。いくつかの実施態様では、２つ以上の層を同じ工程でマスキング及びエッチングすることができる。
１６１４では、第３の封止層が、第１の誘電体層の少なくとも一部分の上に重なるように堆積され、ピラーを封止する。第３の封止層は、各ピラーの上面上、各ピラーの側面上、及び各ピラーの基底部の基板上に堆積され得る。いくつかの実施態様では、第３の封止層は、第１又は第２の封止層と同じ材料を含む。いくつかの実施態様では、第３の封止層は、アルミニウムを含む。他の実施態様では、第３の封止層は、ＴｉＮを含む。
１６１６では、第２の誘電体層がエッチングされ、１６１８では、第３の封止層がエッチングされる。１６２０では、方法１６００は終了する。
図１４Ａ～図１４Ｃは、本発明のシステム及び方法による、製造の様々な段階における、配線層を含む例示的な超伝導集積回路の断面図である。
図１４Ａは、本発明のシステム及び方法による、製造の初期段階における、配線層を含む例示的な超伝導集積回路１４００ａの断面図である。回路１４００ａは、基板１４０２と、基板１４０２の少なくとも一部分の上に重なる第１の封止層１４０４と、第１の封止層１４０４の少なくとも一部分の上に重なる超伝導金属配線層１４０６とを備える。いくつかの実施態様では、基板１４０２はケイ素を含む。いくつかの実施態様では、基板１４０２は、誘電体層、例えば、二酸化ケイ素の層である。いくつかの実施態様では、第１の封止層は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第１の封止層１４０４はアルミニウムを含む。他の実施態様では、第１の封止層１４０４は、ＴｉＮを含む。超伝導金属配線層１４０６は、ある温度範囲内で超伝導性である。いくつかの実施態様では、超伝導金属配線層１４０６は、ニオブを含む。
回路１４００ａは、超伝導金属配線層１４０６の上に重なる第２の封止層１４０８と、第２の封止層１４０８の上に重なる第１の誘電体層１４１０と、を更に備える。いくつかの実施態様では、第２の封止層１４０８は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第２の封止層１４０８はアルミニウムを含む。他の実施態様では、第２の封止層１４０８は、ＴｉＮを含む。いくつかの実施態様では、第１の誘電体層１４１０は、二酸化ケイ素を含む。
層１４０４、１４０６、１４０８及び１４１０は、マスキング及びエッチングされて、図１４Ａの１４１２ａ及び１４１２ｂなどの１つ以上のスタック又はピラーを形成する。先の図を参照して上述したシステム及び方法を使用して、超伝導スタッドビアを形成することができる。
図１４Ｂは、本発明のシステム及び方法による、後続の製造段階における配線層を含む例示的な超伝導集積回路１４００ｂの断面図である。回路１４００ｂは、第３の封止層１４１４及び第２の誘電体層１４１６を備える。いくつかの実施態様では、第３の封止層１４１４は、ある温度範囲内で超伝導性である。いくつかの実施態様では、第３の封止層１４１４はアルミニウムを含む。他の実施態様では、第３の封止層１４１４は、ＴｉＮを含む。いくつかの実施態様では、第２の誘電体層１４１６は、二酸化ケイ素を含む。
図１４Ｃは、本発明のシステム及び方法による、後続の製造段階における配線層を含む例示的な超伝導集積回路１４００ｃの断面図である。回路１４００ｃは、ａ）第２の誘電体層１４１６のブランク異方性エッチング、及びｂ）配線の不必要な電気的結合を除去する第２の封止層１４１４のエッチング（例えば、図１４の場所１４１８における）によって、図１４Ｂの回路１４００ｂから形成することができる。
場合によっては、特に、フォトレジストをエッチングするために酸素プラズマを使用する場合、パターニングされた配線層（例えば、図１４Ａの超伝導金属配線層１４０６）の表面上に酸化物を存在させることができ、パターニングされた配線層を封止する前に酸化物の量を少なくとも低減することが望ましい場合がある。１つのアプローチは、ＣＦ４、ＮＦ３、又は別の好適なフッ素化学物質、又は他の好適な非フッ素化学物質を使用して、表面から酸化物を除去することである。酸化物の除去は、フォトレジストを剥離するために使用されるチャンバと同じチャンバ内で実行することができる。酸化物の除去は、パターニングされた配線層内の超伝導金属の一部のエッチングを引き起こすことができ、エッチングは、回路設計において（例えば、設計内の配線厚を増加させることによって）補償することができる。
後続の製造段階中に、超伝導ビア内の超伝導金属（例えば、ニオブ）中の酸素拡散を少なくとも低減することが、超伝導集積回路の製造において望ましい場合がある。１つのアプローチは、窒素及びアルゴンガスの組み合わせを使用して、誘電体堆積前に窒素プラズマを生成することである。窒素プラズマは金属配線層と反応して、保護スキンを形成し、これは、通常酸素プラズマを使用する誘電体堆積中に金属配線層が酸化されるのを防ぐことができる。例えば、窒素及びアルゴンを流して形成された窒素プラズマは、ニオブ配線層上に薄い保護窒化ニオブ層を成長させることができる。別のアプローチは、アンモニアなどの窒素含有ガスを使用して、窒化ニオブ層を形成するプラズマを生成することである。超伝導配線を封止するための上記のシステム及び方法は、ビアを形成する超伝導金属を封止するために使用することができる。ビアを形成する超伝導金属（例えば、ニオブ）の封止は、製造の後続の段階中の酸素拡散を少なくとも低減することができる。
超伝導用途の（超伝導金属研磨停止層を有する）スタッドビア形成
図７Ａ～図７Ｈに記載される方法などの、超伝導集積回路製造の場合には、配線層又はスタッドビア層に使用される材料は、軟質金属を含むことができ、軟質金属は、ＣＭＰなどの研磨プロセスの間に引っ掻き傷を受けやすい場合がある。このため、配線層又はスタッドビア層の上に比較的硬質の金属を含む薄い研磨停止層を堆積させて、配線層又はスタッドビア層を引っ掻き傷から保護することが有利となり得る。
図１７Ａ～図１７Ｇは、スタッドビア及び超伝導金属研磨停止層を含む例示的な超伝導集積回路の一部分の断面図である。
図１７Ａは、製造プロセスの第１の段階における、超伝導集積回路１７００ａの一部分の断面図である。回路１７００ａは、基板１７０２と、基板１７０２の少なくとも一部分の上に重なる第１の超伝導層１７０４と、第１の超伝導金属層１７０４の少なくとも一部分の上に重なる薄い第１の研磨停止層１７０６とを備える。第１の超伝導金属層は、配線層であってもよい。第１の超伝導金属層１７０４及び第１の研磨停止層１７０６は、ある温度範囲内で超伝導性であってもよい。第１の研磨停止層１７０６は、第１の超伝導金属層１７０４より薄くてもよい。一実施態様では、第１の超伝導金属層１７０４はアルミニウムを含み、第１の研磨停止層１７０６はニオブを含む。
図１７Ｂは、製造プロセスの後続の段階における、超伝導集積回路１７００ｂの一部分の断面図である。超伝導回路１７００ｂは、第１の超伝導金属層１７０４の少なくとも一部分及び第１の研磨停止層１７０６の少なくとも一部分をマスキング及びエッチングすることによって、図１７Ａの回路１７００ａから形成することができる。
図１７Ｃは、製造プロセスの後続の段階における、超伝導集積回路１７００ｃの一部分の断面図である。超伝導集積回路１７００ｃは、基板１７０２の少なくとも一部分及び第１の研磨停止層１７０８の少なくとも一部分の上に重なるように第１の誘電体層１７０８を堆積させ、次いで第１の誘電体層１７０８を研磨して第１の研磨停止層１７０６の少なくとも一部分の上面に戻すことによって、図１７Ｂの超伝導集積回路１７００ｂから形成することができる。一実施態様では、第１の誘電体層１７０８を研磨することは、ＣＭＰを含む。
図１７Ｄは、製造プロセスの後続の段階における、超伝導集積回路１７００ｄの一部分の断面図である。超伝導集積回路１７００ｄは、第１の誘電体層１７０８の少なくとも一部分及び第１の研磨停止層１７０６の少なくとも一部分の上に重なるように第２の超伝導金属層１７１０を堆積させ、次いで第２の超伝導金属層１７１０の少なくとも一部分の上に重なるように第２の研磨停止層１７１２を堆積させることによって、図１７Ｃの回路１７００ｃから形成することができる。第２の超伝導金属層１７１０及び第２の研磨停止層１７１２は、ある温度範囲内で超伝導性とすることができる。第２の超伝導金属層１７１０は、スタッドビア層とすることができる。第２の研磨停止層１７１２は、第２の超伝導金属層１７１０より薄くてもよい。一実施態様では、第２の超伝導金属層１７１０はアルミニウムを含み、第２の研磨停止層１７１２は、ニオブを含む。別の実施態様では、第２の超伝導金属層１７１０はニオブを含み、第２の研磨停止層１７１２はニオブを含む。
図１７Ｅは、製造プロセスの後続の段階における、超伝導集積回路１７００ｅの一部分の断面図である。超伝導集積回路１７００ｅは、第２の研磨停止層１７１２第２の超伝導金属層１７１０及び第１の研磨停止層１７０６のそれぞれの少なくとも一部分をマスキング及びエッチングすることによって、図１７Ｄの回路１７００ｄから形成することができる。一実施態様では、エッチングは、第１の超伝導金属層１７０４上で停止することができる。
図１７Ｆは、製造プロセスの後続の段階における、超伝導集積回路１７００ｆの一部分の断面図である。超伝導集積回路１７００ｆは、第２の研磨停止層１７１２、第２の超伝導金属層１７１０、第１の誘電体層１７０８及び第１の超伝導金属層１７０４の少なくとも一部分の上に重なるように第２の誘電体層１７１４を堆積させ、次いで、第２の誘電体層１７１４を研磨して第２の研磨停止層１７１２に戻すことによって、図１７Ｅの回路１７００ｅから形成することができる。一実施態様では、第２の誘電体層１７１４を研磨することは、ＣＭＰを含む。
図１７Ｇは、製造プロセスの後続の段階における、超伝導集積回路１７００ｆの一部分の断面図である。超伝導集積回路１７００ｇは、第２の誘電体層１７１４及び第２の研磨停止層１７１２のそれぞれの少なくとも一部分の上に重なるように第３の超伝導金属層１７１６を堆積させ、次いで、第３の超伝導金属層１７１６の少なくとも一部分をマスキング及びエッチングすることによって、図１７Ｆの回路１７００ｆから形成することができる。第３の超伝導金属層１７１６は、配線層であってもよい。第３の超伝導金属層１７１６は、ある温度範囲内で超伝導性であってもよい。一実施態様では、第３の超伝導金属層１７１６はアルミニウムを含む。いくつかの実施態様では、図１７Ａ～図１７Ｇに示す製造プロセスでは、第１の研磨停止層１７０６及び第２の研磨停止層１７１２のうちの１つは省略される。
別個の層内の力学インダクタ及びコンデンサを製造するための統合プロセス
図１及び図２Ａ～図２Ｊに示されるシステム及び方法は、超伝導集積回路の同じ層内に、力学インダクタ及びコンデンサを製造するための統合プロセスを説明する。図２Ｅ及び図２Ｆは、流束貯蔵層をマスキング及びエッチングし、次いで、誘電体層をマスキング及びエッチングして、同じ層内に力学インダクタ及びコンデンサを形成することを説明する。例えば、力学インダクタとコンデンサとの間の望ましくない電気的又は通信的結合のリスクを軽減するために、別個の層内に力学インダクタ及びコンデンサを製造することが有利な場合がある。
図１８Ａ～図１８Ｊは、製造の連続的段階において、力学インダクタ及び別個の層で製造されたコンデンサを含む、超伝導回路の一部分の断面図である。
図１８Ａは、製造プロセスの中間段階における、超伝導集積回路１８００ａの一部分の断面図である。例えば、回路１８００ａは、図２Ａ～図２Ｄに示されるシステム及び方法に従って製造プロセスの段階に後続する段階とすることができる。回路１８００ａは、例えば、高力学インダクタンス層２１２をパターニングして、高力学インダクタンス要素１８１２を形成することによって、図２Ｄの回路２００ｄから形成することができる。（高力学インダクタンス層２１２は、図２Ａ～図２Ｄを参照して、本出願では、流束貯蔵層２１２とも称される。）
回路１８００ａはまた、基板１８０２と、基板１８０２の少なくとも一部分の上に重なる第１の超伝導金属層１８０４と、基板１８０２の少なくとも一部分の上に重なる第１の誘電体層１８０６と、第１の配線層１８０４の少なくとも一部分の上に重なる第２の超伝導金属層１８０８と、第１の配線層１８０４及び第１の誘電体層１８０６の少なくとも一部分の上に重なる第２の誘電体層１８１０と、を備えることができる。
高力学インダクタンス要素１８１２は、第２の超伝導金属層１８０８の少なくとも一部分の上に重なる。高力学インダクタンス層２１２をパターニングして、高力学インダクタンス要素１８１２を形成することは、高力学インダクタンス層２１２の少なくとも一部分をマスキング及びエッチングすることを含んでもよい。いくつかの実施態様では、高力学インダクタンス要素１８１２は、ＴｉＮを含む。いくつかの実施態様では、高力学インダクタンス要素１８１２は、ＮｂＮを含む。いくつかの実施態様では、高力学インダクタンス要素１８１２は、約５０ｎｍの厚さを有する。
図１８Ｂは、製造プロセスの後続の段階における、超伝導集積回路１８００ｂの一部分の断面図である。回路１８００ｂは、高力学インダクタンス要素１８１２、第２の誘電体層１８１０、及び第２の超伝導金属層１８０８のそれぞれの少なくとも一部分の上に重なるように第３の誘電体層１８１４を堆積させることによって、図１８Ａの回路１８００ａから形成することができる。一実施態様では、第３の誘電体層１８１４を堆積させることは、その場堆積を含む。いくつかの実施態様では、第３の誘電体層１８１４は、窒化ケイ素（ＳｉＮ）などの高品質誘電体である。第３の誘電体層１８１４は、高力学インダクタンス要素１８１２を保護するための保護絶縁層として機能することができる。
図１８Ｃは、製造プロセスの後続の段階における、超伝導集積回路１８００ｃの一部分の断面図である。回路１８００ｃは、第３の誘電体層１８１４及び高力学インダクタンス要素１８１２のそれぞれの少なくとも一部分をエッチングすることによって、図１８Ｂの回路１８００ｂから形成することができる。第３の誘電体層１８１４は、第３の誘電体層１８１４が第２の超伝導金属層１８０８及び／又は第２の誘電体層１８１０とほとんど又は全く接触しないように、エッチングすることができる。
図１８Ｄは、製造プロセスの後続の段階における、超伝導集積回路１８００ｄの一部分の断面図である。回路１８００ｄは、第２の超伝導金属層１８０８の少なくとも一部分の上に重なるように第３の超伝導金属層１８１６を堆積させ、次いで第３の超伝導金属層１８１６の少なくとも一部分をマスキング及びエッチングすることによって、図１８Ｃの回路１８００ｃから形成することができる。第３の超伝導金属層１８１６は、配線層であってもよい。いくつかの実施態様では、第３の超伝導金属層１８１６は、ニオブを含むことができる。
図１８Ｅは、製造プロセスの後続の段階における、超伝導集積回路１８００ｅの一部分の断面図である。回路１８００ｅは、第３の超伝導金属層１８１６、第３の誘電体層１８１４、及び第２の誘電体層１８１０のそれぞれの少なくとも一部分の上に重なるように第４の誘電体層１８１８を堆積させ、次いで第４の誘電体層１８１８を研磨して第３の超伝導金属層１８１６の上面に戻すことによって、図１８Ｄの回路１８００ｄから形成することができる。
一実施態様では、第３の誘電体層１８１４はＳｉＮを含み、高力学インダクタンス要素１８１２は、ＴｉＮ及びＮｂＮのうちの少なくとも１つを含み、力学インダクタ１８３４の一部を形成する。一実施態様では、第１の超伝導金属層１８０４及び第２の超伝導金属層１８０８は、ニオブ及びアルミニウムのうちの少なくとも１つを含む。一実施態様では、第４の誘電体層１８１８は、二酸化ケイ素を含む。
図１８Ｆは、製造プロセスの後続の段階における、超伝導集積回路１８００ｆの一部分の断面図である。回路１８００ｆは、第３の超伝導金属層１８１６の少なくとも一部分の上に重なるように第４の超伝導金属層１８２０を堆積させ、次いで第４の超伝導金属層１８２０の少なくとも一部分をマスキング及びエッチングすることによって、図１８Ｅの回路１８００ｅから形成することができる。第４の超伝導金属層１８２０は、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。
任意選択的に、薄い誘電体層（図示せず）を保護層として第３の超伝導金属層１８１６上に堆積させることができ、薄い誘電体層は、第３の超伝導金属層１８１６及び第４の超伝導金属層１８２０が電気的に結合され得る１つ以上のビアを形成することができる。
図１８Ｇは、製造プロセスの後続の段階における、超伝導集積回路１８００ｇの一部分の断面図である。回路１８００ｇは、ａ）第４の誘電体層１８１８、第３の超伝導金属層１８１６、及び第４の超伝導金属層１８２０のそれぞれの少なくとも一部分の上に重なるように第５の誘電体層１８２２を堆積させ、ｂ）第５の誘電体層を研磨して第４の超伝導金属層１８２０の少なくとも一部分の上面に戻し、ｃ）第４の超伝導金属層１８２０及び第５の誘電体層１８２２のそれぞれの少なくとも一部分の上に重なるように第６の誘電体層１８２４を堆積させ、ｄ）第６の誘電体層１８２４の少なくとも一部分をマスキング及びエッチングすることによって、図１８Ｆの回路１８００ｆから形成することができる。一実施態様では、第６の誘電体層１８２４は、ＳｉＮなどの高品質誘電体である。いくつかの実施態様では、第６の誘電体層１８２４は、約５０ｎｍ～７０ｎｍの範囲の厚さを有する。いくつかの実施態様では、第６の誘電体層１８２４は、コンデンサの要素である。いくつかの実施態様では、第５の誘電体層１８２２は、二酸化ケイ素を含む。
いくつかの実施態様では、超伝導集積回路の製造は、第４の超伝導金属層１８２０の少なくとも一部分の上に重なるように追加の流束貯蔵層を堆積させることと、追加の流束貯蔵層をマスキング及びエッチングして、少なくとも１つの流束貯蔵要素（図１８Ｇには図示せず）を形成することと、を含むことができる。追加の流束貯蔵層を含む実施態様の一部では、追加の流束貯蔵層から形成された流束貯蔵要素のうちの１つは、コンデンサの少なくとも一部を形成することができる。追加の流束貯蔵層を含む他の実施態様では、追加の流束貯蔵層から形成された流束貯蔵要素のうちの１つは、力学インダクタの少なくとも一部を形成することができる。
図１８Ｈは、製造プロセスの後続の段階における、超伝導集積回路１８００ｈの一部分の断面図である。回路１８００ｈは、第４の超伝導金属層１８２０及び第６の誘電体層１８２４のそれぞれの少なくとも一部分の上に重なるように第５の超伝導金属層１８２６を堆積させ、次いで第５の超伝導金属層１８２６の少なくとも一部分をマスキング及びエッチングすることによって、図１８Ｇの回路１８００ｇから形成することができる。第５の超伝導金属層１８２６は、配線層であってもよい。第５の超伝導金属層１８２６は、第４の超伝導金属層１８２０との接触がほとんど又は全く行われないようにエッチングすることができる。第５の超伝導金属層１８２６は、１つ以上の超伝導トレースを含むことができる。
図１８Ｉは、製造プロセスの後続の段階における、超伝導集積回路１８００ｉの一部分の断面図である。回路１８００ｉは、第５の誘電体層１８２２、第５の超伝導金属層１８２６、及び第６の誘電体層１８２４のそれぞれの少なくとも一部分の上に重なるように第７の誘電体層１８２８を堆積させ、次いで第７の誘電体層１８２８を研磨して第５の超伝導金属層１８２６の上面に戻すことによって、図１８Ｈの回路１８００ｈから形成することができる。いくつかの実施態様では、第７の誘電体層１８２８は、二酸化ケイ素を含む。
ビア壁１８３０は、第１の超伝導金属層１８０４、第２の超伝導金属層１８０８、第３の超伝導金属層１８１６、第４の超伝導金属層１８２０、及び第５の超伝導金属層１８２６のそれぞれの少なくとも一部分から形成することができる。力学インダクタ１８３２は、第３の誘電体層１８１４、高力学インダクタンス要素１８１２のそれぞれの少なくとも一部分から形成することができる。２つの電極は、各第１の超伝導金属層１８０４及び第２の超伝導金属層１８０８の少なくとも一部分から形成することができる。
コンデンサ１８３４は、第６の誘電体層１８２４の少なくとも一部分と、第５の超伝導金属層１８２６及び第４の超伝導金属層１８２０のそれぞれの少なくとも一部分から形成された２つの電極とから形成することができる。コンデンサ１８３４は、追加の流束貯蔵層の少なくとも一部分を任意選択で含むことができる。一実施態様では、第５の超伝導金属層１８２６は、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。いくつかの実施態様では、第６の誘電体層１８２４は、ＳｉＮを含むことができる。
図１８Ｊは、製造プロセスの後続の段階における、超伝導集積回路１８００ｊの一部分の断面図である。回路１８００ｊは、第５の超伝導金属層１８２６の少なくとも一部分の上に重なるように第６の超伝導金属層１８３６を堆積させ、次いで第６の超伝導金属層１８３６の少なくとも一部分をマスキング及びエッチングすることによって、図１８Ｉの回路１８００ｉから形成することができる。
第６の超伝導金属層１８３６の少なくとも一部分は、ビア壁１８３０の一部を形成することができる。第６の超伝導金属層１８３６は、ニオブ及びアルミニウムのうちの少なくとも１つを含むことができる。
任意選択的に、薄い誘電体層（図示せず）を保護層として第５の超伝導金属層１８２６上に堆積させることができ、薄い誘電体層は、マスキング及びエッチングして、第５の超伝導金属層１８２６及び第６の超伝導金属層１８３６が電気的に結合され得る１つ以上のビアを生成することができる。
図１８Ａ～図１８Ｊは、スタック内の１つのレベルの力学インダクタと、スタック内のより高いレベルのコンデンサとを含む超伝導集積回路の例示的な実施態様の製造を例示するが、他の実施態様は、スタック内の１つのレベルの力学インダクタと、スタック内のより低いレベルのコンデンサと、を含むことができる。いくつかの実施態様では、超伝導集積回路は、スタック内の１つのレベルで１つ以上の力学インダクタと、スタック内のより高い又はより低いレベルの１つ以上のコンデンサと、を含むことができる。いくつかの実施態様は、スタック内の同じレベルで１つ以上の力学インダクタ及び１つ以上のコンデンサを含む。したがって、力学インダクタ及びコンデンサは、異なる層（図１８）において同じ層（図２）にあることができ、これらの実施態様のいずれかにおいて、コンデンサは、流束貯蔵層を含むか、又は含まなくてもよい（省略する）ことができる。
拡散支援酸化
例えば、超伝導集積回路内にジョセフソン接合を製造する１つのアプローチは、例えば、超伝導体－絶縁体－超伝導体（ＳＩＳ）の三層などの三層構造を使用することである。一実施態様では、ＳＩＳ三層はＮｂ／Ａｌ－ＡｌＯｘ／Ｎｂ三層であり、ニオブを含む超伝導上部層及び下部層、並びにアルミニウム及び酸化アルミニウムの薄いバリア層を含む中間層である。三層ジョセフソン接合は、例えば、米国特許第６，７５３，５４６号により詳細に記載されている。
酸化アルミニウム（Ａｌ２Ｏ３）のバリア層の少なくともほぼ均一な厚さを有することが望ましい場合がある。ジョセフソン接合及びその領域の常態抵抗の積は、本明細書ではＲｎＡと称される。ＲｎＡは、バリア層の厚さと相関し得る。超伝導集積回路を含むウェハ全体にわたるＲｎＡの測定は、バリア層の不均一な厚さを示す変動性を呈することができる。
三層の中間層は、下部超伝導層上にアルミニウムの層を堆積させ、酸化チャンバ内でアルミニウムの表面を酸化してＡｌ２Ｏ３の薄いバリア層を形成することによって形成することができる。バリア層の不均一な厚さは、酸化チャンバに入るガス状酸素の不均一な分布から生じ得る。酸化チャンバ内、及び各ウェハにわたる酸素のより均一な分布によって、Ａｌ２Ｏ３の厚さの均一性を改善することができる。
酸素供給中の１つ以上のガス拡散器を使用して、例えば、ガスの粘性及び分子流特性を調節することによって、酸素のより均一な分布を提供することができる。ガス拡散器は、例えば、供給が酸化チャンバに到達するとガスが分配される領域を増加させることができる。ガス拡散器は、例えば、酸化チャンバに入る際の酸素ガスの流れの方向性を低減することができる。ガス拡散器は、例えば、酸化チャンバ内の酸素のより均質な分布に寄与し得る。
一実施態様では、複数のウェハは、酸化チャンバ内のウェハカセット内に垂直に積層される。１つ以上のガス拡散体を使用して、ウェハへの酸素の流れを構成して、例えば、各ウェハ及び／又はウェハ間にバリア層をより均一な厚さにさせることができる。
長距離カプラの製造
米国特許出願第１５／４１８，４９７号に記載されている実施態様などのいくつかの実施態様では、超伝導集積回路は、１つ以上のカプラを含むことができる。いくつかのカプラは、局部又は近隣の量子ビット間の通信結合を提供する。局部又は近隣の量子ビットは、量子ビットのトポロジ及び関連するカプラの同じトポロジに属し得る。他のカプラは、局部又は近隣の量子ビットよりも遠くに位置する量子ビット間の通信結合を提供する長距離カプラである。長距離カプラは、トポロジ内の異なるトポロジに属する量子ビット間の通信結合を提供することができる。
長距離カプラは、長距離カプラ専用の１つ以上の製造層を使用して、超伝導集積回路内に製造することができる。
長距離カプラ用の専用の製造層を使用する１つの利点は、長距離カプラと局部カプラなどの他のカプラとの間の交点が、より容易に回避されることである。長距離カプラのための製造層を追加することにより、例えば、より大きなトポロジ柔軟性、特により高い接続性を提供することができる、超伝導集積回路の有効次元性を増加させる。
長距離カプラ用の専用の製造層を使用する別の利点は、長距離カプラの製造に使用される材料が、量子ビット及び／又は局部カプラの製造に使用されるものとは異なり得ることである。例えば、量子ビット及び／又は局部カプラなどの他のデバイスの超伝導金属層を取り囲む誘電体の誘電率よりも低い誘電率を有する、長距離カプラの超伝導金属層を取り囲む誘電体を使用する性能的な利益が存在し得る。
一実施態様では、低密度のプラズマ化学気相堆積ＳｉＯｘ誘電体によって取り囲まれたニオブ超伝導金属層を使用して、量子ビット及び／又は局部カプラを製造する。この第１の誘電体の誘電率は、５．５ε０～６ε０の範囲とすることができる。ノイズは、量子ビットなどのデバイスの性能に影響を及ぼし得るため、第１の誘電体は、少なくとも部分的に低雑音誘電体となるように選択される。
同じ実施態様では、誘電率が＜４ε０である第２の誘電体によって取り囲まれたニオブ超伝導金属層を使用して、長距離カプラを製造する。第２の誘電体はよりノイズが多い場合があるが、より低い誘電率の利点は、デバイス容量（この場合、長距離カプラの容量）を低下させることができることであり、それによって、長距離カプラの電位範囲を増大させることができる。
本発明のシステム及び方法の特定の態様は、室温で実現されてもよく、特定の態様は、超伝導温度で実現されてもよい。したがって、本明細書及び添付の特許請求の範囲を通して、「超伝導金属」などの物理的構造を説明するために使用されるとき、用語「超伝導」は、適切な温度で超伝導体として挙動することができる材料を示すために使用される。超伝導物質は、本発明のシステム及び方法の全ての実施形態では、常に、超伝導体としての役割を果たす必要はない場合がある。
例示された実施形態についての上記の説明は、要約書に記載されたものを含めて、排他的であることも、実施形態を開示された形態と同じものに限定することも意図していない。特定の実施形態及び実施例が、本明細書において例示の目的で説明されるが、当業者であれば認識するように、本開示の趣旨及び範囲から逸脱することなく、様々な均等な変更がなされ得る。様々な実施形態について本明細書で提供される教示は、必ずしも以上で一般的に説明された例示的な超伝導回路及び構造ではなく、他の超伝導回路及び構造に適用することができる。
上に記載の様々な実施形態は、更なる実施形態を提供するように組み合わせることができる。本明細書における特定の教示及び定義と矛盾しない程度に、本明細書で言及され、及び／又は出願データシートに記載されているＤ－Ｗａｖｅ Ｓｙｓｔｅｍｓ Ｉｎｃ．に譲渡された全ての米国特許、米国特許出願公開、米国特許出願、米国仮特許出願第６２／４５３，３５８号、外国特許、外国特許出願は、その全体が参照により本明細書に組み入れられる。実施形態の態様を、必要であれば、様々な特許、出願及び刊行物のシステム、回路、及び概念を利用して変更することによって、更に他の実施形態を提供することが可能である。
これら及び他の変更を、上記の詳細な説明に照らして、実施形態に対して行うことができる。一般に、以下の請求項において、使用される用語は、本明細書及び請求項で開示された特定の実施形態に、請求項を限定するものと捉えるべきではなく、かかる請求項に与えられる均等の全範囲を併せた可能なあらゆる実施形態を含むものと捉えるべきである。したがって、特許請求の範囲は、本開示によって限定されない。

Claims (28)

  1. 超伝導集積回路を製造するための方法であって、前記方法が、
    基板上に第１の超伝導金属層を堆積させることであって、前記第１の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、
    前記第１の超伝導金属層をパターニングして第１の配線層を形成することであって、前記第１の配線層が、１つ以上の超伝導トレースの第１の組を含む、形成することと、
    前記第１の配線層の少なくとも一部分の上に重なるように第２の超伝導金属層を堆積させることであって、前記第２の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、
    前記第２の超伝導金属層をパターニングして前記第２の超伝導金属層内に第１の複数の超伝導スタッドビアを形成することであって、前記第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、前記１つ以上の超伝導トレースの第１の組内の少なくとも１つの超伝導トレースに電気的に結合される、形成することと、
    前記複数の超伝導スタッドビアのうちの少なくとも１つの上に重なるように力学インダクタンス層を堆積させることであって、前記力学インダクタンス層が、それぞれの温度範囲内で超伝導性である材料であって、前記力学インダクタンス層内に貯蔵されたエネルギーのより大きな割合を磁気インダクタンスよりも力学インダクタンスとして貯蔵させる材料を含む、堆積させることと、を含む、方法。
  2. 基板上に第１の超伝導金属層を堆積させることが、ケイ素を含む基板上に第１の超伝導金属層を堆積させることを含む、請求項１に記載の方法。
  3. 第１の超伝導金属層を堆積させることが、ニオブ及びアルミニウムのうちの少なくとも１つを含む第１の超伝導金属層を堆積させることを含む、請求項１又は２に記載の方法。
  4. 第１の超伝導金属層を堆積させることが、ニオブからなる第１の超伝導金属層を堆積させることを含む、請求項１又は２に記載の方法。
  5. 第２の超伝導金属層を堆積させることが、アルミニウム及びニオブのうちの少なくとも１つを含む第２の超伝導金属層を堆積させることを含む、請求項１又は２に記載の方法。
  6. 力学インダクタンス層を堆積させることが、窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、及びタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つを含む力学インダクタンス層を堆積させることを含む、請求項１又は２に記載の方法。
  7. 窒化チタン（ＴｉＮ）、窒化ニオブ（ＮｂＮ）、窒化ニオブチタン（ＮｂＴｉＮ）、窒化モリブデン（ＭｏＮ）、及びタングステンシリサイド（ＷＳｉ）のうちの少なくとも１つを含む力学インダクタンス層を堆積させることが、２５ｎｍ～１００ｎｍの範囲の厚さを有する力学インダクタンス層を堆積させることを含む、請求項６に記載の方法。
  8. 力学インダクタンス層を堆積させることが、窒化チタン（ＴｉＮ）からなる力学インダクタンス層を堆積させることを含む、請求項１又は２に記載の方法。
  9. 前記複数の超伝導スタッドビアのうちの少なくとも１つの超伝導スタッドビアの上に重なるように力学インダクタンス層を堆積させることが、前記第１の複数の超伝導スタッドビアのうちの少なくとも２つの超伝導スタッドビアの上に重なるように力学インダクタンス層を堆積させることを含み、前記方法が、前記力学インダクタンス層をパターニングして２つの電極を備える力学インダクタを形成することであって、各電極が、前記第１の複数の超伝導スタッドビアの各超伝導スタッドビアによって形成され、各電極が、前記１つ以上の超伝導トレースの第１の組内の少なくとも１つの超伝導トレースに電気的に結合される、形成することを更に含む、請求項１又は２に記載の方法。
  10. 前記力学インダクタの少なくとも一部分の上に重なるように第１の保護層を堆積させることを更に含む、請求項９に記載の方法。
  11. 第１の保護層を堆積させることが、窒化ケイ素（ＳｉＮ）を含む第１の保護層を堆積させることを含む、請求項１０に記載の方法。
  12. 前記第１の保護層の少なくとも一部分の上に重なるように第３の超伝導金属層を堆積させることであって、前記第３の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、
    前記第３の超伝導金属層をパターニングして第２の配線層を形成することであって、前記第２の配線層が、１つ以上の超伝導トレースの第２の組を含む、形成することと、を更に含む、請求項１０に記載の方法。
  13. 第３の超伝導金属層を堆積させることが、ニオブを含む第３の超伝導金属層を堆積させることを含む、請求項１２に記載の方法。
  14. 前記第３の超伝導金属層をパターニングすることが、前記第３の超伝導金属層をパターニングして、前記１つ以上の超伝導トレースの第２の組内の少なくとも１つの超伝導トレースを、前記第１の複数の超伝導スタッドビアの各超伝導スタッドビアによって、前記１つ以上の超伝導トレースの第１の組内の少なくとも１つの超伝導トレースに電気的に結合することを含む、請求項１２に記載の方法。
  15. 前記第３の超伝導金属層をパターニングすることが、前記第３の超伝導金属層をパターニングしてコンデンサを形成することを含み、前記コンデンサが、
    前記第１の複数の超伝導スタッドビアのうちの超伝導スタッドビアにより形成された第１の電極と、
    前記１つ以上の超伝導トレースの第２の組内の超伝導トレースの少なくとも一部分によって形成された第２の電極と、を備え、前記第１及び前記第２の電極が、前記第１の保護層の少なくとも一部分によって、かつ前記力学インダクタンス層の少なくとも一部分によって分離されている、請求項１２に記載の方法。
  16. 前記第２の配線層の少なくとも一部分の上に重なるように第４の超伝導金属層を堆積させることであって、前記第４の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、
    前記第４の超伝導金属層をパターニングして第２の複数の超伝導スタッドビアを形成することであって、前記第２の複数の超伝導スタッドビアの各超伝導スタッドビアが、前記１つ以上の超伝導トレースの第２の組内の少なくとも１つの超伝導トレースに電気的に結合される、形成することと、を更に含む、請求項１２に記載の方法。
  17. 中間層を伴うか又は伴わないかのいずれかで、前記第４の超伝導金属層の少なくとも一部分の上に重なるように第２の保護層を堆積させることと、
    前記第２の保護層の少なくとも一部分の上に重なるように第５の超伝導金属層を堆積させることであって、前記第５の超伝導金属層が、それぞれの温度範囲内で超伝導性である、堆積させることと、
    前記第５の超伝導金属層をパターニングして第３の配線層を形成することであって、前記第３の配線層が、１つ以上の超伝導トレースの第３の組を含む、形成することと、を更に含む、請求項１６に記載の方法。
  18. 第５の超伝導金属層を堆積させることが、ニオブ及びアルミニウムのうちの少なくとも１つを含む第５の超伝導金属層を堆積させることを含む、請求項１７に記載の方法。
  19. 前記第５の超伝導金属層をパターニングすることが、前記第５の超伝導金属層をパターニングして、前記１つ以上の超伝導トレースの第３の組内の少なくとも１つの超伝導トレースを、前記第２の複数の超伝導スタッドビアの各超伝導スタッドビアによって、前記１つ以上の超伝導トレースの第２の組内の少なくとも１つの超伝導トレースに電気的に結合することを含む、請求項１８に記載の方法。
  20. 前記第５の超伝導金属層をパターニングすることが、前記第５の超伝導金属層をパターニングしてコンデンサを形成することを含み、前記コンデンサが、
    前記１つ以上の超伝導トレースの第３の組内の超伝導トレースの少なくとも一部分によって形成された第１の電極と、
    前記第２の複数の超伝導スタッドビアのうちの超伝導スタッドビアによって形成された第２の電極と、を備え、前記第１及び前記第２の電極が、前記第２の保護層の少なくとも一部分によって分離されている、請求項１８に記載の方法。
  21. 超伝導集積回路であって、
    基板に重なった１つ以上の超伝導トレースの第１の組を含む第１の配線層であって、前記第１の配線層が、それぞれの温度範囲内で超伝導性である、第１の配線層と、
    第１の複数の超伝導スタッドビアであって、前記超伝導スタッドビアが、それぞれの温度範囲内で超伝導性であり、前記第１の複数の超伝導スタッドビアの各超伝導スタッドビアが、前記１つ以上の超伝導トレースの第１の組内の１つ以上の超伝導トレースに電気的に結合されている、第１の複数の超伝導スタッドビアと、
    前記複数の超伝導スタッドビアのうちの少なくとも１つの上に重なった力学インダクタンス層であって、前記力学インダクタンス層が、それぞれの温度範囲内で超伝導性である材料であって、前記力学インダクタンス層内に貯蔵されたエネルギーのより大きな割合を磁気インダクタンスよりも力学インダクタンスとして貯蔵させる材料を含む、力学インダクタンス層と、を備える、超伝導集積回路。
  22. 前記力学インダクタンス層が、窒化チタン（ＴｉＮ）を含む、請求項２１に記載の超伝導集積回路。
  23. 前記力学インダクタンス層が、前記複数の超伝導スタッドビアのうちの少なくとも２つの上に重なり、前記超伝導集積回路が、力学インダクタを形成するために、前記力学インダクタンス層の少なくとも一部分の上に重なった保護層を更に備え、前記力学インダクタが、少なくとも２つの電極を備え、各電極が、前記第１の複数の超伝導スタッドビアの各超伝導スタッドビアによって、前記１つ以上の超伝導トレースの第１の組内の少なくとも１つの超伝導トレースに電気的に結合されている、請求項２１に記載の超伝導集積回路。
  24. 前記保護層が、窒化ケイ素（ＳｉＮ）を含む、請求項２３に記載の超伝導集積回路。
  25. 第２の配線層を更に備え、前記第２の配線層が、１つ以上の超伝導トレースの第２の組を備え、前記第２の配線層の前記１つ以上の超伝導トレースが、それぞれの温度範囲内で超伝導性である、請求項２３に記載の超伝導集積回路。
  26. 前記１つ以上の超伝導トレースの第２の組内の少なくとも１つの超伝導トレースが、前記第１の複数の超伝導スタッドビアの少なくとも１つの超伝導スタッドビアによって、前記１つ以上の超伝導トレースの第１の組内の少なくとも１つの超伝導トレースに電気的に結合されている、請求項２５に記載の超伝導集積回路。
  27. コンデンサを更に備え、前記コンデンサが、
    前記１つ以上の超伝導トレースの第１の組内の超伝導トレースの少なくとも一部分によって形成された第１の電極と、
    前記１つ以上の超伝導トレースの第２の組内の超伝導トレースの少なくとも一部分によって形成された第２の電極と、を含み、前記第１及び前記第２の電極が、前記保護層の少なくとも一部分によって分離されている、請求項２５に記載の超伝導集積回路。
  28. 前記第２の配線層の少なくとも一部分の上に重なる第２の複数の超伝導スタッドビアを更に備え、前記第２の複数の超伝導スタッドビアの各超伝導スタッドビアが、前記１つ以上の超伝導トレースの第２の組内の少なくとも１つの超伝導トレースに電気的に結合されている、請求項２５に記載の超伝導集積回路。
JP2019562235A 2017-02-01 2018-01-31 超伝導集積回路の製造のためのシステム及び方法 Active JP7223711B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762453358P 2017-02-01 2017-02-01
US62/453,358 2017-02-01
PCT/US2018/016237 WO2018144601A1 (en) 2017-02-01 2018-01-31 Systems and methods for fabrication of superconducting integrated circuits

Publications (3)

Publication Number Publication Date
JP2020509608A JP2020509608A (ja) 2020-03-26
JP2020509608A5 JP2020509608A5 (ja) 2021-03-11
JP7223711B2 true JP7223711B2 (ja) 2023-02-16

Family

ID=63040039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019562235A Active JP7223711B2 (ja) 2017-02-01 2018-01-31 超伝導集積回路の製造のためのシステム及び方法

Country Status (5)

Country Link
US (2) US11038095B2 (ja)
EP (3) EP4443484A3 (ja)
JP (1) JP7223711B2 (ja)
CN (1) CN110462857B (ja)
WO (1) WO2018144601A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2340572B1 (en) 2008-09-03 2017-07-26 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
JP7223711B2 (ja) 2017-02-01 2023-02-16 ディー－ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製造のためのシステム及び方法
US11450938B2 (en) 2017-09-13 2022-09-20 Google Llc Hybrid kinetic inductance devices for superconducting quantum computing
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US12102017B2 (en) 2019-02-15 2024-09-24 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
US20220263467A1 (en) * 2019-07-19 2022-08-18 Nec Corporation Oscillation apparatus, quantum computer, and control method
US20230189665A1 (en) * 2020-05-11 2023-06-15 D-Wave Systems Inc. Kinetic inductance devices, methods for fabricating kinetic inductance devices, and articles employing the same
CN114678200A (zh) * 2020-05-20 2022-06-28 阿里巴巴集团控股有限公司 电感元件的制备方法、设备、电感元件及超导电路
US20230240154A1 (en) * 2020-06-23 2023-07-27 D-Wave Systems Inc. Methods for fabricating superconducting integrated circuits
CN111933787B (zh) * 2020-08-20 2022-09-06 中国科学院上海微系统与信息技术研究所 超导连接通道及其制备方法
CA3208433A1 (en) * 2021-02-19 2022-08-25 Colin C. Enderud Systems and methods for fabrication of superconducting integrated circuits with improved coherence
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク， インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法
WO2023096670A2 (en) * 2021-07-20 2023-06-01 D-Wave Systems Inc. Systems and methods for quantum computing using fluxonium qubits with kinetic inductors
US20230134994A1 (en) * 2021-11-02 2023-05-04 Raytheon Company Systems and methods for nitridization of niobium traces
US12156484B2 (en) * 2021-12-23 2024-11-26 Trading Technologies International, Inc. Fabrication stack for high integration density superconducting digital circuits
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication
CN114496915A (zh) * 2022-01-28 2022-05-13 中国科学院上海微系统与信息技术研究所 应用于超导集成电路的堆栈式电连接结构及其制备方法
CN114944380B (zh) * 2022-06-07 2024-08-13 本源量子计算科技（合肥）股份有限公司 测试结构、量子芯片及其制作和测试方法
US20240038589A1 (en) * 2022-07-29 2024-02-01 Imec Vzw Superconductive interconnect structure
WO2024102504A2 (en) * 2022-08-09 2024-05-16 1372934 B.C. Ltd. Systems and methods for fabrication of superconducting integrated circuits having flip-chip arrangements with high coherence devices
CN115514336B (zh) * 2022-09-30 2024-08-13 本源量子计算科技（合肥）股份有限公司 阻抗匹配电路、测试装置、及量子计算机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039244A (ja) 2003-06-27 2005-02-10 Hitachi Ltd 電子デバイスとその多層配線の形成方法

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2223867B1 (ja) 1973-03-30 1978-10-27 Air Liquide
US4028714A (en) 1974-12-31 1977-06-07 International Business Machines Corporation Ultralow-power, micro-miniaturized Josephson devices having high inductance
US4454522A (en) 1981-11-05 1984-06-12 The Board Of Trustees Of The Leland Stanford Junior University Microbridge superconducting device having support with stepped parallel surfaces
US4490733A (en) 1982-10-15 1984-12-25 Sperry Corporation Josephson device with tunneling barrier having low density of localized states and enhanced figures of merit
US4554567A (en) * 1983-03-21 1985-11-19 Sperry Corporation Superconductive integrated circuit incorporating a magnetically controlled interferometer
JPS60140885A (ja) 1983-12-28 1985-07-25 Hitachi Ltd 超電導素子集積回路
US4749888A (en) 1984-01-25 1988-06-07 Agency Of Industrial Science & Technology Josephson transmission line device
US4689559A (en) 1984-11-13 1987-08-25 Sperry Corporation Apparatus and method to reduce the thermal response of SQUID sensors
DE3604202C2 (de) 1985-02-14 1997-01-09 Nippon Denso Co Direkt beheizte Strömungsmeßvorrichtung
JPS6215869A (ja) 1985-07-13 1987-01-24 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン素子の作製方法
JPS6257263A (ja) 1985-09-06 1987-03-12 Agency Of Ind Science & Technol ジヨセフソン集積回路の製造方法
JPS62200777A (ja) 1986-02-28 1987-09-04 Fujitsu Ltd 超伝導薄膜の加工方法
JPS637675A (ja) 1986-06-28 1988-01-13 Agency Of Ind Science & Technol 超伝導装置の製造方法
JPS63226981A (ja) 1987-03-16 1988-09-21 Fujitsu Ltd 超伝導集積回路装置およびその製造方法
JPH073009Y2 (ja) 1987-07-10 1995-01-30 昭和アルミニウム株式会社 吸気マニホルド
JPS6476610A (en) 1987-09-17 1989-03-22 Fujitsu Ltd Superconductive composite material
US5162298A (en) 1988-02-16 1992-11-10 International Business Machines Corporation Grain boundary junction devices using high tc superconductors
US5084438A (en) 1988-03-23 1992-01-28 Nec Corporation Electronic device substrate using silicon semiconductor substrate
JPH027583A (ja) 1988-06-27 1990-01-11 Nippon Telegr & Teleph Corp <Ntt> 磁束量子素子
EP0372951B1 (en) 1988-12-09 1996-08-14 Canon Kabushiki Kaisha Superconductive electromagnetic wave mixer, and apparatus incorporating same
US5087605A (en) 1989-06-01 1992-02-11 Bell Communications Research, Inc. Layered lattice-matched superconducting device and method of making
EP0428357B1 (en) 1989-11-13 1996-04-03 Fujitsu Limited Josephson junction apparatus
DE69020127T2 (de) 1989-12-29 1995-10-26 Fujitsu Ltd Josephson-integrierte Schaltung mit einem Widerstandselement.
JPH03286578A (ja) 1990-04-03 1991-12-17 Nec Corp ニオブ膜エッチング用アルミニウムマスクの加工方法
FR2662856B1 (fr) 1990-06-01 1997-01-24 Thomson Csf Dispositifs haute frequence accordables.
JPH0472777A (ja) 1990-07-13 1992-03-06 Sumitomo Electric Ind Ltd 超電導デバイス用基板
EP0476844A1 (en) 1990-09-21 1992-03-25 Trw Inc. Method for fabricating Josephson tunnel junctions with accurate junction area control
US5627139A (en) 1990-09-24 1997-05-06 The Regents Of The University Of California High-temperature superconducting josephson devices having a barrier layer of a doped, cubic crystalline, conductive oxide material
US5055158A (en) 1990-09-25 1991-10-08 International Business Machines Corporation Planarization of Josephson integrated circuit
US5962866A (en) 1991-01-22 1999-10-05 Biomagnetic Technologies, Inc. Microbridge superconductor device utilizing stepped junctions
US5157466A (en) 1991-03-19 1992-10-20 Conductus, Inc. Grain boundary junctions in high temperature superconductor films
US5880069A (en) 1991-04-11 1999-03-09 Sanyo Electric Co., Ltd. Process of making high Tc Josephson junction device
JP2500302B2 (ja) 1991-05-09 1996-05-29 株式会社日立製作所 超電導素子及び超電導回路
JPH05102547A (ja) 1991-05-30 1993-04-23 Fujitsu Ltd ジヨセフソン集積回路装置の製造方法
JPH05251777A (ja) 1991-12-13 1993-09-28 Sumitomo Electric Ind Ltd 超電導電界効果型素子およびその作製方法
US5274249A (en) 1991-12-20 1993-12-28 University Of Maryland Superconducting field effect devices with thin channel layer
JPH05190922A (ja) 1992-01-09 1993-07-30 Hitachi Ltd 量子メモリ装置
JP2964112B2 (ja) 1992-08-11 1999-10-18 セイコーインスツルメンツ株式会社 直流駆動型超伝導量子干渉素子
US5250817A (en) 1992-08-12 1993-10-05 Microelectronics And Computer Technology Corporation Alkali barrier superconductor Josephson junction and circuit
US5358928A (en) 1992-09-22 1994-10-25 Sandia Corporation High temperature superconductor step-edge Josephson junctions using Ti-Ca-Ba-Cu-O
US5290761A (en) 1992-10-19 1994-03-01 E. I. Du Pont De Nemours And Company Process for making oxide superconducting films by pulsed excimer laser ablation
JPH0817252B2 (ja) 1993-03-05 1996-02-21 工業技術院長 電流注入型ジョゼフソン論理ゲートとその集積回路
US6051846A (en) 1993-04-01 2000-04-18 The United States Of America As Represented By The Secretary Of The Navy Monolithic integrated high-Tc superconductor-semiconductor structure
US5323520A (en) 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
JPH0766462A (ja) 1993-08-24 1995-03-10 Seiko Instr Inc 超伝導回路
JPH07245404A (ja) 1994-03-04 1995-09-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその電気的接続構造と薄膜トランジスタ型液晶表示装置
US5672212A (en) 1994-07-01 1997-09-30 Texas Instruments Incorporated Rotational megasonic cleaner/etcher for wafers
US5514974A (en) * 1994-10-12 1996-05-07 International Business Machines Corporation Test device and method for signalling metal failure of semiconductor wafer
KR0148596B1 (ko) 1994-11-28 1998-10-15 양승택 결정 입계 채널을 갖는 초전도 전계효과 소자와 그 제조방법
JPH08236823A (ja) 1994-12-28 1996-09-13 Fujitsu Ltd 超伝導放射線検出装置及びその製造方法
US5767043A (en) 1995-02-21 1998-06-16 Conductus, Inc. Multiple squid direct signal injection device formed on a single layer substrate
JP3329127B2 (ja) 1995-03-24 2002-09-30 松下電器産業株式会社 超伝導発振器
JPH0936449A (ja) 1995-07-24 1997-02-07 Kokusai Chodendo Sangyo Gijutsu Kenkyu Center ジョセフソン素子
US6476413B1 (en) 1995-10-24 2002-11-05 The Regents Of The University Of California High temperature superconducting Josephson junctions and SQUIDs
US5804251A (en) 1995-12-29 1998-09-08 Intel Corporation Low temperature aluminum alloy plug technology
JP3690619B2 (ja) 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
US6011981A (en) 1996-03-12 2000-01-04 International Superconductivity Technology Center Oxide superconductor multilayered film and oxide superconductor josephson device
JPH104223A (ja) 1996-06-18 1998-01-06 Kokusai Chodendo Sangyo Gijutsu Kenkyu Center 酸化物超電導体ジョセフソン素子
US5863868A (en) 1996-04-08 1999-01-26 Trw Inc. Superconductive quantum interference device for digital logic circuits
US5776863A (en) 1996-07-08 1998-07-07 Trw Inc. In-situ fabrication of a superconductor hetero-epitaxial Josephson junction
US5892243A (en) 1996-12-06 1999-04-06 Trw Inc. High-temperature SSNS and SNS Josephson junction and method of making junction
US6284721B1 (en) 1997-01-21 2001-09-04 Ki Won Lee Cleaning and etching compositions
US6767840B1 (en) 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US5962865A (en) 1997-04-11 1999-10-05 Trw Inc. Low inductance superconductive integrated circuit and method of fabricating the same
US5889289A (en) 1997-08-28 1999-03-30 The United States Of America As Represented By The Secretary Of The Navy High temperature superconductor/insulator composite thin films with Josephson coupled grains
JP2001516970A (ja) 1997-09-18 2001-10-02 シーブイシー プロダクツ、インコーポレイテッド 高性能集積回路の相互接続製造の方法及び装置
JP3278638B2 (ja) 1998-09-01 2002-04-30 日本電気株式会社 高温超伝導ジョセフソン接合およびその製造方法
US6110392A (en) 1998-09-18 2000-08-29 Trw Inc. Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
KR100283858B1 (ko) 1998-10-22 2001-04-02 정명세 초전도 소자 제조방법
US6715944B2 (en) 1998-11-12 2004-04-06 Mitsubishi Denki Kabushiki Kaisha Apparatus for removing photoresist film
US20030089987A1 (en) * 1999-02-05 2003-05-15 Suketu A. Parikh Dual damascene misalignment tolerant techniques for vias and sacrificial etch segments
US6188919B1 (en) 1999-05-19 2001-02-13 Trw Inc. Using ion implantation to create normal layers in superconducting-normal-superconducting Josephson junctions
US6362638B1 (en) * 1999-09-01 2002-03-26 Agere Systems Guardian Corp. Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
JP2001111123A (ja) 1999-10-12 2001-04-20 Sumitomo Electric Ind Ltd Ｓｑｕｉｄ素子
US7015499B1 (en) 1999-12-01 2006-03-21 D-Wave Systems, Inc. Permanent readout superconducting qubit
KR100372889B1 (ko) 1999-12-21 2003-02-19 한국전자통신연구원 경사형 모서리 조셉슨 접합소자 및 그 제조방법
US6495854B1 (en) 1999-12-30 2002-12-17 International Business Machines Corporation Quantum computing with d-wave superconductors
US6459097B1 (en) 2000-01-07 2002-10-01 D-Wave Systems Inc. Qubit using a Josephson junction between s-wave and d-wave superconductors
CA2406371A1 (en) * 2000-04-17 2001-10-25 Martin Gall Electromigration early failure distribution in submicron interconnects
US6624122B1 (en) 2000-06-21 2003-09-23 The Regents Of The University Of California High critical current superconducting tapes
US7539875B1 (en) 2000-06-27 2009-05-26 Microsoft Corporation Secure repository with layers of tamper resistance and system and method for providing same
US6569252B1 (en) 2000-06-30 2003-05-27 International Business Machines Corporation Semi-aqueous solvent cleaning of paste processing residue from substrates
US6440870B1 (en) 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6517944B1 (en) 2000-08-03 2003-02-11 Teracomm Research Inc. Multi-layer passivation barrier for a superconducting element
US6627915B1 (en) 2000-08-11 2003-09-30 D-Wave Systems, Inc. Shaped Josephson junction qubits
US20020117738A1 (en) 2000-12-22 2002-08-29 Amin Mohammad H.S. Quantum bit with a multi-terminal junction and loop with a phase shift
WO2002069411A2 (en) 2000-12-22 2002-09-06 D-Wave Systems, Inc. Phase shift device in superconductor logic
JP2002286959A (ja) 2000-12-28 2002-10-03 Canon Inc 半導体装置、光電融合基板、及びそれらの製造方法
US6627916B2 (en) 2001-03-31 2003-09-30 D-Wave Systems, Inc. High sensitivity, directional DC-squid magnetometer
US6420189B1 (en) 2001-04-27 2002-07-16 Advanced Micro Devices, Inc. Superconducting damascene interconnected for integrated circuit
US20020180006A1 (en) 2001-05-31 2002-12-05 Marcel Franz Ferroelectric-superconductor heterostructures in solid state quantum computing systems
US6803599B2 (en) 2001-06-01 2004-10-12 D-Wave Systems, Inc. Quantum processing system for a superconducting phase qubit
US6518673B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
US6531731B2 (en) 2001-06-15 2003-03-11 Motorola, Inc. Integration of two memory types on the same integrated circuit
ATE508482T1 (de) 2001-08-22 2011-05-15 Int Superconductivity Tech Hochtemperatursupraleitender josephson-kontakt, supraleitendes elektronisches bauelement damit und verfahren zur herstellung des hochtemperatursupraleitenden josephson-kontakts
US20030107033A1 (en) 2001-12-06 2003-06-12 Alexander Tzalenchuk Trilayer heterostructure junctions
US20030068832A1 (en) 2001-08-29 2003-04-10 Yuri Koval Submicron closed-form josephson junctions
AU2002322942A1 (en) 2001-08-29 2003-03-10 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6979836B2 (en) 2001-08-29 2005-12-27 D-Wave Systems, Inc. Superconducting low inductance qubit
US20030102470A1 (en) 2001-08-30 2003-06-05 Evgeni Il'ichev Oxygen doping of josephson junctions
JP4711249B2 (ja) * 2002-08-01 2011-06-29 独立行政法人産業技術総合研究所 超伝導集積回路及びその作製方法
JP2004079882A (ja) 2002-08-21 2004-03-11 National Institute Of Advanced Industrial & Technology ジョセフソン接合の作成方法及び装置
US20040087081A1 (en) 2002-11-01 2004-05-06 Aitchison Bradley J. Capacitor fabrication methods and capacitor structures including niobium oxide
US7060508B2 (en) * 2003-02-12 2006-06-13 Northrop Grumman Corporation Self-aligned junction passivation for superconductor integrated circuit
US20040191697A1 (en) 2003-03-24 2004-09-30 Communications Research Laboratory Method for processing a niobium type thin film and method for manufacturing a superconducting integrated circuit
JP2004303820A (ja) 2003-03-28 2004-10-28 Fujitsu Ltd 超伝導回路
CN100346491C (zh) 2003-06-18 2007-10-31 南京大学 高温超导材料本征结的制备方法
US7081417B2 (en) * 2003-06-27 2006-07-25 Hitachi, Ltd. Manufacturing method for electronic device and multiple layer circuits thereof
US7091132B2 (en) 2003-07-24 2006-08-15 Applied Materials, Inc. Ultrasonic assisted etch using corrosive liquids
US20050062131A1 (en) 2003-09-24 2005-03-24 Murduck James Matthew A1/A1Ox/A1 resistor process for integrated circuits
US7247603B2 (en) 2003-10-23 2007-07-24 Star Cryoelectronics Charge dissipative dielectric for cryogenic devices
US7135701B2 (en) 2004-03-29 2006-11-14 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
CN100585629C (zh) 2004-12-23 2010-01-27 D-波系统公司 包括量子装置的模拟处理器
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US7341978B2 (en) 2005-03-04 2008-03-11 Lsi Logic Corporation Superconductor wires for back end interconnects
US7898282B2 (en) 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7639035B2 (en) 2005-04-26 2009-12-29 D-Wave Systems, Inc. Qubit state copying
US7624088B2 (en) 2005-08-03 2009-11-24 D-Wave Systems Inc. Analog processor comprising quantum devices
KR100753049B1 (ko) 2005-11-28 2007-08-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택플러그 형성 방법
KR101309677B1 (ko) 2006-01-27 2013-09-17 디-웨이브 시스템즈, 인코포레이티드 단열 양자 연산 방법
US7518481B2 (en) * 2006-06-30 2009-04-14 Intel Corporation Slotted magnetic material for integrated circuit inductors
DE102006040585B4 (de) 2006-08-30 2013-02-07 Infineon Technologies Ag Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
CN101548288B (zh) 2006-12-05 2013-04-24 D-波系统公司 用于量子处理器元件本地编程的系统、方法和装置
US8195596B2 (en) 2007-01-12 2012-06-05 D-Wave Systems Inc. Systems, devices, and methods for interconnected processor topology
US7843209B2 (en) 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
WO2008138150A1 (en) 2007-05-14 2008-11-20 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US20090033353A1 (en) * 2007-07-31 2009-02-05 Pdf Solutions Systems and methods for electrical characterization of inter-layer alignment
EP2206078B1 (en) 2007-09-24 2019-08-28 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
JP2009111306A (ja) 2007-11-01 2009-05-21 Hitachi Ltd ジョセフソン接合を備えた電子デバイスとその製造方法
US8190548B2 (en) 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
US7871902B2 (en) 2008-02-13 2011-01-18 Infineon Technologies Ag Crack stop trenches
CA2719343C (en) 2008-03-24 2017-03-21 Paul Bunyk Systems, devices, and methods for analog processing
US8611974B2 (en) 2008-06-03 2013-12-17 D-Wave Systems Inc. Systems, methods and apparatus for superconducting demultiplexer circuits
US8179133B1 (en) 2008-08-18 2012-05-15 Hypres, Inc. High linearity superconducting radio frequency magnetic field detector
EP2340572B1 (en) 2008-09-03 2017-07-26 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
WO2010099312A2 (en) 2009-02-27 2010-09-02 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US8571614B1 (en) * 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8301214B1 (en) 2010-01-08 2012-10-30 Hypres, Inc. System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits
JP2014504057A (ja) 2010-11-11 2014-02-13 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導磁束量子ビット読出しのためのシステム及び方法
US9761666B2 (en) 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US8987181B2 (en) 2011-11-08 2015-03-24 Dynaloy, Llc Photoresist and post etch residue cleaning solution
US9355362B2 (en) 2011-11-11 2016-05-31 Northrop Grumman Systems Corporation Quantum bits and method of forming the same
JP5771137B2 (ja) 2011-12-21 2015-08-26 公益財団法人国際超電導産業技術研究センター 高温超電導磁気センサ
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US8644898B1 (en) 2012-05-01 2014-02-04 The United States Of America As Represented By The Secretary Of The Navy Superconductor device having a pattern of engineered defects for controlling magnetic flux
US8742594B2 (en) 2012-09-14 2014-06-03 International Business Machines Corporation Structure and method of making an offset-trench crackstop that forms an air gap adjacent to a passivated metal crackstop
US9329227B2 (en) * 2012-10-24 2016-05-03 Nvidia Corporation Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
ES2846823T3 (es) 2013-03-15 2021-07-29 Intra Cellular Therapies Inc Compuestos orgánicos
US9495644B2 (en) 2013-07-24 2016-11-15 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor by reducing errors
WO2015069331A1 (en) 2013-07-30 2015-05-14 Pickrell Gary R Superconducting fiber and efficient cryogenic cooling
US9183508B2 (en) 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US9741918B2 (en) * 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9634224B2 (en) * 2014-02-14 2017-04-25 D-Wave Systems Inc. Systems and methods for fabrication of superconducting circuits
US9520180B1 (en) * 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
JP6059754B2 (ja) 2014-03-20 2017-01-11 富士フイルム株式会社 組成物、硬化性組成物、透明膜、固体撮像素子および表示装置
CN107004755B (zh) 2014-08-13 2020-11-24 D-波系统公司 形成具有低磁噪声的超导布线层的方法
US9685935B2 (en) 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US10381542B2 (en) 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
EP3266063B1 (en) * 2015-05-14 2020-03-18 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
GB2566189B (en) 2016-05-03 2020-09-02 D Wave Systems Inc Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US20190288176A1 (en) * 2016-06-13 2019-09-19 Intel Corporation Suspended josephson junctions
US20190267692A1 (en) * 2016-08-15 2019-08-29 Intel Corporation Stripline and microstrip transmission lines for qubits
US10312141B2 (en) 2016-08-16 2019-06-04 Northrop Grumman Systems Corporation Preclean methodology for superconductor interconnect fabrication
WO2018063206A1 (en) 2016-09-29 2018-04-05 Intel Corporation On-chip control logic for qubits
US10528886B2 (en) 2016-10-06 2020-01-07 D-Wave Systems Inc. Quantum flux parametron based structures (e.g., muxes, demuxes, shift registers), addressing lines and related methods
CN110235150B (zh) 2016-12-29 2023-05-12 谷歌有限责任公司 选择性覆盖以减少量子比特失相
JP7223711B2 (ja) 2017-02-01 2023-02-16 ディー－ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製造のためのシステム及び方法
JP6810280B2 (ja) 2017-03-13 2021-01-06 グーグル エルエルシーＧｏｏｇｌｅ ＬＬＣ 積層型量子コンピューティングデバイスにおける回路要素の集積
US10141493B2 (en) 2017-04-11 2018-11-27 Microsoft Technology Licensing, Llc Thermal management for superconducting interconnects
US10276504B2 (en) 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US11295225B2 (en) 2017-07-07 2022-04-05 D-Wave Systems Inc. Superconducting quantum processor and method of operating same
US11450938B2 (en) 2017-09-13 2022-09-20 Google Llc Hybrid kinetic inductance devices for superconducting quantum computing
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
US10243132B1 (en) 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US20200266234A1 (en) 2018-04-20 2020-08-20 D-Wave Systems Inc. Systems and methods for fabrication of superconducting devices
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US12102017B2 (en) 2019-02-15 2024-09-24 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
BR112021020936A2 (pt) 2019-04-19 2022-01-25 Ibm Estruturas de sintonia de frequência qubit e métodos de fabricação para dispositivos de computação quântica flip chip
EP4070392A4 (en) 2019-12-05 2024-01-03 D-Wave Systems Inc. SYSTEMS AND METHODS FOR PRODUCING SUPERCONDUCTING INTEGRATED CIRCUITS
US20230189665A1 (en) 2020-05-11 2023-06-15 D-Wave Systems Inc. Kinetic inductance devices, methods for fabricating kinetic inductance devices, and articles employing the same
US20210375516A1 (en) 2020-05-29 2021-12-02 D-Wave Systems Inc. Superconducting tunable inductance
US20230240154A1 (en) 2020-06-23 2023-07-27 D-Wave Systems Inc. Methods for fabricating superconducting integrated circuits
CA3208433A1 (en) 2021-02-19 2022-08-25 Colin C. Enderud Systems and methods for fabrication of superconducting integrated circuits with improved coherence

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039244A (ja) 2003-06-27 2005-02-10 Hitachi Ltd 電子デバイスとその多層配線の形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TOLPYGO, Sergey K. et al.，Advanced Fabrication Processes for Superconducting Very Large-Scale Integrated Circuits，IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY，2016年01月19日，VOL. 26, NO. 3，1100110，DOI: 10.1109/TASC.2016.2519388

Also Published As

Publication number Publication date
EP4142457B1 (en) 2024-07-10
EP4443484A2 (en) 2024-10-09
JP2020509608A (ja) 2020-03-26
CN110462857A (zh) 2019-11-15
US11038095B2 (en) 2021-06-15
US20210384406A1 (en) 2021-12-09
WO2018144601A1 (en) 2018-08-09
EP4142457A1 (en) 2023-03-01
CN110462857B (zh) 2024-02-27
EP3577700A4 (en) 2020-10-07
US20200144476A1 (en) 2020-05-07
EP3577700B1 (en) 2022-03-30
EP4443484A3 (en) 2025-01-08
US11957065B2 (en) 2024-04-09
EP3577700A1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
JP7223711B2 (ja) 超伝導集積回路の製造のためのシステム及び方法
JP7212002B2 (ja) 超伝導集積回路の製作のためのシステムおよび方法
TWI401745B (zh) Semiconductor device and manufacturing method thereof
US11855128B2 (en) Metal insulator metal (MIM) structure and manufacturing method thereof
CN110495001A (zh) 磁性隧穿接合元件制程/前图案化的晶种层的整合方法
WO2018065833A1 (en) Superconducting electronic integrated circuit
CN114093813A (zh) 一种用于半导体器件的接触孔的制作方法
US11882771B2 (en) Smooth metal layers in Josephson junction devices
JP2003218431A (ja) 磁気トンネル接合素子の製法
US20230187355A1 (en) Method to Produce Buried Nb Lines Surrounded by Ti
TWI635597B (zh) 用於製造具有記憶體單元之積體電路的方法
US20230134994A1 (en) Systems and methods for nitridization of niobium traces
CN110047799A (zh) 半导体器件的制造方法及半导体器件
US12148617B2 (en) Structure and method to pattern pitch lines
US20230055603A1 (en) Enhanced patterning process for qubit fabrication
JP2010165762A (ja) 半導体装置及びその製造方法
JPS6047445A (ja) 半導体装置の製造方法
JPH04146622A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7223711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150