CN110495001A - 磁性隧穿接合元件制程/前图案化的晶种层的整合方法 - Google Patents
磁性隧穿接合元件制程/前图案化的晶种层的整合方法 Download PDFInfo
- Publication number
- CN110495001A CN110495001A CN201880023888.7A CN201880023888A CN110495001A CN 110495001 A CN110495001 A CN 110495001A CN 201880023888 A CN201880023888 A CN 201880023888A CN 110495001 A CN110495001 A CN 110495001A
- Authority
- CN
- China
- Prior art keywords
- layer
- seed layer
- bottom electrode
- patterned
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000010354 integration Effects 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims description 14
- 230000005641 tunneling Effects 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005389 magnetism Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 118
- 230000008569 process Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000005292 diamagnetic effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
描述一种蚀刻磁性隧穿接合(MTJ)结构的方法。在基底(10)上提供底电极层(12)。在底电极层上沉积晶种层(16)。图案化晶种层和底电极层。于图案化的晶种层和底电极层上方沉积介电层，并将其平坦化，其中露出晶种层。其后，在图案化的晶种层上沉积磁性隧穿接合层的堆叠(30)，包括扎钉层(18)、隧穿阻障层(20)、和自由层(22)。接着，图案化磁性隧穿接合堆叠，以形成磁性隧穿接合元件。因为在磁性隧穿接合图案化的步骤之前，图案化晶种层，元件暴露于蚀刻等离子体气体的时间缩短，而因此最小化蚀刻的损害。
Description
技术领域
本公开涉及磁性隧穿接合(magnetic tunneling junction,MTJ)的总体领域，且更特别在形成磁性隧穿接合结构的蚀刻方法。
背景技术
磁抗元件的制造通常牵涉一连串的制程步骤，期间沉积然后图案化许多层金属和介电层，以形成抗磁堆叠和用来电性连接的电极。抗磁堆叠通常包括元件的自由和扎钉层，其被一或多介电层包夹，并作为磁性隧穿接合(MTJ)元件的隧穿接合功能。
在磁性随机存取存储器(magnetic random access memory,MRAM)技术中的一个关键挑战是在不损害元件的情况下图案化磁性隧穿接合(MTJ)堆叠。在磁性隧穿接合堆叠中使用的薄磁性层很容易地在等离子体蚀刻制程中被损害。因此，期望一个制造磁性隧穿接合元件的制程方案，能最小化隧穿接合暴露于等离子体制程的时间。
美国专利第6,849,465号(Park等人)和第9,373,782号(Li等人)启示了首先图案化底电极，然后再沉积和图案化磁性隧穿接合堆叠，但是这些方法与本公开不同。
发明内容
本公开的目的是要提供一个形成磁性隧穿接合结构的改善方法。
而本公开的另一个目的是提供一个磁性隧穿接合元件图案化的方法，其方法能最小化长时间暴露于蚀刻等离子体气体对元件所造成的蚀刻伤害。
根据本公开的目的，实现了一个蚀刻磁性隧穿接合(MTJ)结构的方法。在基底上提供底电极层。在底电极层上沉积晶种层。图案化晶种层和底电极层。于图案化的晶种层和底电极层上方沉积介电层，并将其平坦化。其后，在图案化的晶种层上沉积磁性隧穿接合层的堆叠，包括扎钉层、隧穿阻障层、和自由层。接着，图案化磁性隧穿接合堆叠，以形成磁性隧穿接合元件。因为在磁性隧穿接合图案化的步骤之前，图案化晶种层，元件暴露于蚀刻等离子体气体的时间缩短，而因此最小化蚀刻的损害。
附图说明
在说明书附图中形成本说明的实质部分，示出于：
图1是现有技术的磁性隧穿接合的制程顺序的流程图。
图2和图3是现有技术的制程中步骤的剖面示意图。
图4是本公开的第一优选实施例的流程图。
图5至图8A和图8B示出了在本公开的第一优选实施例中的步骤的剖面示意图。
图8A和图8B示出了在本公开的优选实施例中的两个晶种层宽度选项的剖面示意图。
图9是本公开的第二优选实施例的流程图。
图10至图13示出了在本公开的第二优选实施例中的步骤的剖面示意图。
具体实施方式
描述一种新颖的整合方案，用以避免由于长时间暴露于等离子体制程，对磁性隧穿接合层所造成的损害。图1是示出形成磁性隧穿接合(MTJ)元件的标准方法的流程图，其元件如图2和图3中的剖面示意图所示。
如图1所示，在第一步骤101中，打造一个含有导孔的互补式金属氧化物半导体基底，以和后续形成的磁性隧穿接合元件连接。基底10示出于图2。接着，在步骤102中，图案化底电极。图2示出了底电极12，以及后续被沉积和平坦化的介电层14。接着，在步骤103中，沉积磁性隧穿接合膜层，包括晶种层16、扎钉层18、阻障层20、自由层22、和盖层24，如图2所示。这些层组成磁性隧穿接合膜的堆叠30。
在步骤104中，制作光刻胶图案以图案化磁性隧穿接合元件。图2示出了图案化的硬遮罩32。在步骤105中，蚀刻磁性隧穿接合堆叠。图3示出了磁性隧穿接合堆叠的蚀刻，其包括晶种层16。使用硬遮罩蚀刻磁性膜堆叠。磁性隧穿接合层非常薄，且能轻易地在等离子体蚀刻中被损害。在标准磁性随机存取存储器蚀刻制程中，蚀刻等离子体可物理性地或化学性地损害这些层，或可造成含金属残留物的再沉积。这可归咎于在蚀刻制程中形成的副产物的低蚀刻选择比和非挥发性质。这样的残留物可沿着图案化的膜堆叠的侧壁累积，并形成导电路径，如在图3中的35所示。此导电路径或损害的层可在磁性随机存取存储器元件内造成电性短路(例如，在被隧穿层分隔开的磁性层之间)，或可降低磁性随机存取存储器元件的性能，或磁性随机存取存储器元件根本无法有正常技术效果。
本公开的基本概念是创造一个新颖制程整合方案，以最小化磁性层的物理性或化学性的伤害，和减少含金属残留物的再沉积。磁性存储器元件的底层是晶种层。晶种层的用意是提升大结晶粒的成长，且有时候也提供正确的结晶方向。晶种层需要够厚来达到这些用意。可约整体磁性隧穿接合堆叠厚度的1/3。因为这样的厚度，有时候需要很长的时间来蚀刻晶种层，以及很长的过度蚀刻时间以确认没有残留物留在表面上。如此长时间暴露在蚀刻等离子体气体可对其他关键层(例如，扎钉层、阻障层、和自由层)造成物理性或化学性损害，且也可造成含金属残留物35，沿着侧壁再沉积，如图3所示。若能减少蚀刻时间，也可减少物理性或化学性损害和沿着侧壁的再沉积物。
本公开的重要特征是晶种层蚀刻制程和底电极蚀刻的结合。将沉积晶种层以及底电极的沉积。
图4是本公开的第一优选实施例制程的流程图。也参照图5至图8A和图8B。在步骤401中，打造一个含有导孔的互补式金属氧化物半导体基底，以和后续形成的磁性隧穿接合元件连接。基底10示出于图5。接着，在步骤402中，图案化底电极和晶种层。图5示出了底电极12、晶种层16、和保护层17，要使用如Ta或TiN作为硬遮罩，来蚀刻晶种层。可使用晶种层作为硬遮罩来蚀刻底电极，一起图案化底电极和晶种层，或使用两个光微影步骤分别图案化，并在后续平坦化。光刻胶图案42示出于图5中。
图6示出了图案化的底电极12和晶种层16。沉积和平坦化介电层14，如图7所示。通过化学机械研磨(CMP)或另一个平坦化制程，在形成介电层14之前或之后，来移除保护层17。也可在磁性隧穿接合膜沉积之前的溅击蚀刻中，移除保护层17。在磁性隧穿接合膜的沉积之前，如在平坦化步骤之中，露出晶种层。
现在，在步骤403中，沉积磁性隧穿接合膜层，包括扎钉层18、阻障层20、自由层22、和盖层24，如图7所示。此堆叠的第一层将直接接触晶种层16。这些层组成磁性隧穿接合膜的堆叠30。在磁性隧穿接合层的堆叠顶端沉积硬遮罩层32。
在步骤404中，制作光刻胶图案以图案化磁性隧穿接合元件，并移转此图案至硬遮罩32。在步骤405中，蚀刻磁性隧穿接合堆叠。图8示出了磁性隧穿接合堆叠的蚀刻。由于晶种层16已经被图案化，隧穿接合蚀刻时间显着地减少。故将有较少的蚀刻损害和在侧壁上较少的再沉积物。前图案化的晶种层可大于、等于、或些微小于磁性隧穿接合元件。图8a示出了比磁性隧穿接合元件大的晶种层，以及图8b示出了比磁性隧穿接合元件小的晶种层。在相等或较小的晶种层的情形中，在侧壁上的金属再沉积物将减少再更多，由于在过度蚀刻中，只将露出介电材料14。
图9是本公开的第二优选实施例制程的流程图。也参照图10至图13。在步骤901中，打造一个含有导孔的互补式金属氧化物半导体基底，以和后续形成的磁性隧穿接合元件连接。基底10示出于图10。接着，在步骤902中，图案化底电极和部分晶种层。图10示出了底电极层12、晶种层16a、和保护层17，要使用如Ta或TiN作为硬遮罩，来蚀刻晶种层。可使用晶种层作为硬遮罩来蚀刻底电极，一起图案化底电极和晶种层，或使用两个光微影步骤分别图案化，并在后续平坦化。可沉积预期晶种层厚度的约60％和80％之间，最佳是约80％，作为晶种层16a。之后将沉积其厚度的20％作为晶种层16b。
若沉积薄晶种层以及磁性隧穿接合膜，薄晶种层可在晶种层和磁性隧穿接合膜之间优选地充当结晶成长连续性的缓冲层。在现在沉积和图案化大部分晶种层将提供减少暴露于等离子体的时间的优势；而当沉积磁性隧穿接合层时，也提供结晶成长连续性的薄缓冲层。
图11示出了图案化的底电极12和晶种层16a。沉积和平坦化介电层14，如图12所示。通过化学机械研磨(CMP)或另一个平坦化制程，在形成介电层14之前或之后，来移除保护层17。也可在磁性隧穿接合膜沉积之前的溅击蚀刻中，移除保护层17。通过如平坦化步骤，将露出晶种层16a。
现在，在步骤903中，沉积剩余的晶种层16b，约预期晶种层厚度的20％，并直接接触第一晶种层16a，接着是剩余磁性隧穿接合膜层，包括扎钉层18、阻障层20、自由层22、和盖层24，如图12所示。这些层组成磁性隧穿接合膜的堆叠30。在磁性隧穿接合层的堆叠顶端沉积硬遮罩层32。
在步骤904中，制作光刻胶图案以图案化磁性隧穿接合元件，并移转此图案至硬遮罩32。在步骤905中，蚀刻磁性隧穿接合堆叠。图13示出了磁性隧穿接合堆叠的蚀刻。由于只有要蚀刻薄晶种层16b以及剩余的磁性隧穿接合膜层，隧穿接合蚀刻时间显着地减少。故将有较少的蚀刻损害和在侧壁上较少的再沉积物。如同在第一实施例中，前图案化的晶种层16a可大于、等于、或些微小于磁性隧穿接合元件。
在这第二实施例中，隧穿接合层将成长在连续晶种层顶端；然而，蚀刻时间会显着地减少，由于在磁性隧穿接合蚀刻之前，将蚀刻大多数晶种层材料以及底电极。因此，将有较少的蚀刻损害和在侧壁上较少的再沉积物。
沉积晶种层以及底电极层，并一起图案化它们，将减少磁性隧穿接合元件的蚀刻时间，故减少蚀刻损害和沿着磁性隧穿接合侧壁的金属再沉积物。这样应该显着地改善电性短路问题，并也改善元件特性。图案化晶种层，使其宽度等于或窄于磁性隧穿接合元件的选项更加减少沿着侧壁的金属再沉积物。选项中，除了沉积全部晶种层以及底电极，沉积大部分，约80％，的晶种层以及底电极层，且一起图案化晶种层和底电极层。如此一来，将只有沉积薄晶种以及其他磁性隧穿接合膜的堆叠层，以减少磁性隧穿接合元件蚀刻时间，故获得较少的蚀刻损害和沿着磁性隧穿接合侧壁较少的金属再沉积物。晶种层可约整个磁性隧穿接合堆叠厚度的1/3。在沉积磁性隧穿接合层之前，移除晶种层的蚀刻可使磁性隧穿接合堆叠的蚀刻时间减少至一半。
虽然已示出了本公开的优选实施例，且详细描述其形态，在本公开所属技术领域中技术人员将轻易地理解，在不悖离本公开的精神或权利要求的范围下，可作各种变更。
Claims (18)
1.一种蚀刻磁性隧穿接合(MTJ)结构的方法，包括：
提供一底电极层在一基底上；
沉积一晶种层在所述底电极层上；
图案化所述晶种层和所述底电极层；
沉积一介电层于图案化的所述晶种层和底电极层上方，并平坦化所述介电层，其中所述晶种层被露出；
其后，沉积一磁性隧穿接合层的堆叠在所述图案化的晶种层上，包括一扎钉层、一穿隧阻障层、和一自由层；以及
图案化所述磁性隧穿接合堆叠以形成一磁性隧穿接合元件。
2.根据权利要求1所述的方法，其中图案化所述晶种层使其宽度等于所述磁性隧穿接合元件宽度。
3.根据权利要求1所述的方法，其中图案化所述晶种层使其宽度比所述磁性隧穿接合元件宽度较宽。
4.根据权利要求1所述的方法，其中图案化所述晶种层使其宽度比所述磁性隧穿接合元件宽度较窄。
5.根据权利要求1所述的方法，其中所述晶种层是一第一晶种层，且还包括：
沉积一第二晶种层于图案化的所述第一晶种层上方，其中所述第一晶种层的一第一厚度约介于所述第一和第二晶种层总和的一第二厚度的60％和80％之间；以及
图案化所述第二晶种层作为所述磁性隧穿接合堆叠的一部分。
6.根据权利要求1所述的方法，其中所述晶种层和所述底电极层被分别图案化。
7.根据权利要求1所述的方法，其中所述晶种层和所述底电极层被一起图案化。
8.一种蚀刻磁性隧穿接合结构的方法，包括：
提供一底电极层在一基底上；
沉积一晶种层在所述底电极层上；
图案化所述晶种层和所述底电极层；
沉积一介电层于图案化的所述晶种层和底电极层上方，并平坦化所述介电层，其中所述晶种层被露出；
其后，沉积一磁性隧穿接合层的堆叠在所述图案化的晶种层上，包括一扎钉层、一穿隧阻障层、和一自由层；以及
图案化所述磁性隧穿接合堆叠以形成一磁性隧穿接合元件，其中图案化所述晶种层使其宽度等于或小于所述磁性隧穿接合元件宽度。
9.根据权利要求8所述的方法，其中所述晶种层是一第一晶种层，且还包括：
沉积一第二晶种层于图案化的所述第一晶种层上方，其中所述第一晶种层的一第一厚度约介于所述第一和第二晶种层总和的一第二厚度的60％和80％之间；以及
图案化所述第二晶种层作为所述磁性隧穿接合堆叠的一部分。
10.根据权利要求8所述的方法，其中所述晶种层和所述底电极层被分别图案化。
11.根据权利要求8所述的方法，其中所述晶种层和所述底电极层被一起图案化。
12.一种蚀刻磁性隧穿接合结构的方法，包括：
提供一底电极层在一基底上；
沉积一第一晶种层在所述底电极层上；
图案化所述第一晶种层和所述底电极层；
沉积一介电层于图案化的所述第一晶种层和底电极层上方，并平坦化所述介电层，其中所述第一晶种层被露出；
其后，沉积一磁性隧穿接合层的堆叠在所述图案化的第一晶种层上，包括一第二晶种层、一扎钉层、一穿隧阻障层、和一自由层；以及
图案化所述磁性隧穿接合堆叠以形成一磁性隧穿接合元件。
13.根据权利要求12所述的方法，其中图案化所述第一晶种层使其宽度等于所述磁性隧穿接合元件宽度。
14.根据权利要求12所述的方法，其中图案化所述第一晶种层使其宽度比所述磁性隧穿接合元件宽度较宽。
15.根据权利要求12所述的方法，其中图案化所述第一晶种层使其宽度比所述磁性隧穿接合元件宽度较窄。
16.根据权利要求12所述的方法，其中所述第一晶种层的一第一厚度约介于所述第一和第二晶种层总和的一第二厚度的60％和80％之间。
17.根据权利要求12所述的方法，其中所述第一晶种层和所述底电极层被分别图案化。
18.根据权利要求12所述的方法，其中所述第一晶种层和所述底电极层被一起图案化。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/479,497 | 2017-04-05 | ||
| US15/479,497 US9972777B1 (en) | 2017-04-05 | 2017-04-05 | MTJ device process/integration method with pre-patterned seed layer |
| PCT/US2018/021286 WO2018186983A1 (en) | 2017-04-05 | 2018-03-07 | Mtj device process/integration method with pre-patterned seed layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110495001A true CN110495001A (zh) | 2019-11-22 |
Family
ID=61800680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880023888.7A Pending CN110495001A (zh) | 2017-04-05 | 2018-03-07 | 磁性隧穿接合元件制程/前图案化的晶种层的整合方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9972777B1 (zh) |
| KR (1) | KR102207126B1 (zh) |
| CN (1) | CN110495001A (zh) |
| DE (1) | DE112018001890T5 (zh) |
| WO (1) | WO2018186983A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170047683A (ko) * | 2015-10-23 | 2017-05-08 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US10374153B2 (en) * | 2017-12-29 | 2019-08-06 | Spin Memory, Inc. | Method for manufacturing a magnetic memory device by pre-patterning a bottom electrode prior to patterning a magnetic material |
| US10680168B2 (en) * | 2018-04-06 | 2020-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ion beam etching fabricated sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices |
| US10868237B2 (en) | 2018-08-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
| US11476415B2 (en) * | 2018-11-30 | 2022-10-18 | International Business Machines Corporation | Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features |
| KR20230052123A (ko) * | 2021-10-12 | 2023-04-19 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815248B2 (en) * | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
| US7394626B2 (en) * | 2002-11-01 | 2008-07-01 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
| US6921953B2 (en) * | 2003-04-09 | 2005-07-26 | Micron Technology, Inc. | Self-aligned, low-resistance, efficient MRAM read/write conductors |
| US6849465B2 (en) | 2003-06-20 | 2005-02-01 | Infineon Technologies Ag | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition |
| US8536063B2 (en) * | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
| US8866242B2 (en) | 2011-11-10 | 2014-10-21 | Qualcomm Incorporated | MTJ structure and integration scheme |
| US8574928B2 (en) * | 2012-04-10 | 2013-11-05 | Avalanche Technology Inc. | MRAM fabrication method with sidewall cleaning |
| US9166154B2 (en) * | 2012-12-07 | 2015-10-20 | Avalance Technology, Inc. | MTJ stack and bottom electrode patterning process with ion beam etching using a single mask |
-
2017
- 2017-04-05 US US15/479,497 patent/US9972777B1/en active Active
-
2018
- 2018-03-07 WO PCT/US2018/021286 patent/WO2018186983A1/en active Application Filing
- 2018-03-07 CN CN201880023888.7A patent/CN110495001A/zh active Pending
- 2018-03-07 DE DE112018001890.3T patent/DE112018001890T5/de active Pending
- 2018-03-07 KR KR1020197032682A patent/KR102207126B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102207126B1 (ko) | 2021-01-26 |
| KR20190130169A (ko) | 2019-11-21 |
| DE112018001890T5 (de) | 2020-01-02 |
| US9972777B1 (en) | 2018-05-15 |
| WO2018186983A1 (en) | 2018-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11778919B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
| CN110495001A (zh) | 磁性隧穿接合元件制程/前图案化的晶种层的整合方法 | |
| US10847715B2 (en) | Magnetoresistive device and method of manufacturing same | |
| KR102330561B1 (ko) | 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물 | |
| EP3531461B1 (en) | Fabrication of large height top metal electrodes for sub-60 nm width magnetic tunnel junctions of magnetoresistive random access memory devices | |
| US8828742B2 (en) | Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer | |
| US8546263B2 (en) | Method of patterning of magnetic tunnel junctions | |
| US9722174B1 (en) | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices | |
| CN111063797B (zh) | 磁通道接面结构与其制造方法 | |
| KR102105726B1 (ko) | 디바이스 제조 방법 | |
| CN103794717B (zh) | 一种包含介电层的嵌入型磁隧道结器件的制造方法 | |
| JP2003347519A (ja) | マグネティックｒａｍの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191122 |