JP7163002B2 - プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 - Google Patents
プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 Download PDFInfo
- Publication number
- JP7163002B2 JP7163002B2 JP2016104430A JP2016104430A JP7163002B2 JP 7163002 B2 JP7163002 B2 JP 7163002B2 JP 2016104430 A JP2016104430 A JP 2016104430A JP 2016104430 A JP2016104430 A JP 2016104430A JP 7163002 B2 JP7163002 B2 JP 7163002B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- state
- information processing
- processor
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims description 64
- 230000010365 information processing Effects 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 6
- 230000007704 transition Effects 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 description 66
- 230000015654 memory Effects 0.000 description 46
- 230000007958 sleep Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 16
- 230000007246 mechanism Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000004043 responsiveness Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 102100031786 Adiponectin Human genes 0.000 description 2
- 101000775469 Homo sapiens Adiponectin Proteins 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00891—Switching on or off, e.g. for saving power when not in use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00912—Arrangements for controlling a still picture apparatus or components thereof not otherwise provided for
- H04N1/00933—Timing control or synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
図1は、MFP101の概略構成を示すブロック図である。
CPU301がC7ステート~C10ステートにあるとき、CPU301は、動作を停止しているが、周辺デバイスは動作可能である。CPU301が低電力状態から復帰するトリガとしては、割り込みの発生やPCIeデバイスからPCIeホストデバイス(CPU301)への復帰トリガなどである。
MFP101は、コントローラ部104が稼働状態となるS0ステートを持つ。プリンタ部107やスキャナ部106などの機能ユニットを備えるMFP101は、CPU301に電力が供給される状態(S0ステート)で、プリンタ部107やスキャナ部106などへの電力供給を停止するモードを持つ。例えば、プリント処理を実行する場合には、CPU301及びプリンタ部107へ電力供給を行う必要があるが、スキャナ部106への電力供給を行う必要がない。一方で、スキャン処理を実行する場合には、CPU301及びスキャナ部106へ電力供給を行う必要があるが、プリンタ部107への電力供給を行う必要がない。さらに、外部装置102からの問い合わせに対して応答する場合には、CPU301へ電力供給を行う必要があるが、プリンタ部107及びスキャナ部106へ電力供給を行う必要がない。
S0ステートでは、コントローラ部104のCPU301に電力が供給されている。省電力を図るため、MFP101は、S3ステートに移行可能である。S3ステートは、サスペンド状態とも呼ばれる。S3ステートでは、CPU301への電力供給を停止して、MFP101の省電力を図っている。S3ステートでは、CPU301の状態などが汎用メモリ303に退避され、この汎用メモリ303はセルフリフレッシュモードになる。S3ステートから復帰する場合には、汎用メモリ303に退避された情報を使ってレジュームすることによって、ブートロムから起動を行う場合に比べて高速復帰することができる。
メインスイッチ207がオフ状態になると、MFP101への電力供給が停止されるS5ステートに移行する。S5ステートでは、CPU301に加えて、汎用メモリ303への電力供給も停止される。
電源オフモード(S5)は、MFP101の電源スイッチであるメインスイッチ207がオフされ、各ユニットへの電源供給が遮断されている状態である。メインスイッチ207がオン状態になると、スタンバイモード(S0)に移行する。スタンバイモード(S5)は、MFP101の全ユニットに電源供給される状態であって、コピー、プリントなど各種のジョブを実行している状態、あるいは、すぐにジョブを実行できる状態である。
待機応答モード(S0)は、電源部108のリレースイッチ202~204がオフされ、スキャナ部106、プリンタ部107及び操作部105への電力供給が停止される状態である。一方で、第1電源部205は、コントローラ部104及び操作部105の一部に電力を供給する。スタンバイモード及び待機応答モードは、共にS0ステートである。
スリープモード(S3)は、待機応答モード(S0)の電力状態から、さらに、CPU301及びIOコントローラ304への電力供給を停止した状態である。スリープモード(S3)は、MFP101をスリープモード(S3)からスタンバイモード(S0)や待機応答モード(S0)に復帰させるために必要な箇所にだけ電力を供給した低電力状態である。S3ステートでは、S0ステートと異なりCPU301への電力供給が停止される。具体的には、スリープモード(S3)では、図3の汎用メモリ303、操作部インターフェース305、電源制御部201、LANコントローラ307にのみ電力が供給されている。さらに、汎用メモリ303は、リフレッシュモードに移行する。LANコントローラ307は、外部装置102からの問い合わせに対して、LANコントローラ307で対応できる内容については、CPU301への電力供給を停止したまま応答する。これを代理応答と呼ぶ。なお、スリープモード(S3)において、PCIデバイスであるLANコントローラ307及びIOコントローラ304は、D3ステートとなっている。
表4に待機応答モード(S0)からスタンバイモード(S0)への復帰条件を示す。
表5にスリープモード(S3)から待機応答モード(S0)又はスタンバイモード(S0)への復帰条件を示す。
表6にスリープモード(S3)から電源オフモード(S5)への移行条件を示す。
MFP101がS0ステートのときに、ユーザがメインスイッチ207をオフ状態に動かした場合には、MFP101は、電源オフモード(S5)に移行する。なお、この電源オフモード(S5)は、サスペンド状態(ACPI規格のS3)であっても良いし、ハイバネーション状態(ACPI規格のS4)であっても良い。
表7に示すように、MFP101の電力モードがスタンバイモード(S0)のとき、PCIデバイスはD0ステートとなり、スリープモード(S3)のとき、PCIデバイスはD3ステートとなる。また、MFP101の電力モードが電源オフモード(S5)のとき、PCIデバイスへの電力供給は停止される。
PCIデバイスがD0ステートからD3ステートに移行する移行条件は、時間経過である。PCIデバイスは、MFP101の電力モードが待機応答モード(S0)であり、且つ、PCIデバイスがアイドル状態で所定時間経過した場合である。PCIデバイスは、MFP101の電力モードが変更されるのに比べて、頻繁にD0ステートとD3ステートとの間を遷移する。この所定時間は、数秒からミリ秒の時間に設定することができる。
PCIデバイスをD3ステートからD0ステートに復帰させる条件は、CPU301が復帰要因を検知した場合と、PCIデバイスが復帰要因を検知した場合である。すなわち、PCIデバイスは、D3ステートのときに、CPU301とPCIデバイスの両方からD0ステートへ復帰することができる。
アクティブ状態では、図7Aに示すように、CPU301は、C0ステートとなっており、PCIデバイスは、D0ステートとなっている。具体的には、アクティブ状態では、CPU301内の各部、IOコントローラ304内の各部、及び、LANコントローラ307の各部に電力が供給されている。なお、スタンバイモードでは、IOコントローラ304に接続されるプリンタ部107やスキャナ部106などの機能ユニットに電力が供給されている。
また、ローパワー状態では、図7Bに示すように、CPU301は、C7ステート~C9ステートの何れかの状態となっており、PCIデバイスは、D0ステートとなっている。CPU301は、C10ステートには移行しない。なお、CPU301に接続される汎用メモリ303は、セルフリフレッシュ状態となっている。ローパワー状態において、CPU301の第1PCIe I/F411、CPUコア412、メモリコントローラ413及び第2PCIe I/F415が省電力状態になっている。省電力状態とは、電力供給の停止、供給クロックの停止、供給クロックの周波数低減の何れかである。ローパワー状態において、IOコントローラ304のエンジンPCIe I/F421、エンジンCPU422、エンジンROM423、エンジンRAM424、スキャナI/F425、プリンタI/F426及びUSBI/F428が省電力状態になっている。また、ローパワー状態において、LANコントローラ307のLANI/F431、LANCPU432、LANROM433、LANPCIe I/F434、及び、LANRAM435が省電力状態になっている。
アクティブ状態では、図8Aに示すように、CPU301は、C0ステートとなっており、PCIデバイスは、D0ステートとなっている。具体的には、アクティブ状態では、CPU301内の各部、IOコントローラ304内の各部、及び、LANコントローラ307の各部に電力が供給されている。なお、待機応答モードでは、IOコントローラ304に接続されるプリンタ部107やスキャナ部106などの機能ユニットへの電力供給が停止されている。
また、ローパワー状態では、図8Bに示すように、CPU301は、C7ステート~C10ステートのいずれかの状態となっており、PCIデバイスは、D3ステートとなっている。待機応答モードにおけるローパワー状態では、CPU301は、C10ステートに移行可能である。なお、CPU301に接続される汎用メモリ303は、セルフリフレッシュ状態となっている。その他の電力状態は、上記したスタンバイモードにおけるローパワー状態と同様であるのでその説明を割愛する。
MFP101の電力モードが待機応答モードになる場合、Cステートを最大の深さのC10にしても問題がないので復帰時間は、C10に移行可能な10ms以上の値である11msとなる。MFP101の電力モードがスタンバイモードになる場合、CステートをC9ステートに制限するために、復帰時間は、C10に移行不能である10ms以下の値である9msとなる。スリープモードおよび電源オフではCステートは使用できないので変更はしない。
第1実施形態では、電力制御アプリケーションA1から通知される電力モードをインバンド若しくはアウトバンドで、IOコントローラ304に通知する例について説明した。第2実施形態では、CPU301から電源制御部201に通知される電力モードを、IOコントローラ304にも通知する例について説明する。
以上説明したように、第2実施形態では、CPU301がMFP101の電力モードを示すモード信号1000を利用して、復帰時間を変更するようにした。CPU301から出力される新たな信号を追加すること無く、復帰時間を変更することができる。
なお、上記した実施形態では、CPU301にPCI Express規格によって接続されるIOコントローラ304やLANコントローラ307が、LTRを実行することによって、復帰時間を通知することを説明した。本発明は、PCI Express規格で定義されるLTRだけに限定されるものでは無い。例えば、USB規格によって定義されるLTM(Latency Tolerance Message)を使って、USBデバイスがCPU301に対して復帰時間を通知しても良い。
104 コントローラ部
106 スキャナ部
107 プリンタ部
301 CPU
304 IOコントローラ
307 LANコントローラ
310 PCIeバス
320 PCIeバス
A1 電力制御アプリケーション
Claims (13)
- 第1電力モードと印刷装置と読取装置に電力が供給されない前記第1電力モードよりも省電力の第2電力モードに遷移可能な前記印刷装置と前記読取装置を有する情報処理装置であって、
オペレーティングシステムを実行し、オペレーティングシステム上で動作し前記情報処理装置の電力モードを制御する電力制御アプリケーションを実行し、通常動作可能な通常電力状態と前記通常電力状態よりも消費電力が低い複数の省電力状態に遷移可能なプロセッサと、
前記プロセッサとPCIe(Peripheral Component Interconnect Express)バスを介して通信可能なPCIeデバイスと、を備え、
前記電力制御アプリケーションは、前記プロセッサを介して前記PCIeデバイスに前記情報処理装置の電力モードを送信し、
前記PCIeデバイスは、前記プロセッサが前記省電力状態から前記通常電力状態に遷移する際に要する時間である復帰時間を前記情報処理装置の電力モードおよび前記PCIeデバイスの電力状態に基づいて決定し、前記プロセッサを介して前記オペレーティングシステムに決定した前記復帰時間を通知し、
前記オペレーティングシステムは、前記PCIeデバイスから前記プロセッサを介して通知された前記復帰時間以下の時間で前記通常電力状態に復帰できる電力状態を決定し、前記プロセッサは決定された前記電力状態に移行する
ことを特徴とする情報処理装置。 - 前記プロセッサとPCIe(Peripheral Component Interconnect Express)バスを介して通信可能な他のPCIeデバイスをさらに備え、
前記電力制御アプリケーションは、前記プロセッサを介して前記情報処理装置の電力モードを前記他のPCIeデバイスに送信し、
前記他のPCIeデバイスは、前記プロセッサが前記省電力状態から前記通常電力状態に遷移する際に要する時間である復帰時間を前記情報処理装置の電力モードおよび前記他のPCIeデバイスの電力状態に基づいて決定し、前記プロセッサを介して前記オペレーティングシステムに決定した前記復帰時間を送信し、
前記オペレーティングシステムは、前記PCIeデバイスから送信された復帰時間および前記他のPCIeデバイスから送信された復帰時間の中の最小の復帰時間以下の時間で前記通常電力状態に復帰できる電力状態を決定し、前記プロセッサは決定された前記電力状態に移行することを特徴とする請求項1に記載の情報処理装置。 - 前記電力制御アプリケーションは、前記情報処理装置を所定の電力モードに移行させる条件を満たしたときに、前記プロセッサを介して前記所定の電力モードを前記PCIeデバイスに送信する、ことを特徴とする請求項1又は2に記載の情報処理装置。
- 前記情報処理装置の電力モードが前記第1電力モードである場合、前記PCIeデバイスは、前記復帰時間として第1の復帰時間を前記プロセッサに送信し、前記情報処理装置の電力モードが前記第2電力モードである場合、前記PCIeデバイスは、前記復帰時間として前記第1の復帰時間と異なる第2の復帰時間を前記プロセッサに送信する、ことを特徴とする請求項1乃至3の何れか1項に記載の情報処理装置。
- 前記PCIeデバイスは、前記PCIeバスを介して、前記復帰時間を前記プロセッサに送信する、ことを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。
- 前記PCIeデバイスは、前記復帰時間として、LTR(Latency Tolerance Reporting)を前記プロセッサを介して前記オペレーティングシステムに送信する、ことを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
- 前記PCIeデバイスは、前記情報処理装置の電力モードと前記復帰時間とが関連したテーブルを持つ、ことを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。
- 前記PCIeデバイスは、画像処理を実行可能であり、画像処理した画像データを前記印刷装置に送信する、ことを特徴とする請求項1乃至7のいずれか1項に記載の情報処理装置。
- 前記PCIeデバイスは、前記読取装置から受信した画像データに画像処理を実行可能であることを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
- 前記PCIeデバイスの電力状態が第1電力状態の場合、前記情報処理装置の電力モードに基づいて、第1時間を送信し、前記PCIeデバイスの電力状態が前記第1電力状態より省電力の第2電力状態の場合、前記情報処理装置の電力モードに基づいて、第2時間を送信する、ことを特徴とする請求項1乃至9の何れか1項に記載の情報処理装置。
- 前記他のPCIeデバイスは、ネットワークを介して外部装置からデータを受信するネットワークコントローラである、ことを特徴とする請求項2に記載の情報処理装置。
- 前記他のPCIeデバイスは、前記情報処理装置の電力モード及び前記他のPCIeデバイスの電力状態に基づいて、前記プロセッサに送信する復帰時間を決定する、ことを特徴とする請求項2に記載の情報処理装置。
- 第1電力モードと印刷装置と読取装置に電力が供給されない前記第1電力モードよりも省電力の第2電力モードに遷移可能な前記印刷装置と前記読取装置を有する情報処理装置の電力制御方法であって、
オペレーティングシステムを実行し、オペレーティングシステム上で動作し前記情報処理装置の電力モードを制御する電力制御アプリケーションを実行し、通常動作可能な通常電力状態と前記通常電力状態よりも消費電力が低い複数の省電力状態に遷移可能なプロセッサとPCIe(Peripheral Component Interconnect Express)バスを介して通信可能なPCIeデバイスに、前記電力制御アプリケーションによって前記プロセッサを介して前記PCIeデバイスに前記情報処理装置の電力モードを送信するステップと、
前記PCIeデバイスによって、前記プロセッサが前記省電力状態から前記通常電力状態に遷移する際に要する時間である復帰時間を前記情報処理装置の電力モードおよび前記PCIeデバイスの電力状態に基づいて決定し、前記プロセッサを介して前記オペレーティングシステムに決定した前記復帰時間を通知するステップと、
前記オペレーティングシステムによって、前記PCIeデバイスから前記プロセッサを介して通知された前記復帰時間以下の時間で前記通常電力状態に復帰できる電力状態を決定し、前記プロセッサが決定された前記電力状態に移行するステップと、を有することを特徴とする情報処理装置の電力制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104430A JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
US15/599,216 US10168761B2 (en) | 2016-05-25 | 2017-05-18 | Information processing apparatus for determining level of power saving of processor |
CN201710356314.9A CN107436849B (zh) | 2016-05-25 | 2017-05-19 | 信息处理装置和处理器的省电方法及存储介质 |
US16/201,908 US10606334B2 (en) | 2016-05-25 | 2018-11-27 | Information processing apparatus for determining level of power saving of processor according to return time notified by device connected to processor, and power saving method for processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016104430A JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017209869A JP2017209869A (ja) | 2017-11-30 |
JP2017209869A5 JP2017209869A5 (ja) | 2019-06-20 |
JP7163002B2 true JP7163002B2 (ja) | 2022-10-31 |
Family
ID=60417908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016104430A Active JP7163002B2 (ja) | 2016-05-25 | 2016-05-25 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10168761B2 (ja) |
JP (1) | JP7163002B2 (ja) |
CN (1) | CN107436849B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
JP2019034490A (ja) * | 2017-08-18 | 2019-03-07 | 富士ゼロックス株式会社 | 情報処理装置 |
JP6409240B1 (ja) * | 2017-09-06 | 2018-10-24 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、制御方法、及びプログラム |
US10545568B2 (en) * | 2018-01-26 | 2020-01-28 | Dell Products L.P. | Modified sleep state graphics processing system |
CN108446010A (zh) * | 2018-03-30 | 2018-08-24 | 联想(北京)有限公司 | 信息处理方法及电子设备 |
JP6810720B2 (ja) | 2018-05-10 | 2021-01-06 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、情報処理システム、情報処理方法、及びプログラム |
US11552892B2 (en) * | 2019-08-30 | 2023-01-10 | Ati Technologies Ulc | Dynamic control of latency tolerance reporting values |
KR20210073225A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전자주식회사 | 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001285543A (ja) | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
JP2004106456A (ja) | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置、画像形成装置や情報処理装置に使用される接続デバイス |
JP2012212467A (ja) | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4136228B2 (ja) * | 1999-11-17 | 2008-08-20 | 株式会社リコー | 印刷装置、制御方法及び記録媒体 |
JP4278884B2 (ja) * | 2001-03-29 | 2009-06-17 | 株式会社リコー | 通信機能を有する画像形成装置およびその制御方法 |
JP4316399B2 (ja) * | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
JP2006221557A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | 情報処理装置および該情報処理装置の状態制御方法 |
JP5207792B2 (ja) * | 2008-02-19 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
JP2011008310A (ja) * | 2009-06-23 | 2011-01-13 | Ricoh Co Ltd | データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP5475790B2 (ja) * | 2009-09-24 | 2014-04-16 | 株式会社東芝 | 無線通信装置および通信プログラム |
JP5644429B2 (ja) * | 2010-11-30 | 2014-12-24 | 株式会社リコー | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP5750899B2 (ja) * | 2011-01-17 | 2015-07-22 | 株式会社リコー | 画像形成装置およびその制御方法 |
US8560749B2 (en) * | 2011-02-11 | 2013-10-15 | Intel Corporation | Techniques for managing power consumption state of a processor involving use of latency tolerance report value |
JP5741245B2 (ja) * | 2011-06-24 | 2015-07-01 | 株式会社リコー | 画像処理装置、画像処理制御方法及び画像処理制御プログラム |
JP5821406B2 (ja) * | 2011-08-23 | 2015-11-24 | 株式会社リコー | 画像処理装置、省電力制御方法及び省電力制御プログラム |
CN104169880B (zh) * | 2012-03-19 | 2017-08-22 | 富士通株式会社 | 检测装置以及通知方法 |
US20140173306A1 (en) * | 2012-12-19 | 2014-06-19 | Barnes Cooper | System and method for providing for power savings in a processor environment |
JP2014157432A (ja) * | 2013-02-15 | 2014-08-28 | Ricoh Co Ltd | 情報処理装置、画像形成装置、データアクセス方法 |
JP2015001800A (ja) | 2013-06-14 | 2015-01-05 | レノボ・シンガポール・プライベート・リミテッド | スリープ状態からレジュームする方法、携帯式電子機器およびコンピュータ・プログラム |
US9229525B2 (en) * | 2013-06-17 | 2016-01-05 | Apple Inc. | Adaptive latency tolerance for power management of memory bus interfaces |
JP5891214B2 (ja) * | 2013-10-28 | 2016-03-22 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
WO2015108522A1 (en) * | 2014-01-16 | 2015-07-23 | Intel Corporation | An apparatus, method, and system for a fast configuration mechanism |
JP2016103704A (ja) * | 2014-11-27 | 2016-06-02 | キヤノン株式会社 | 画像形成装置、画像形成装置の制御方法およびプログラム |
JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
-
2016
- 2016-05-25 JP JP2016104430A patent/JP7163002B2/ja active Active
-
2017
- 2017-05-18 US US15/599,216 patent/US10168761B2/en active Active
- 2017-05-19 CN CN201710356314.9A patent/CN107436849B/zh active Active
-
2018
- 2018-11-27 US US16/201,908 patent/US10606334B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001285543A (ja) | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
JP2004106456A (ja) | 2002-09-20 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、情報処理装置、画像形成装置や情報処理装置に使用される接続デバイス |
JP2012212467A (ja) | 2008-03-31 | 2012-11-01 | Intel Corp | レイテンシガイダンスに基づくプラットフォームのパワーマネジメント |
Also Published As
Publication number | Publication date |
---|---|
CN107436849A (zh) | 2017-12-05 |
US20190094945A1 (en) | 2019-03-28 |
US10606334B2 (en) | 2020-03-31 |
JP2017209869A (ja) | 2017-11-30 |
CN107436849B (zh) | 2020-04-28 |
US10168761B2 (en) | 2019-01-01 |
US20170344095A1 (en) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7163002B2 (ja) | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 | |
US8451487B2 (en) | Image forming apparatus | |
JP2017177573A (ja) | PCI(Peripheral Component Interconnect)バスに接続されたPCIデバイスを備える情報処理装置及び情報処理装置の制御方法 | |
JP6041522B2 (ja) | 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体 | |
US8954772B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
JP6029350B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
US8786886B2 (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
US9354830B2 (en) | Information processing apparatus, information processing apparatus control method, and storage medium | |
JP2018118443A (ja) | 記憶装置システム及びその制御方法、情報処理装置、電源制御システム及びその制御方法、並びにプログラム | |
US8745428B2 (en) | Method for clock gating a DSP when not in use | |
JP6702790B2 (ja) | 代理応答機能を有するネットワークインターフェースを備える情報処理装置 | |
KR20140019237A (ko) | 화상 처리 장치, 그 제어 방법 및 기록 매체 | |
CN107181884B (zh) | 处理装置、主机装置、usb设备的节电方法及计算机程序 | |
US11036668B2 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
JP7401227B2 (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP6808387B2 (ja) | 画像形成装置、画像形成装置の電力制御方法、およびプログラム | |
JP5593242B2 (ja) | 画像形成装置 | |
US11789673B2 (en) | Image forming apparatus, control method of image forming apparatus, and storage medium storing program having transition event occurring during switching process of power state | |
JP2009177387A (ja) | 複合機、および、その複合機の節電方法 | |
JP2015148978A (ja) | 情報処理装置、情報処理装置の制御方法 | |
US11539851B2 (en) | Apparatus for switching a power state among a plurality of power states and method thereof | |
US11451684B2 (en) | Processor having a plurality of cores and a controller that switches power states based on cores state | |
JP7379020B2 (ja) | 情報処理装置 | |
JP5808136B2 (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP2003103874A (ja) | 画像形成装置、画像形成装置の制御方法、および画像形成装置の制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201225 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210113 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210119 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20210312 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20210316 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210511 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220105 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220222 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220420 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20220601 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220727 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220823 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220920 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221019 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7163002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |