JP7128693B2 - 超音波診断装置、及びそれに用いる探触子 - Google Patents

Description

本発明は、超音波診断装置に関するものである。

超音波診断装置向けの２Ｄ(Dimensional)アレイ探触子は、２次元に振動子を配置した２Ｄアレイ振動子と、２Ｄアレイ振動子を駆動する２ＤアレイＩＣ(Integrated Circuit)から構成される。２Ｄアレイ探触子には、数千から1万素子の振動子アレイに対し、約２００本の信号端子から送受信を可能とする２ＤアレイＩＣが必須である。２ＤアレイＩＣは、各振動子の駆動タイミングを制御し、超音波ビームの送受信方向を操作する。

２Ｄアレイ振動子の個々の振動子と送受信回路（以下、「素子チャネル回路」或いはＥＣｈ回路と記す）は１対１で接続する。また、ＥＣｈ回路Ｎ個（Ｎは正の整数）を束ねたサブチャネル（以下、「サブチャネル」或いはＳＣｈと記す）と送受信信号入出力ケーブルは１対１で接続する。「束ねる」の意味は後で説明する。

２Ｄアレイ振動子の個々の振動子から送受信される超音波ビームを任意の生体内診断部位に合焦させるためには、超音波の生体内速度が均一であるとすると合焦点と２Ｄアレイ振動子の個々の振動子までの距離に比例した遅延時間をＥＣｈ回路は付与しなければならない。合焦点に近い振動子ほど大きな遅延を与え、遠い振動子には小さな遅延時間を与える。

受信時には１ＳＣｈ内の全てのＥＣｈ回路出力信号を加算する。これを整相加算と呼ぶ。この加算信号をケーブルから超音波診断装置に出力する。送信時は超音波診断装置から送信された信号を１ＳＣｈ内の全てのＥＣｈ回路に分岐し、各ＥＣｈ回路で信号に遅延を与え、各振動子から出力する。これが、「束ねる」の意味である。

この２Ｄアレイ探触子から受信された信号を処理し生成した超音波断層像の分解能は振動子１個の寸法に依存し、例えば２００～３００μｍ□の寸法が求められる。また、ＥＣｈ回路の遅延回路が設定できる遅延時間分解能にも依存する。超音波断層像の視野角は、ＥＣｈ回路の遅延回路が設定できる最大遅延時間に依存する。

２Ｄアレイ探触子は、自ら超音波を送信し、その反射波を受信するというシステムであるため、体表に近い部位の画像取得時に骨などの反射による強音圧の影響を受ける。２ＤアレイＩＣの受信系、特に初段ＬＮＡ（低雑音増幅回路）を強音圧でも飽和しないようにレベル設計すると、利得が小さく、雑音特性が悪くなるので、深部画像のＳＮＲが劣化する。このため、２Ｄアレイ探触子ではない通常の超音波診断装置では、受信開始からの時刻経過に応じて利得を上げていくシステムが用いられており、これをＴＧＣ（タイムゲインコントロール）と呼ぶ。

ＴＧＣ回路実現の背景技術として、特許文献１、特許文献２、特許文献３がある。特許文献１は、超音波診断装置を、超音波探触子と、超音波探触子を介して被検体に超音波を送信する送信部と、超音波探触子を介して被検体から受信された受信信号を処理する受信部と、受信信号に基づいて画像を生成する画像構成部と、画像を表示する画像表示部とを有してなり、受信部は、受信信号の信号強度に反応して利得が推移する強度対応可変減衰手段と、受信信号の受信タイミングに応じて利得が推移する時間対応可変減衰手段とを含んでなる構成が開示されている。

特許文献２は、超音波診断装置を、送信信号が超音波プローブを介して被検体に超音波信号を送信する送信部と、被検体内で反射されて得られた受信信号を処理する受信部を備え、受信部は、送信信号の受信部への回り込みを防止する送受分離のための送受切換えスイッチ部と、受信信号を増幅する増幅部と、送受切換えスイッチ部と増幅部の間に配置され、受信信号を減衰させる減衰部とを備える。減衰部は、送信終了直後から大振幅の信号を受信する近距離からの反射信号を減衰させ、信号振幅の小さい遠距離から信号を減衰させないように、受信時間の経過と共に減衰量を大から小へ変化させる構成が開示されている。

特許文献３は、超音波診断装置の探触子コントローラを、いくつかのデバイスからなる制御モジュール群と、制御モジュールのそれぞれに接続した１つのクロック源と、制御モジュールのそれぞれに接続したクロックイネーブル制御装置を設け、制御モジュールの少なくとも１つのクロック供給をオンオフでき、また、制御モジュールの制御とクロック源は独立とする構成が開示されている。

特開２００４－８６８４号公報 特開２０１３－１８８４２１号公報 米国特許第８２２６５６３号公報

特許文献１は演算増幅器を用いた増幅回路の利得を決める受動素子（抵抗素子）の一部をＦＥＴに変更し、可変減衰手段としているが、素子ばらつきが大きいという課題がある。また、演算増幅器を２ＤアレイＩＣのＬＮＡとして採用するには半導体上の面積や消費電力が大きすぎるという点について考慮されていない。

特許文献２はＬＮＡの前段で減衰手段を有するが、制御信号の生成は外部回路から入力となる。ダイオードを用いるので可変減衰器の減衰度ばらつきが大きいという課題がある。また、ＬＮＡの出力部の減衰手段は不明であるため、ＴＧＣとしての利得可変範囲が不足するという課題がある。

特許文献３はＬＮＡでＴＧＣを行うが、バイアス電流の可変や、ＭＯＳＦＥＴを抵抗に使用した電流帰還型とすることにより利得可変機能を実現しているが、バイアス電流の可変では利得可変幅は小さく、電流値が小さいときに歪が大きくなる課題がある。また、ＭＯＳＦＥＴを抵抗に使用した電流帰還型とした場合、特許文献１と同様、利得のプロセス依存性が大きいという課題がある。

２Ｄアレイ探触子に搭載するＴＧＣ回路は、数千から１万素子の振動子アレイ一つ一つにそれぞれ一つの独立な利得可変機能を有するＬＮＡが必要であるが、特許文献１、特許文献２、特許文献３に記載の構成では、数千から１万個のＬＮＡに必要な利得可変機能（３０ｄＢ以上）を持たせながら、各ＬＮＡの利得ばらつきを最小にすることができず、２Ｄアレイ状（マトリクス状）に配置された多数のＬＮＡ群に利得制御信号を供給し、各ＬＮＡの面積を増加させることなくＴＧＣ制御するための構成を実現できない。

本発明の目的は、上述した課題を解決し、２Ｄアレイ探触子への搭載に適したＴＧＣ回路を実現した超音波診断装置、及びそれに用いる探触子を提供することである。

本発明は、上記背景技術及び課題に鑑み、その一例を挙げるならば、診断部位に超音波を送信し、その反射波である受信信号を受信する探触子であって、複数の振動子と、複数の振動子のそれぞれに対応した複数の低雑音増幅回路と、時間の経過と共に上昇する制御信号を時間経過と共に上昇する第１のバイアス信号と時間経過と共に下降する第２のバイアス信号とに変換し複数の低雑音増幅回路を制御するシングル差動変換器とを有し、低雑音増幅回路は、振動子からの電気信号を減衰させる減衰器と、第１のバイアス信号をバイアスとし減衰器の出力信号を時間経過と共に徐々に大きくなるように増幅する第１の増幅回路と、第２のバイアス信号をバイアスとし減衰器の出力信号を時間経過と共に徐々に小さくなるように増幅する第２の増幅回路と、第１の増幅回路の出力と第２の増幅回路の出力を減算する減算器を備える。

本発明によれば、２Ｄアレイ探触子への搭載に適したＴＧＣ回路を実現した超音波診断装置、及びそれに用いる探触子を提供できる。

実施例１におけるＬＮＡ及びその周辺のブロック構成図である。 図１のタイミングチャートである。 図１のブロック構成図の第１の回路例である。 図１のブロック構成図の第２の回路例である。 図１のブロック構成図の第３の回路例である。 図１のブロック構成図の第４の回路例である。 実施例２におけるＬＮＡ及びその周辺のブロック構成図である。 図７のタイミングチャートである。 実施例３における２ＤアレイＩＣにＬＮＡを多数実装する場合の第１のブロック構成図である。 実施例３における２ＤアレイＩＣにＬＮＡを多数実装する場合の第２のブロック構成図である。 実施例３における２Ｄアレイ探触子内に複数の２ＤアレイＩＣを実装する場合のブロック構成図である。 実施例３におけるＴＧＣ開始時刻から終了時刻までの時間可変を説明する構成図である。 実施例４における超音波診断装置の構成図である。

以下、本発明の実施例につき、図面を用いて説明する。

図１は本実施例におけるＬＮＡ及びその周辺のブロック構成図であり、ＴＧＣ回路を構成する。図１において、１００はＬＮＡ、１０は振動子、６０はシングル差動変換器である。また、ＬＮＡ１００は、可変減衰器２０、増幅回路３０、４０、バイアス電流生成器３１、４１、減算器５０で構成され、３２、４２はバイアス電流、４３は減衰器制御信号、４５は減衰器オフ指令信号、７０はＬＮＡの出力、８０はＴＧＣ制御信号、８１は利得制御信号である。また、図２は図１におけるＴＧＣ制御信号８０、バイアス電流３２、４２、ＬＮＡ利得のタイミングチャートを示す。

以下、図１、図２を用いて、ＬＮＡ１００の動作を説明する。図１において、振動子１０によって超音波から電気信号に変換された信号は図示しない送信回路からの大振幅信号からＬＮＡ１００を保護するための図示しない送受切替スイッチを経て可変減衰器２０へ入力される。可変減衰器２０は減衰器制御信号４３のレベルに応じ、電気信号を減衰させる。減衰された電気信号は増幅回路３０、４０へ入力される。

増幅回路３０は、バイアス電流生成器３１からのバイアス電流３２が供給され、増幅回路４０は、バイアス電流生成器４１からのバイアス電流４２が供給される。バイアス電流生成器４１は減衰器オフ指令信号４５により可変減衰器２０の減衰機能をオフにすることもできる。すなわち、減衰器オフ指令信号４５により減衰しない信号を増幅回路３０、４０へ供給することができる。ＴＧＣ機能を用いるときは可変減衰器２０は常にオンとなる(後述する手段によりＴＧＣ終了時には減衰器オフ指令信号４５を用いなくても可変減衰器２０がオフとなるような動作をする)。増幅回路３０、４０の出力信号は減算器５０で減算され、出力７０より出力される。

ＴＧＣ制御信号８０は、図２（ａ）に示すようにＴＧＣを開始したい時刻から徐々に上昇するランプアップ信号である。図１に示すように、ＴＧＣ制御信号８０はシングル差動変換器６０により差動信号となり、バイアス電流生成器３１、４１へ入力される。この差動信号を入力したバイアス電流生成器３１、４１は、図２（ｂ）に示すようなバイアス電流３２、４２を生成する。バイアス電流４２はＴＧＣを開始したい時刻（ＴＧＣ制御信号８０がランプアップ開始する時刻）から終了時刻まで、常にバイアス電流３２より小さな値となるように設計する。これは、減算器５０で増幅回路３０と４０の出力信号を減算するときに信号の極性が反転するのを防ぐためである。

図１における利得制御信号８１は、バイアス電流４２のＴＧＣ開始時の電流値を可変することにより、ＬＮＡ１００の利得可変機能を実現するものである。図２（ｃ）に示すように、バイアス電流３２と４２の差でＬＮＡ１００の利得が決まるので、設定したい利得可変範囲に応じてバイアス電流４２の大きさを変える（図２（ｂ）、（ｃ）に示す矢印のようにバイアス電流４２を可変する）ことにより利得可変を行う。２ＤアレイＩＣのマトリクス状に配置すべきＬＮＡ１００本体へは部品追加をすることなく利得可変機能を実現できる。

一方、増幅回路３０の利得は、ＴＧＣ開始時はＴＧＣ終了時よりバイアス電流３２が小さいことにより低い。ＴＧＣ開始時は振動子１０からの電気信号レベルが高いためＬＮＡ１００の利得を低く設定し回路飽和を防ぐ。また、ＴＧＣ開始時は電気信号レベルが高いためＳＮＲが高く、増幅回路３０の低雑音化するよりは飽和を防ぐための設定にするからである。また、可変減衰器２０の所望減衰度を低い値としても所望の利得可変幅が実現できることから可変減衰器の回路面積も削減出来る。もちろん、図２（ｄ）に示すように、バイアス電流３２は一定として可変しないというバイアス方式としてもＬＮＡ１００の利得可変機能を実現可能であるが、消費電力が増加する。本実施例であれば、ＴＧＣ開始時と終了時のＬＮＡ１００の消費電力はほぼ一定とすることができる。

増幅回路３０、４０は基本的に同一の回路を半導体技術で同一チップ上に製造するが、後述するように異なるプロセスばらつきを有する別のロットから取得したチップと組み合わせて2Dアレイ探触子に実装する場合には、利得もプロセスばらつき依存性をもつ。増幅回路３０の利得が３ｄＢ低いプロセスであれば、増幅回路４０の利得もほぼ３ｄＢ低い。すなわち、
ＬＮＡ１００の出力信号振幅
＝(増幅回路３０の利得＋増幅回路３０の利得のプロセス誤差)ｘ入力信号振幅－(増幅回路４０の利得＋増幅回路４０の利得プロセス誤差)ｘ入力信号振幅
≒(増幅回路３０の利得－増幅回路４０の利得)ｘ入力信号振幅
となる。このため、これらの出力信号を減算器５０で減算した出力信号のレベルはプロセスばらつき依存性が小さいものとなる。

図３は図１のブロック構成図の第１の回路例である。図３において、図１と同様の動作を行う部分には図１と同じ符号を付し、その説明は省略する。図３において、ＶＤＤは電源電圧、Ｍ番号はＭＯＳＦＥＴ、Ｒ番号は抵抗、Ｃ番号は容量、ＳＷ番号はスイッチ、ＩＲ番号は電流源、ＢＩＡＳ１、２はバイアス電圧供給回路である。

図３において、可変減衰器２０はＲ２０１のみから構成されるが、後述するＭ４１２との直列接続で減衰度の可変機能を実現する。

増幅回路３０は、Ｍ３０１とＭ３０２からなる差動増幅回路であり、Ｍ３１１から成るバイアス電流生成器３１からのバイアス電流３２が供給される。Ｍ３１１は増幅回路３０のテール電流源である。増幅回路４０は、Ｍ４０１とＭ４０２からなる差動増幅回路であり、Ｍ４１１から成るバイアス電流生成器４１からのバイアス電流４２が供給される。Ｍ４１１は増幅回路４０のテール電流源である。

Ｍ３０１とＭ３０２、Ｍ４０１とＭ４０２のゲートバイアス電圧はＢＩＡＳ１によりＲ３、Ｒ４を介して供給される。Ｍ３０１とＭ４０１のゲートは振動子１０からの信号を可変減衰器２０で減衰させた信号がＣ１を介して入力される。また、Ｍ３０２とＭ４０２のゲートはＣ２によりグランドへ交流的に接地される。

増幅回路３０、４０の出力電流信号は減算器５０で減算され、出力７０より出力される。
減算器５０は増幅回路３０、４０の出力電流信号をそのままクロスカップル接続(極性を反転し、電流加算する接続)にして減算機能実現したものではなく、ゲートバイアス電圧をＢＩＡＳ２より供給されるＭ５０１～５０４を介し、カスコード化されたMOSFET群出力電流をクロスカップル接続にして減算機能実現する。増幅回路４０はＴＧＣ終了時にはオフとなるので、意図しない寄生容量を介し、増幅回路３０に正帰還がかかることを、カスコード化により防いでいる。

増幅回路３０、４０の出力電流信号はクロスカップル接続されることにより大信号入力による大信号出力振幅も極性が反転して加算することにより回路の飽和を防ぐことができる。

ＴＧＣ制御信号８０は、Ｍ６０１～６０４、Ｒ６０１、ＩＲ６０１～６０４から構成されるシングル差動変換器により差動信号電流となり、Ｍ６０５、Ｍ６０６へ供給される。
Ｍ６０６とＭ３１１、Ｍ６０５とＭ４１１はそれぞれカレントミラー回路となっている。したがって、シングル差動変換器６０で差動信号電流となったバイアス電流は、バイアス電流生成器３１でＭ６０６の電流とは比例する電流がＭ３１１によりバイアス電流３２に変換され、バイアス電流生成器４１でＭ６０５の電流とは比例する電流がＭ４１１によりバイアス電流４２に変換される。したがって、図３の回路例もバイアス電流生成器３１、４１は、図２(ｂ)に示すようなバイアス電流３２、４２を生成する。

また、Ｍ４１１とＭ４１２のゲート電圧は共にＭ６０５から供給される。したがって、Ｍ４１２によって、バイアス電流４２と同様の時間経過と共に小さくなる減衰器制御信号４３に変換され、可変減衰器２０はＲ２０１とＭ４１２との直列接続で減衰度を時間経過と共に小さくする可変機能を実現する。すなわち、振動子１０の出力インピーダンス及び図示しない送受切替スイッチのオン抵抗と、Ｒ２０１とＭ４１２により信号を分圧し、減衰器の減衰度を制御できる。

また、Ｍ４１１とＭ４１２のゲート電圧は共にＭ６０５から供給されるため、Ｍ４１１のゲート電圧がグランドレベルとなりバイアス電流４２がゼロとなり増幅回路４０がオフとなるとき、同時にＭ４１２のゲート電圧もグランドレベルとなる。これによりＲ２０１とＭ４１２の直列抵抗により減衰度の決まる可変減衰器２０はオフとなりＴＧＣ終了時にはＬＮＡ１００は増幅回路３０単体で動作する高利得、低雑音な増幅回路として動作することになる。

図４は図１のブロック構成図の第２の回路例である。図４において、図１、３と同様の動作を行う部分には図１、３と同じ符号を付し、その説明は省略する。図４において、図３と異なる点は、Ｍ４０１とＭ４０２のドレイン間に容量Ｃ３を接続したことである。言い換えれば、カスコード接続増幅回路のゲート接地トランジスタであるＭ５０３とＭ５０４のソース間に容量Ｃ３を接続した。これにより増幅回路４０の高周波側の信号帯域が増幅回路３０のそれより狭くなる。これは、高周波側の利得が増幅回路３０より増幅回路４０の方が低いことを意味する。これによりＬＮＡ１００の出力で観測される高周波帯の利得は、増幅回路３０の利得－増幅回路４０の利得であるので、大きくなることを意味する。つまり、ＬＮＡ１００の広帯域化を実現できる。

図５は図１のブロック構成図の第３の回路例である。図５において、図１、３、４と同様の動作を行う部分には図１、３、４と同じ符号を付し、その説明は省略する。図５において、図３、４と異なる点は、利得制御信号８１によりＬＮＡ１００の利得可変機能を実現する点である。

図５において、ＴＧＣ制御信号８０は、Ｍ６０１～６０４、Ｒ６０１、ＩＲ６０１～６０４から構成されるシングル差動変換器により差動信号電流となり、Ｍ６０７、Ｍ６０８へ供給される。

Ｍ６０７とＭ６０９、Ｍ６０８とＭ６１０はそれぞれカレントミラー回路となっている。Ｍ６０８とＭ６０９のドレイン電流の比は定数であるが、Ｍ６０９は図５下の補助図において示すように、サイズの異なるＭＯＳＦＥＴアレイをスイッチで切替えながらＭ６０７に流れるドレイン電流とＭ６０９に流れるドレイン電流の比を利得制御信号８１により可変できる。

利得制御信号８１はバイアス電流４２のＴＧＣ開始時の電流値を可変することにより、ＬＮＡ１００の利得可変機能を実現するものである。バイアス電流３２と４２の差でＬＮＡ１００の利得が決まるので、設定したい利得可変範囲に応じてバイアス電流４２の大きさを変えることにより利得可変を行う。これにより、２ＤアレイＩＣのマトリクス状に配置すべきＬＮＡ１００本体へは部品追加をすることなく利得可変機能を実現できる。

Ｍ６１０のドレイン電流はＭ６１２とＭ６１４から構成されるカレントミラー回路によってＭ６０６へ、Ｍ６０９のドレイン電流はＭ６１１とＭ６１３から構成されるカレントミラー回路によってＭ６０５へ供給される。

以上のように、本実施例によれば、数千から１万素子の振動子アレイ一つ一つにそれぞれ一つの独立なばらつきの小さい利得可変機能を有するＬＮＡ実現と、それらを多数２Ｄアレイ状に配置した上で、回路サイズを抑えながらＴＧＣ制御することが可能となり、近傍・深部両診断画像のＳＮＲを向上した２Ｄアレイ探触子を備えた超音波診断装置を提供できる。

図６は図１のブロック構成図の第４の回路例である。図６において、図１、３、４、５と同様の動作を行う部分には図１、３、４、５と同じ符号を付し、その説明は省略する。図６において、図３、４、５と異なる点は、Ｍ６１５、Ｍ６１６を接続したことである。Ｍ６１５、Ｍ６１６はトランスコンダクタンスの低い電流源を実現する。これによりＭ６１５のドレインに微小な電流が流れ、Ｍ６０９のドレイン電流に加算することにより、ＴＧＣ終了時に増幅回路４０が完全にオフとなることはなくなる。つまり、増幅回路４０には若干のバイアス電流４２をＴＧＣ終了時以降にも若干流すことができる。これにより、バイアス電流３２とバイアス電流４２の雑音の同相成分がキャンセルされることになり、ＬＮＡ１００はより低雑音化できる。尚、トランスコンダクタンスの大きさをより小さくしたい場合は、ゲートをＭ６１５に接続したＭＯＳＦＥＴをＭ６１６の1つではなく複数のＭＯＳＦＥＴを直列に接続することにより実現できる。

図７は本実施例におけるＬＮＡ及びその周辺のブロック構成図であり、ＴＧＣ回路を構成する。図７において、図１と同様の機能部分には同じ符号を付し、その説明は省略する。図７において図１と異なる点は、ＴＧＣ制御信号８０の生成回路を追加した点である。

図７において、充放電電流生成器９０と容量ＣＣＨＧが接続され、その接続点からＴＧＣ制御信号８０が生成される。

充放電電流生成器９０において、Ｉｃｈｇは電流源、Ｖｒｅｆは電源であって、ＭＯＤＥＣＴＬ信号により、定電流を容量ＣＣＨＧに流すモードと、ＴＧＣ制御信号８０をハイレベル（電源電位）かローレベル（グランド電位）にするモードを有する。また、定電流を容量ＣＣＨＧに流すモードでは、タイミング信号９１により、定電流を容量ＣＣＨＧに流すタイミングを決定する。また、電流源Ｉｃｈｇは定電流値を可変することができる。

図８は、図７におけるタイミング信号９１、ＴＧＣ制御信号８０、バイアス電流３２、４２、ＬＮＡ利得のタイミングチャートを示す。図８（ａ）が、ＭＯＤＥＣＴＬ信号により、定電流を容量ＣＣＨＧに流すモード、図８（ｂ）がＴＧＣ制御信号８０をハイレベルにするモード、図８（ｃ）がＴＧＣ制御信号８０をローレベルにするモードを示す。

まず、図８（ａ）の定電流を容量ＣＣＨＧに流すモードにおいては、タイミング信号９１をＴＧＣ開始時刻から立ち上げることにより電流源Ｉｃｈｇが接続され、ＴＧＣ開始時刻から定電流を容量ＣＣＨＧに流すことにより、図８（ａ）に示すようなランプアップ波形をＴＧＣ制御信号８０として生成することができる。ＴＧＣ制御信号８０のランプアップ波形は充放電電流生成器９０を動作させるための電源電圧で飽和し、ここがＴＧＣ終了時刻となり、ＬＮＡ１００は最大利得となる。受信が終了し、次のＴＧＣ動作を行う場合は、ＣＣＨＧの電荷を放電する。

パルスドプラなどＴＧＣを使用しない診断モードである場合、充放電電流生成器９０の電流出力はオフとし、ＴＧＣ制御信号８０としてハイレベル（電源電位）かローレベル（グランド電位）を出力するモードに切替える。ハイレベルであれば、図８（ｂ）に示すように、ＬＮＡ１００は最大利得になり、固定利得増幅器として動作する。また、ローレベルであれば、図８（ｃ）に示すように、ＬＮＡ１００は増幅回路４０がオンするため低い利得になり、固定利得増幅器として動作する。しかし、ローレベルにおいても利得制御信号８１によりバイアス電流４２の大きさを変えることにより利得を可変することができる。

図９は、本実施例における２ＤアレイＩＣに実施例１、２で説明したＬＮＡを多数実装する場合の第１のブロック構成図である。図９において、図１、図７と同様の機能部分には同じ符号を付し、その説明は省略する。図９において、ＩＣは２ＤアレイＩＣ、ＰＲＯＢＥは２Ｄアレイ探触子、ＴＤ１～８は振動子、ＳＷ１～８は送受切替スイッチ、Ａ１～８はＬＮＡ、Ｄ１～８は遅延回路、ＡＤＤ１～２は加算回路、ＣＢＵＦ１～２はバッファ回路、さらにケーブルと本体装置を備える。

図９において、２Ｄアレイ探触子ＰＲＯＢＥでは、左の振動子ＴＤ１～８のように振動子がマトリクス状に配置されている。図９では、長軸方向に４個、短軸方向に２個、計８個の配列となる。振動子ＴＤ１～８のそれぞれに対して、２ＤアレイＩＣに実装された独立の送受信回路が１経路ずつ対応する。

図９では、図示しない送信回路、送受切替スイッチＳＷ、ＬＮＡ、遅延回路Ｄが独立した送受信回路に対応する。

振動子ＴＤ１により超音波から電気信号に変換された信号は図示しない送信回路からの大振幅信号からＬＮＡを保護するための送受切替スイッチＳＷ１（受信時なのでオンとなり低インピーダンスで接続される）を経てＬＮＡ－Ａ１へ入力される。この信号ＬＮＡ－Ａ１により飽和を実施例１や２で説明したＴＧＣ手段により回避しながら可能な限りＳＮＲを劣化させずに増幅し、遅延回路Ｄ１に入力される。遅延回路Ｄ１を通過し、所望の時間遅延され、加算回路ＡＤＤ１へ入力される。

振動子ＴＤ２～４により超音波から電気信号に変換された信号も同様にそれぞれのＬＮＡ－Ａ、遅延回路Ｄを通過し、加算回路ＡＤＤ１へ入力される。加算回路ＡＤＤ１はこれら信号を加算し、バッファ回路ＣＢＵＦ１で電力増幅され、ケーブルを駆動し、本体装置へ送られる。

送信時は図示しない加算回路ＡＤＤ１は同じ送信信号を遅延回路Ｄ１～Ｄ４へ分岐する。分岐された信号は遅延回路Ｄ１～Ｄ４で所望の時間遅延され、図示しない送信回路を経てそれぞれに接続される振動子を駆動する。送信事は送信回路からの大振幅信号からＬＮＡ－Ａを保護するための送受切替スイッチはオフとなり、高インピーダンスでＬＮＡ－Ａと接続する。高耐圧トランジスタを用いて構成される送信回路と振動子の間には特にスイッチはもうけない。振動子ＴＤ５～８による電気信号も同様に処理される。

遅延回路Ｄ１～Ｄ８に設定される遅延時間は、例えば、ある目標となる合焦点から、振動子群の中心までの距離を計算し、最も短い距離に配置される送受信回路は最も遅い時刻に送受信するように設定する。すなわち２ＤアレイＩＣを用いて擬似的なレンズ動作を行う。

減衰器オフ指令信号４５はＬＮＡ－Ａの可変減衰器減衰機能をオフにするが、８経路の送受信回路で共用する。

ＴＧＣ制御信号８０は図８（ａ）に示すようにＴＧＣを開始したい時刻から徐々に上昇する信号である。ＴＧＣ制御信号８０はシングル差動変換器により差動信号となり、ＬＮＡ－Ａのバイアス電流生成器へ入力されるが、８経路の送受信回路で共用する。

図３、４、５、６で説明したように、Ｍ６０６とＭ３１１、Ｍ６０５とＭ４１１はそれぞれカレントミラー回路となっている。したがって、図９においては、ＬＮＡ－Ａが８個配置されると同時に、それぞれのＭ３１１のゲート、Ｍ４１１のゲートが短絡されることになる。これにより、ＬＮＡ－Ａ１～８の増幅回路３０、４０には同じ電流を流すことが可能となる。つまり、８個のＬＮＡを２本の配線でＴＧＣ制御することが可能となる。

利得制御信号８１はＬＮＡ－Ａ１～８の増幅回路４０のＴＧＣ開始時の電流値を可変することにより、ＬＮＡ－Ａの利得可変機能を実現するものである。ＬＮＡ－Ａ１～８へは部品追加をすることなく利得可変機能を実現できるので、各ＬＮＡのシリコン面積を削減することができる。

図１０は図９と同様、本実施例における２ＤアレイＩＣに実施例１、２で説明したＬＮＡを多数実装する場合の第２のブロック構成図である。図１０において、図９と同様の機能部分には同じ符号を付し、その説明は省略する。

図１０において、ＩＢＵＦはバッファ回路であり、ＴＧＣ制御信号８０はシングル差動変換器６０により差動信号となり、ＬＮＡ－Ａのバイアス電流生成器へ入力されるが、差動信号は、バッファ回路ＩＢＵＦにて、一度差動電圧から差動電流に変換され、再度差動電圧として出力される。ＬＮＡ－Ａのバイアス電流生成器への入力電圧はバッファ回路ＩＢＵＦの入力前後で変わらず、長距離布線の影響を軽減する役割を持つ。

図１０では、左の振動子配列の長軸方向に布線する配線を４経路の送受信回路で共用する。図１０では８個の振動子であるが、例えば長軸方向に６４個、短軸方向に３２個、合計２０４８個のＬＮＡをＴＧＣ制御する場合は図１０に倣い、３２個のＩＢＵＦを並べることにより、長軸方向６４個の差動電圧のみを共用するだけで２０４８個のＬＮＡを１つのＴＧＣ制御信号８０によりＴＧＣ制御することが可能となる。

図１１は２Ｄアレイ探触子内に複数の２ＤアレイＩＣを実装する場合のブロック構成図である。図１１において、ＩＣ１～Ｎは２ＤアレイＩＣ（Ｍ≦Ｎ）、ＰＲＯＢＥは２Ｄアレイ探触子、ＣＣＨＧ１～Ｌは容量（Ｋ≦Ｌ）、ＴＤＧ１～Ｎは振動子群（Ｍ≦Ｎ）を示す。

振動子群ＴＤＧ１～Ｎ（Ｍ≦Ｎ）は、それぞれＰ個の振動子から構成され、２Ｄアレイ探触子ＰＲＯＢＥ内にマトリクス状に実装される。例えばＮ＝６の場合を、図１１右に示す。２ＤアレイＩＣ１～Ｎはそれぞれ同一の番号を持つ振動子群ＴＤＧ１～Ｎに接続される。２ＤアレイＩＣ１～Ｎはそれぞれ固有のプロセスばらつきを持っているので、図７のように充放電電流生成器９０からのＴＧＣ開始時刻から流す定電流の値が異なる。また、容量ＣＣＨＧも個別部品としてのばらつきを持っている。したがって、図９、１０のようにそれぞれの２ＤアレイＩＣから、それぞれに接続されている容量ＣＣＨＧの充電を行うとすると、ＴＧＣ開始時刻は２ＤアレイＩＣに供給される図示しないクロックが共通であれば、Ｎ個のチップでタイミング同期できるが、ＴＧＣ終了時刻がばらついてしまう。

そこで、図１１では、Ｋ個のＣＣＨＧをＩＣ１～Ｍで共用し、ＴＧＣ制御信号８０を共用する。Ｍ個のＩＣから同一の充電電流を出力し、ＣＣＨＧ１～Ｋも短絡して共用することにより、充電電流のばらつきやＣＣＨＧのばらつきは平均化され、ＩＣ１～ＭでＴＧＣ終了時刻のばらつきを小さくすることができる。ＩＣＭ＋１～ＩＣＮ、ＣＣＨＧＫ＋１～Ｌも同様である。

全ての２ＤアレイＩＣで、ＣＣＨＧを共用すれば、２Ｄアレイ探触子内のＴＧＣ終了時刻ばらつきを小さくすることもできるが、例えば図１１右のような２ＤアレイＩＣ配置を採用する場合、点線を接続すると配線ループができてしまい、電磁ノイズの影響を受けやすくなる。そこで点線は接続せず、上下に２分割し、上下の３つの２ＤアレイＩＣでのみＴＧＣ終了時刻のばらつきを小さくする。上下で若干ＴＧＣ終了時刻が異なることになるが、６つの２ＤアレイＩＣでの独立したＴＧＣ制御に比較するとＴＧＣ終了時刻のばらつきは標準偏差で１／√（３）に低減する。

図１１のように２Ｄアレイ探触子内に複数の２ＤアレイＩＣを実装する場合、複数存在する容量ＣＣＨＧをスイッチで切り替えることにより、ＴＧＣ開始時刻から終了時刻までの時間を可変することができる。これを実現するためのブロック図を図１２に示す。

充放電電流生成器９０にスイッチ（ＳＷ９２とＳＷ９３）と容量接続制御信号９２、遅延回路９３を加えることにより、ＴＧＣ制御信号８０に容量ＣＣＨＧを接続したり切り離したりすることができる。これによりＴＧＣ期間を可変することができる。もちろん２ＤアレイＩＣが１つの場合においても、容量ＣＣＨＧを接続する独立端子を設ければ同様のＴＧＣ期間可変機能を実現できる。なお、遅延回路９３は放電時に容量ＣＣＨＧをＳＷ９２で切り離してからＳＷ９３でグランドに接続するようにするものである。これにより放電電流の流れる経路を容量ＣＣＨＧの近傍のループに限定することができる。

図１３は、本実施例における超音波診断装置の構成図である。図１３において、Ｕ１０、Ｕ１１は2Dアレイ探触子、Ｕ２０、Ｕ２１はケーブル、Ｕ３０、Ｕ３１はコネクタボックス、Ｕ４０はプローブセレクタ、Ｕ４１はプローブ切替スイッチ、Ｕ１２０、Ｕ１２１は増幅器、Ｕ５１はデジタルアナログ変換器、Ｕ３２０はスイッチ、Ｕ５４はアナログデジタル変換器、Ｕ６０は信号処理回路、Ｕ７０は操作パネル、Ｕ８０はディスプレイ、Ｕ９０は本体装置、Ｕ１１００、Ｕ１１０１は２ＤアレイＩＣ、Ｕ２００、Ｕ２０１は整合層、Ｕ２１０、Ｕ２１１は音響レンズ、Ｕ１０００、Ｕ１００１はキャスターである。

実施例３の２ＤアレイＩＣはＵ１１００、Ｕ１１０１に対応している。本体装置Ｕ９０には２つのコネクタボックスＵ３０、Ｕ３１があり、ケーブルＵ３０、Ｕ３１を介して２つの２Ｄアレイ探触子Ｕ１０、Ｕ１１が接続されるが、２本に限定されることはない。また、コネクタボックスＵ３０、Ｕ３１には従来の１Ｄアレイ探触子等も接続可能である。また、ドプラ専用などの特殊な探触子を接続するためのコネクタボックス接続端子を設けた装置のもある。本体装置Ｕ９０はキャスターＵ１０００、Ｕ１００１により床面上を自在に移動可能である。

回路的にはプローブセレクタＵ４０、プローブ切替スイッチＵ４１で２Ｄアレイ探触子Ｕ１０と２Ｄアレイ探触子Ｕ１１を切り替えて使用する。

２Ｄアレイ探触子Ｕ１０、Ｕ１１の内部には２ＤアレイＩＣ－Ｕ１１００、Ｕ１１０１がそれぞれ内蔵される。２ＤアレイＩＣ－Ｕ１１００の外部端子接続部が実装される面には図示しない２Ｄアレイ振動子が接続されている。先に説明したように２Ｄアレイ探触子には、数千から１万素子の振動子がアレイ状に実装されたものである。２Ｄアレイ振動子には効率よく超音波の送受信が可能なように２Ｄアレイ振動子と生体の音響インピーダンスを整合する整合層Ｕ２００、超音波ビームを収束させる音響レンズＵ２１０が実装される。２ＤアレイＵ１１０１にも同様に２Ｄアレイ振動子、整合層Ｕ２０１、音響レンズＵ２１１が実装される。

増幅器Ｕ１２１は送信信号の増幅を、スイッチＵ３２０は送信信号の受信系への回り込みを防ぐ役割を、増幅器Ｕ１２０は受信信号の増幅を行う。信号処理回路Ｕ６０は論理回路であり、増幅器Ｕ１２０の信号をアナログデジタル変換器Ｕ５１を介してデジタル信号として入力し、信号処理を行う。また、信号処理を行った信号をデジタルアナログ変換器Ｕ５１を介して増幅器Ｕ１２１へ入力し、2Dアレイ探触子Ｕ１０、Ｕ１１へプローブセレクタＵ４０、コネクタボックスＵ３０、Ｕ３１、ケーブルＵ２０、Ｕ２１を経て信号を送信する。

患者の体内のどの部位を見るかなど本体装置Ｕ９０の様々な操作は操作パネルＵ７０から行う。また、本体装置Ｕ９０は様々な診断モードを備えており、診断モードの切替も操作パネルＵ７０から行う。診断モードにはＢ(Brightness)、ＰＷ(Pulsed Wave Doppler)、ＣＦＭ(Color Flow Mapping)、ＳＴＣＷ(Steerable CW Doppler)モードなどがある。Ｂモードは組織から反射された超音波の受信振幅強度を明るさに対応付けて表示するモード、ＰＷモードは、超音波をある深さに向けて繰り返し送信し、この部位から反射した信号の繰り返し送信毎の周波数偏移を測定することにより、血流速を求めるモード、ＣＦＭはカラードプラとも呼ばれ、超音波送信毎の受信信号の自己相関を求めることにより血流速を可視化するモードである。ＳＴＣＷモードも血流速を測定するモードであるが、これは速い血流速測定に適している。ＰＷモードでは特定の位置の血流速がわかり、Ｂモード画像に重ねて表示できる。ＣＦＭモードでは超音波の受信ビーム上の多数のポイントにおける位置の平均速度がわかり、逆流などの発見に用いられる。

信号処理回路Ｕ６０はアナログデジタル変換器Ｕ５４からの信号を処理し、上記様々なモードの診断画像を得る。この画像はディスプレイＵ８０に表示する。

本実施例におけるＴＧＣ回路は２ＤアレイＩＣに限らず、１Ｄなど通常の超音波探触子による超音波信号受信に用いることが可能である。また、探触子ではなく装置側へ実装しても同等のＴＧＣ機能を実現できる。

以上実施例について説明したが、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。

１００：ＬＮＡ、１０：振動子、２０：可変減衰器、３０、４０：増幅回路、３１、４１：バイアス電流生成器、３２、４２：バイアス電流、４３：減衰器制御信号、４５：減衰器オフ指令信号、５０：減算器、６０：シングル差動変換器、８０：ＴＧＣ制御信号、８１：利得制御信号、９０：充放電電流生成器、９１：タイミング信号、９２：容量接続制御信号、９３：遅延回路、ＢＩＡＳ１、２：バイアス電圧供給回路、ＣＣＨＧ：容量、Ｉｃｈｇ：電流源、ＩＣ：２ＤアレイＩＣ、ＰＲＯＢＥ：２Ｄアレイ探触子、ＴＤ１～８：振動子、ＳＷ１～８：送受切替スイッチ、Ａ１～８：ＬＮＡ、Ｄ１～８：遅延回路、ＡＤＤ１～２：加算回路、ＣＢＵＦ１～２：バッファ回路、ＩＢＵＦ：バッファ回路、ＩＣ１～Ｎ：２ＤアレイＩＣ（Ｍ≦Ｎ）、ＣＣＨＧ１～Ｌ：容量（Ｋ≦Ｌ）、ＴＤＧ１～Ｎ：振動子群（Ｍ≦Ｎ）、Ｕ１０、Ｕ１１：２Ｄアレイ探触子、Ｕ２０、Ｕ２１：ケーブル、Ｕ３０、Ｕ３１：コネクタボックス、Ｕ４０：プローブセレクタ、Ｕ３１１：プローブ切替スイッチ、Ｕ１２０、Ｕ１２１が増幅器、Ｕ５１：デジタルアナログ変換器、Ｕ３２０：スイッチ、Ｕ５４：アナログデジタル変換器、Ｕ６０：信号処理回路、Ｕ７０：操作パネル、Ｕ８０：ディスプレイ、Ｕ９０：本体装置、Ｕ１１００、Ｕ１１０１：２ＤアレイＩＣ、Ｕ２００、Ｕ２０１：整合層、Ｕ２１０、Ｕ２１１：音響レンズ

Claims (20)

1. 診断部位に超音波を送信し、その反射波である受信信号を受信する探触子であって、
   二次元配置された複数の振動子と、該複数の振動子のそれぞれに対応した複数の低雑音増幅回路と、ＴＧＣ開始からの時間の経過と共に上昇する制御信号を前記時間の経過と共に上昇する第１のバイアス信号と前記時間の経過と共に下降する第２のバイアス信号とに変換し前記複数の低雑音増幅回路を制御するシングル差動変換器と、を有し、
   前記各低雑音増幅回路は、
   前記振動子からの電気信号を減衰させる減衰器と、
   前記第１のバイアス信号に従って前記減衰器の出力信号を増幅する回路であって、該回路の利得が前記時間の経過と共に徐々に大きくなるように増幅する第１の増幅回路と、
   前記第２のバイアス信号に従って前記減衰器の出力信号を増幅する回路であって、該回路の利得が前記時間の経過と共に徐々に小さくなるように増幅する第２の増幅回路と、
   前記第１の増幅回路の出力と前記第２の増幅回路の出力との間で減算を行う減算器と、
   を備え、
   前記各低雑音増幅回路における前記第１の増幅回路および前記第２の増幅回路が同一の半導体チップ上に設けられている、
   ことを特徴とする探触子。
2. 請求項１に記載の探触子であって、
   ＴＧＣ動作期間中、前記第１のバイアス信号は常に前記第２のバイアス信号より大きいことを特徴とする探触子。
3. 請求項１または２に記載の探触子であって、
   前記第２のバイアス信号を用いて、前記減衰器の減衰度を時間経過と共に小さくすることを特徴とする探触子。
4. 請求項１～３の何れか１項に記載の探触子であって、
   容量を定電流で充電することにより前記制御信号を生成する定電流生成回路を有することを特徴とする探触子。
5. 請求項４に記載の探触子であって、
   前記定電流生成回路は前記容量を放電する機能、電源電圧に固定する機能を備えることを特徴とする探触子。
6. 請求項４または５に記載の探触子であって、
   前記定電流生成回路は前記容量を切り離すことができる機能を備えることを特徴とする探触子。
7. 請求項４～６の何れか１項に記載の探触子であって、
   前記定電流生成回路は前記容量を充電する定電流値を可変することができる機能を備えることを特徴とする探触子。
8. 請求項４～７の何れか１項に記載の探触子であって、
   前記容量の切り離しを実現するスイッチを有し、
   該スイッチにより前記容量の充電に使用する配線を切り離してから放電する機能を備えることを特徴とする探触子。
9. 請求項１～８の何れか１項に記載の探触子であって、
   前記第１のバイアス信号は前記ＴＧＣ開始からＴＧＣ終了まで一定であることを特徴とする探触子。
10. 請求項１～９の何れか１項に記載の探触子であって、
    前記シングル差動変換器は前記第２のバイアス信号を可変することにより利得を可変することができることを特徴とする探触子。
11. 請求項１～１０の何れか１項に記載の探触子であって、
    前記減衰器をオフとして減衰しない信号を前記第１の増幅回路および前記第２の増幅回路へ供給することを特徴とする探触子。
12. 請求項１～１１の何れか１項に記載の探触子であって、
    ＴＧＣを使用しないモードにおいて前記第１の増幅回路および前記第２の増幅回路を固定利得増幅器として使用できるようにすることを特徴とする探触子。
13. 請求項１～１２の何れか１項に記載の探触子であって、
    前記第１の増幅回路および前記第２の増幅回路は第１および第２のカスコード接続の差動増幅回路であって、それぞれの出力の極性を入替えて接続することにより前記減算器を実現することを特徴とする探触子。
14. 請求項１３に記載の探触子であって、
    前記第１のバイアス信号を生成する回路および前記第２のバイアス信号を生成する回路は、それぞれ前記第１および第２のカスコード接続の差動増幅回路のテール電流源であることを特徴とする探触子。
15. 請求項１４に記載の探触子であって、
    前記減衰器は抵抗とトランジスタを直列接続したものであることを特徴とする探触子。
16. 請求項１５に記載の探触子であって、
    前記第２のカスコード接続の差動増幅回路のテール電流源のバイアス電圧と、前記減衰器を構成する前記トランジスタのバイアス電圧とを共用することを特徴とする探触子。
17. 請求項１３～１６の何れか１項に記載の探触子であって、
    前記第２の増幅回路はカスコード接続増幅回路のゲート接地トランジスタのソース間に容量を接続し、前記第１の増幅回路よりも所望周波数帯域を狭くしたことを特徴とする探触子。
18. 請求項１～１７の何れか１項に記載の探触子であって、
    前記第２のバイアス信号である第２のバイアス電流が前記時間の経過と共に徐々に小さくなるように制御され、ＴＧＣ終了時には前記第２のバイアス電流がゼロにならずに微小な電流となることを特徴とする探触子。
19. 請求項１８に記載の探触子であって、
    前記微小な電流は、ゲートを短絡した複数のトランジスタを直列接続させてなる回路のドレイン電流に相当することを特徴とする探触子。
20. 診断部位に超音波を送信し、その反射波である受信信号を受信する探触子と、該受信信号に基づいて診断に必要な情報を得る信号処理回路と、を有する超音波診断装置であって、
    前記探触子は、二次元配置された複数の振動子と、該複数の振動子のそれぞれに対応した複数の低雑音増幅回路と、ＴＧＣ開始からの時間の経過と共に上昇する制御信号を前記時間の経過と共に上昇する第１のバイアス信号と前記時間の経過と共に下降する第２のバイアス信号とに変換し前記複数の低雑音増幅回路を制御するシングル差動変換器と、を有し、
    前記各低雑音増幅回路は、
    前記振動子からの電気信号を減衰させる減衰器と、
    前記第１のバイアス信号に従って前記減衰器の出力信号を増幅する回路であって、該回路の利得を前記時間の経過と共に徐々に大きくなるように増幅する第１の増幅回路と、
    前記第２のバイアス信号に従って前記減衰器の出力信号を増幅する回路であって、該回路の利得が前記時間の経過と共に徐々に小さくなるように増幅する第２の増幅回路と、
    前記第１の増幅回路の出力と前記第２の増幅回路の出力との間で減算を行う減算器と、
    を備え、
    前記各低雑音増幅回路における前記第１の増幅回路および前記第２の増幅回路が同一の半導体チップ上に設けられている、
    ことを特徴とする超音波診断装置。

Images