[go: up one dir, main page]

JP7040032B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7040032B2
JP7040032B2 JP2018005643A JP2018005643A JP7040032B2 JP 7040032 B2 JP7040032 B2 JP 7040032B2 JP 2018005643 A JP2018005643 A JP 2018005643A JP 2018005643 A JP2018005643 A JP 2018005643A JP 7040032 B2 JP7040032 B2 JP 7040032B2
Authority
JP
Japan
Prior art keywords
conductor layer
semiconductor element
terminal
heat sink
outer conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018005643A
Other languages
English (en)
Other versions
JP2019125708A (ja
Inventor
真悟 土持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018005643A priority Critical patent/JP7040032B2/ja
Priority to US16/242,398 priority patent/US10600717B2/en
Priority to CN201910042011.9A priority patent/CN110047807B/zh
Publication of JP2019125708A publication Critical patent/JP2019125708A/ja
Application granted granted Critical
Publication of JP7040032B2 publication Critical patent/JP7040032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献１には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子に接続される放熱板と、半導体素子と放熱板とを一体に保持する封止体と、半導体素子に電気的に接続されるとともに、封止体から突出する端子とを備える。放熱板は、絶縁基板と、絶縁基板の一方側に位置するとともに半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。その外側導体層は、封止体の主表面において露出される。端子は、封止体の主表面に隣接する側面から突出している。
特開２０１２－１４６７６０号公報
上記した半導体装置は、一般に、冷却器とともに半導体モジュールに組み込まれ、放熱板に隣接して冷却器が配置される。このような半導体モジュールにおいて、より効果的な冷却特性を得るためには、放熱板が隣接する冷却器に対して隙間なく隣接するとよく、そのためには、放熱板の露出する封止体の主表面が、優れた平面度を有することが好ましい。しかしながら、絶縁基板を有する放熱板は、線膨張係数が比較的に小さいのに対して、放熱板を保持する封止体は、線膨張係数が比較的に大きい。そのため、例えば封止体を成形する工程での温度変化において、放熱板と封止体との間に不均一な熱膨張が生じ、それに伴って、半導体装置全体で反り変形が生じてしまうことがある。このような場合、封止体の成形後に、封止体の主表面を切削加工することによって、主表面の平面度を高めることも考えられる。しかしながら、半導体装置の製造時に封止体の主表面を切削加工しておいても、半導体装置の使用時に生じる反り変形は避けられない。従って、本明細書は、半導体装置に反り変形が生じることを抑制する技術を提供する。
本明細書が開示する半導体装置は、第１半導体素子と、第１半導体素子に接続される第１放熱板と、第１半導体素子と第１放熱板とを一体に保持する封止体と、第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子とを備える。第１放熱板は、絶縁基板と、絶縁基板の一方側に位置するとともに第１半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。その外側導体層は、封止体の第１主表面において露出される。第１端子は、封止体の第１主表面に隣接する第１側面から突出している。そして、封止体の第１主表面には、外側導体層と第１側面との間に位置する範囲において、第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられている。
上記した半導体装置では、封止体の第１側面から突出する第１端子が、封止体の内部において、放熱板に向けて延びている。この第１端子が延びる範囲は、放熱板が存在せず、大部分が封止体によって構成されているので、放熱板が存在する他の範囲と比較して、温度変化に伴う変形量が比較的に大きい。この点に関して、上記の半導体装置における封止体の第１主表面には、外側導体層と第１側面との間に位置する範囲において、第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられている。このような構成によると、前述した第１端子が延びる範囲において、熱変形やそれに伴う熱応力が、主表面に設けられた第１溝によって低減される。これにより、半導体装置に生じる反り変形を抑制することができる。
実施例の半導体装置１０の平面図を示す。 実施例の半導体装置１０の内部構造を示す。 図１中のＩＩＩ－ＩＩＩ線における断面図を示す。 半導体装置１０がパワーサイクルによって熱変形した状態を示す。 図４中の半導体装置１０の第１主表面２ａにおいて、半導体素子２０の端部ＥからのＸ軸方向の距離に対する、Ｚ軸方向の変位量を示すグラフである。 図４中の半導体装置１０の第１主表面２ａにおいて、半導体素子２０の端部ＥからのＹ軸方向の距離に対する、Ｚ軸方向の変位量を示すグラフである。 図４中の半導体装置１０の第２主表面２ｂにおいて、半導体素子２０の端部ＥからのＸ軸方向の距離に対する、Ｚ軸方向の変位量を示すグラフである。 図４中の半導体装置１０の第２主表面２ｂにおいて、半導体素子２０の端部ＥからのＹ軸方向の距離に対する、Ｚ軸方向の変位量を示すグラフである。
本技術の一実施形態では、少なくとも一つの第１溝は、複数の第１溝を含むとともに、第１側面の近くに位置しているものほど、深さ寸法が大きくてよい。このような構成によると、比較的に大きな応力が生じやすい第１側面の近傍において、熱変形やそれに起因する熱応力が十分に緩和され、半導体装置に生じる反り変形が効果的に抑制される。
本技術の一実施形態では、第１半導体素子に電気的に接続されるとともに、封止体から突出する第２端子をさらに備えていてよい。また第２端子は、封止体の第１側面とは反対側に位置している第２側面から突出しており、封止体の第１主表面には、外側導体層と第２側面との間に位置する範囲において、第２側面に沿う方向に延びる少なくとも一つの第２溝がさらに設けられていてよい。このように、半導体装置が、第２側面から突出する第２端子をさらに備える場合は、第１端子に対する第１溝と同様に、第２端子に対しても、封止体の第１主表面に第２溝を設けるとよい。このとき、第１端子の幅寸法が、第２端子の幅寸法よりも大きい場合は、第１端子の剛性が、第２端子の剛性よりも高くなる。このような場合は、第１溝の数を、第２溝の数よりも大きくするとよい。それによって、第１端子側における封止体の剛性が低下し、第１端子側と第２端子側との間で、半導体装置に生じる応力の差が低減される。これにより、半導体装置の反り変形は効果的に抑制される。
上記に加え、又は代えて、第１端子の幅寸法が、第２端子の幅寸法よりも大きい場合は、少なくとも一つの第１溝の深さ寸法が、少なくとも一つの第２溝の深さ寸法よりも大きくてよい。このような構成によっても、第１端子側における封止体の剛性が低下し、第１端子側と第２端子側との間で、半導体装置に生じる応力の差が低減される。これにより、半導体装置の反り変形は抑制される。
本技術の一実施形態では、第１半導体素子を挟んで第１放熱板と対向している第２放熱板をさらに備え、第２放熱板は、絶縁基板と、絶縁基板の一方側に位置するとともに第１半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有していてよい。また第２放熱板の外側導体層は、封止体の第１主表面とは反対側に位置している第２主表面において露出されており、封止体の第２主表面には、第２放熱板の外側導体層と第１側面との間に位置する範囲において、第１側面に沿う方向に延びる第３溝が設けられていてよい。このように、半導体装置が、第２主表面において露出された第２放熱板をさらに備える場合は、第１主表面の第１溝と同様に、第２主表面にも第３溝を設けることができる。これにより、半導体装置に生じる反り変形を抑制することができる。
上記した実施形態では、少なくとも一つの第３溝は、複数の第３溝を含むとともに、第１側面の近くに位置しているものほど、深さ寸法が大きくてよい。このような構成によると、比較的に大きな応力が生じやすい第１側面の近傍において、熱変形やそれに起因する熱応力が十分に緩和され、半導体装置に生じる反り変形が効果的に抑制される。
上記した実施形態では、第１半導体素子に電気的に接続されるとともに、封止体から突出する第２端子をさらに備えていてよい。また第２端子は、封止体の第１側面とは反対側に位置している第２側面から突出しており、封止体の第２主表面には、外側導体層と第２側面との間に位置する範囲において、第２側面に沿う方向に延びる少なくとも一つの第４溝がさらに設けられていてよい。このように、半導体装置が、第２側面から突出する第２端子をさらに備える場合は、第１端子に対する第３溝と同様に、第２端子に対しても、封止体の第２主表面に第４溝を設けるとよい。このとき、第１端子の幅寸法が、第２端子の幅寸法よりも大きい場合は、第１端子の剛性が、第２端子の剛性よりも高くなる。このような場合は、第３溝の数を第４溝の数よりも大きくするとよく、それによって、第１端子側における封止体の剛性が低下し、第１端子側と第２端子側との間で、半導体装置に生じる応力の差が低減される。これにより、半導体装置の反り変形は効果的に抑制される。
上記した構成に加えて、又は代えて、第１端子の幅寸法が、第２端子の幅寸法よりも大きい場合、少なくとも一つの第３溝の深さ寸法は、少なくとも一つの第４溝の深さ寸法よりも大きくてよい。このような構成によっても、第１端子側における封止体の剛性を比較的に低くすることで、第１端子側と第２端子側との間で、半導体装置に生じる応力の差を低減することができる。これにより、半導体装置の反り変形は抑制される。
本技術の一実施形態では、第２半導体素子と、第２半導体素子に接続されるとともに、封止体によって第２半導体素子と一体に保持された第３放熱板と、第２半導体素子に電気的に接続されるとともに、封止体から突出する第３端子とを備えていてよい。第３放熱板は、絶縁基板と、絶縁基板の一方側に位置するとともに第２半導体素子へ電気的に接続された内側導体層と、絶縁基板の他方側に位置する外側導体層とを有してもよく、第３放熱板の外側導体層は、封止体の第１主表面において露出されてよい。また第３端子は、封止体の第１側面から突出していてよい。さらに、少なくとも一つの第１溝は、第３放熱板の外側導体層と第１側面との間に位置する範囲まで延びていてよい。このような構成では、第１放熱板と第３放熱板とは、別体の絶縁基板をそれぞれ有している。そのため、第１放熱板と第３放熱板との絶縁基板が一体となっている構造よりも、半導体装置に生じる応力を低減することができ、半導体装置の反り変形は抑制される。
図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１、図２、図３に示すように、半導体装置１０は第１半導体素子２０と、第２半導体素子４０と、封止体２と、複数の外部接続端子４、５、６、８、９とを備える。第１半導体素子２０と第２半導体素子４０は、封止体２の内部に封止されている。封止体２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子４、５、６、８、９は、封止体２の外部から内部に亘って延びており、封止体２の内部で第１半導体素子２０及び第２半導体素子４０の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子４、５、６、８、９には、電力用であるＰ端子４、Ｎ端子５及びＯ端子６と、信号用である複数の第１信号端子８及び複数の第２信号端子９が含まれる。ここで、Ｐ端子４は、本明細書が開示する技術における第１端子の一例であり、Ｏ端子６は、本明細書が開示する技術における第３端子の一例である。また、第１信号端子８は、本明細書が開示する技術における第２端子の一例である。
第１半導体素子２０は、上面電極２０ａと下面電極２０ｂとを有する。上面電極２０ａは、第１半導体素子２０の上面に位置しており、下面電極２０ｂは、第１半導体素子２０の下面に位置している。第１半導体素子２０は、上下一対の電極２０ａ、２０ｂを有する縦型の半導体素子である。同様に、第２半導体素子４０は、上面電極（不図示）と下面電極（不図示）とを有する。上面電極は第２半導体素子４０の上面に位置しており、下面電極は第２半導体素子４０の下面に位置する。即ち、第２半導体素子４０についても、上下一対の電極を有する縦型の半導体素子である。本実施例における第１半導体素子２０と第２半導体素子４０は、互いに同種の半導体素子であり、詳しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）素子である。
但し、第１半導体素子２０と第２半導体素子４０の各々は、ＲＣ－ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のパワー半導体素子であってもよい。あるいは、第１半導体素子２０と第２半導体素子４０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。第１半導体素子２０と第２半導体素子４０の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第１半導体素子２０と第２半導体素子４０は、互いに異種の半導体素子であってもよい。また、第１半導体素子２０と第２半導体素子４０の各々は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。
半導体装置１０は、第１放熱板２２と、第１導体スペーサ２４と、第２放熱板２６とをさらに備える。第１放熱板２２は、絶縁基板２８と、絶縁基板２８の一方側に位置するとともに第１半導体素子２０へ電気的に接続された内側導体層３０と、絶縁基板２８の他方側に位置する外側導体層３２とを有する。第１放熱板２２の内側導体層３０と外側導体層３２とは、絶縁基板２８によって互いに絶縁されている。第１放熱板２２の内側導体層３０は、第１導体スペーサ２４を介して、第１半導体素子２０の上面電極２０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続に、はんだ付けが採用されており、第１放熱板２２と第１導体スペーサ２４との間、及び第１導体スペーサ２４と第１半導体素子２０との間には、それぞれはんだ層２３、２５が形成されている。
第１放熱板２２と同様に、第２放熱板２６は、絶縁基板３４と、絶縁基板３４の一方側に位置するとともに第１半導体素子２０へ電気的に接続された内側導体層３６と、絶縁基板３４の他方側に位置する外側導体層３８とを有する。第２放熱板２６の内側導体層３６と外側導体層３８とは、絶縁基板３４によって互いに絶縁されている。第２放熱板２６の内側導体層３６は、第１半導体素子２０の下面電極２０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１半導体素子２０と第２放熱板２６との間に、はんだ層２７が形成されている。
一例ではあるが、本実施例における第１放熱板２２又は第２放熱板２６は、ＤＢＣ（Direct Bonded Copper）基板を採用することができる。第１放熱板２２及び第２放熱板２６の絶縁基板２８、３４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されている。また第１放熱板２２及び第２放熱板２６の内側導体層３０、３６と外側導体層３２、３８とのそれぞれは、銅で構成されている。但し、第１放熱板２２及び第２放熱板２６はＤＢＣ基板に限定されず、一例ではあるが、第１放熱板２２及び第２放熱板２６の絶縁基板２８、３４の両面に高純度アルミニウムを接合したＤＢＡ(Direct Bonded Aluminum)基板であってもよい。第１放熱板２２及び第２放熱板２６の絶縁基板２８、３４については、セラミックに限定されず、他の絶縁体で構成されてもよい。第１放熱板２２及び第２放熱板２６の内側導体層３０、３６と外側導体層３２、３８とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、第１放熱板２２の絶縁基板２８と各導体層３０、３２との間、及び、第２放熱板２６の絶縁基板３４と各導体層３６、３８との間の接合構造についても、特に限定されない。
また、本実施例における第１導体スペーサ２４は、銅によって構成されている。但し、第１導体スペーサ２４についても、銅に限定されず、例えば、銅合金又はその他の金属といった他の導体で構成されてもよい。ここで、第１導体スペーサ２４は、必ずしも必要とされないが、第１信号端子８を第１半導体素子２０に接続する際のスペースを確保する。
第１放熱板２２の外側導体層３２は、封止体２の上面に位置する第１主表面２ａに露出されている。これにより、第１放熱板２２は半導体装置１０の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。同様に第２放熱板２６の外側導体層３８は、封止体２の下面に位置する第２主表面２ｂに露出されている。これにより、第２放熱板２６においても半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体２の両面２ａ、２ｂに第１放熱板２２の外側導体層３２及び第２放熱板２６の外側導体層３８が露出される両面冷却構造を有する。但し、半導体装置１０は、両面冷却構造に限定されず、第１放熱板２２の外側導体層３２又は第２放熱板２６の外側導体層３８が封止体２から露出される片面冷却構造であってもよい。
半導体装置１０は、第３放熱板４２と、第２導体スペーサ４４と、第４放熱板４６とをさらに備える。第３放熱板４２は、絶縁基板（不図示）と、絶縁基板の一方側に位置するとともに第２半導体素子４０へ電気的に接続された内側導体層（不図示）と、絶縁基板の他方側に位置する外側導体層５２とを有する。第３放熱板４２の内側導体層と外側導体層５２とは、絶縁基板によって互いに絶縁されている。第３放熱板４２の内側導体層は、第２導体スペーサ４４を介して、第２半導体素子４０の上面電極（不図示）に電気的に接続されている。特に限定されないが、本実施例ではこの接続に、はんだ付けが採用されており、第３放熱板４２と第２導体スペーサ４４との間、及び第２導体スペーサ４４と第２半導体素子４０との間には、それぞれはんだ層（不図示）が形成されている。
第３放熱板４２と同様に、第４放熱板４６は、絶縁基板５４と、当該絶縁基板５４の一方側に位置するとともに第２半導体素子４０へ電気的に接続された内側導体層５６と、当該絶縁基板５４の他方側に位置する外側導体層（不図示）とを有する。第４放熱板４６の内側導体層５６と外側導体層とは、絶縁基板５４によって互いに絶縁されている。第４放熱板４６の内側導体層５６は、第２半導体素子４０の下面電極に電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２半導体素子４０と第４放熱板４６との間に、はんだ層(不図示)が形成されている。
一例ではあるが、本実施例における第３放熱板４２又は第４放熱板４６は、ＤＢＣ（Direct Bonded Copper）基板を採用することができる。第３放熱板４２の絶縁基板及び第４放熱板４６の絶縁基板５４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されている。また第３放熱板４２の内側導体層及び第４放熱板４６の内側導体層５６と、第３放熱板４２の外側導体層５２及び第４放熱板４６の外側導体層とのそれぞれは、銅で構成されている。但し、第３放熱板４２及び第４放熱板４６はＤＢＣ基板に限定されず、一例ではあるが、第３放熱板４２の絶縁基板及び第４放熱板４６の絶縁基板５４の両面に高純度アルミニウムを接合したＤＢＡ(Direct Bonded Aluminum)基板であってもよい。第３放熱板４２の絶縁基板及び第４放熱板４６の絶縁基板５４については、セラミックに限定されず、他の絶縁体で構成されてもよい。第３放熱板４２の内側導体層及び第４放熱板４６の内側導体層５６と、第３放熱板４２の外側導体層５２及び第４放熱板４６の外側導体層とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、第３放熱板４２における絶縁基板と内側導体層及び絶縁基板と外側導体層５２との間、及び、第４放熱板４６における絶縁基板５４と内側導体層５６及び絶縁基板５４と外側導体層との間の接合構造についても、特に限定されない。
また、本実施例における第２導体スペーサ４４は、銅によって構成されている。但し、第２導体スペーサ４４についても、銅に限定されず、例えば、銅合金又はその他の金属といった他の導体で構成されてもよい。ここで、第２導体スペーサ４４は、必ずしも必要とされないが、第２信号端子９を第２半導体素子４０に接続する際のスペースを確保する。
第３放熱板４２の外側導体層５２は、封止体２の上面に位置する第１主表面２ａに露出されている。これにより、第３放熱板４２は半導体装置１０の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する、同様に第４放熱板４６の外側導体層は、封止体２の下面に位置する第２主表面２ｂに露出されている。これにより、第４放熱板４６においても半導体装置１０の電気回路の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体２の両面２ａ、２ｂに第３放熱板４２の外側導体層５２及び第４放熱板４６の外側導体層が露出される両面冷却構造を有する。但し、半導体装置１０は、両面冷却構造に限定されず、第３放熱板４２の外側導体層５２又は第４放熱板４６の外側導体層が封止体２から露出される片面冷却構造であってもよい。
半導体装置１０は、導体で構成された継手６０をさらに有する。継手６０は、封止体２の内部に位置しており、一例ではあるが、第１放熱板２２の内側導体層３０と第４放熱板４６の内側導体層５６との間を電気的に接続している。これにより、第１半導体素子２０の第２半導体素子４０は、継手６０を介して直列に接続されている。本実施例の継手６０は、例えば銅で構成されることができる。また、一例ではあるが、継手６０は、第１放熱板２２の内側導体層３０にはんだ付けによって接合されているとともに、第４放熱板４６の内側導体層５６に溶接によって接合されていてもよい。但し、これら継手６０と第１放熱板２２及び第４放熱板４６の内側導体層３０、５６との接合手法は特に限定されない。
上述したように、半導体装置１０は外部接続端子として、Ｐ端子４、Ｎ端子５及びＯ端子６を備える。本実施例におけるＰ端子４、Ｎ端子５及びＯ端子６は、銅で構成されている。但し、Ｐ端子４、Ｎ端子５及びＯ端子６は、銅に限定されず、他の導体で構成されてもよい。Ｐ端子４は、封止体２の内部において、第２放熱板２６の内側導体層３６に接合されている。Ｎ端子５は、封止体２の内部において、第３放熱板４２の内側導体層に接合されている。そして、Ｏ端子６は、第４放熱板４６の内側導体層５６に接合されている。一例ではあるが、Ｐ端子４及びＯ端子６は、それぞれ第２放熱板２６の内側導体層３６及び第４放熱板４６の内側導体層５６に、溶接によって接合されている。半導体装置１０は外部接続端子として、複数の第１信号端子８及び複数の第２信号端子９もまた備える。本実施例における複数の信号端子８、９は、第１半導体素子２０及び第２半導体素子４０にそれぞれボンディングワイヤ８ａ、９ａによって接続されている。また、Ｐ端子４、Ｎ端子５及びＯ端子６は、封止体２の第１主表面２ａに隣接する第１側面２ｃから突出しており、複数の信号端子８、９は、封止体２の第１側面２ｃとは反対側に位置する第２側面２ｄから突出している。
上述した構成に加え、本実施例における半導体装置１０は、以下のように構成されている。ここで、本技術が開示する技術における第１端子の一例にＰ端子、第２端子の一例に第１信号端子８、第３端子の一例にＯ端子６を例に挙げて説明する。図３に示すように、封止体２の第１側面２ｃから突出するＰ端子４が、封止体２の内部において、第１放熱板２２に向けて延びている。このＰ端子が延びる範囲は、第１放熱板２２及び第２放熱板２６が存在せず、大部分が封止体２によって構成されているので、放熱板２２、２６が存在する他の範囲と比較して、温度変化に伴う変形量が比較的に大きい。この点に関して、本実施例の半導体装置１０における封止体２の第１主表面２ａには、第１放熱板２２の外側導体層３２と第１側面２ｃとの間に位置する範囲において、第１側面２ｃに沿う方向に延びる第１溝１２が設けられている。このような構成によると、前述した第１端子が延びる範囲において、熱変形やそれに伴う熱応力が、第１主表面２ａに設けられた第１溝１２によって低減される。これにより、半導体装置１０に生じる反り変形を抑制することができる。
上記の第１溝１２は、一つであってもよいが、本実施例のように複数形成されていてもよい。その場合、複数の第１溝１２は、第１側面２ｃの近くに位置しているものほど、深さ寸法が大きく形成されているとよい。このような構成によると、比較的に大きな応力が生じやすい第１側面２ｃの近傍において、熱変形やそれに起因する熱応力が十分に緩和され、半導体装置１０に生じる反り変形が効果的に抑制される。
同様に本実施例における半導体装置１０は、封止体２の第２側面２ｄから突出する第１信号端子８が第１放熱板２２に向けて延びている。この場合、第２主表面２ｂには、第２放熱板２６の外側導体層３８との間に位置する範囲において第２側面２ｄに沿う方向に延びる第２溝１４が設けられているとよい。この第２溝１４は、Ｐ端子４に対する第１溝１２と同様に、第１信号端子８に対して設けられている。このとき、Ｐ端子４の幅寸法は、第１信号端子８の幅寸法よりも大きいため、Ｐ端子４の剛性が、第１信号端子８の剛性よりも高くなる。このような場合は、第１溝１２の数を、第２溝１４の数よりも大きくするとよい。それによって、Ｐ端子４の側における封止体２の剛性が低下し、Ｐ端子４の側と第１信号端子８の側との間で、半導体装置１０に生じる応力の差が低減される。これにより、半導体装置１０の反り変形は効果的に抑制される。
上記したようにＰ端子４の幅寸法は、第１信号端子８の幅寸法よりも大きいため、Ｐ端子４の剛性が、第１信号端子８の剛性よりも高くなる。この場合、少なくとも一つの第１溝１２の深さ寸法が、少なくとも一つの第２溝１４の深さ寸法よりも大きく形成されていてもよい。このような構成によっても、Ｐ端子４の側における封止体２の剛性が低下し、Ｐ端子４の側と第１信号端子８の側との間で、半導体装置１０に生じる応力の差が低減される。これにより、半導体装置１０の反り変形は抑制される。
上述したが本実施例における半導体装置１０は、第２放熱板２６を備えている。この場合、第１主表面２ａと同様に第２主表面２ｂにおいても、第２放熱板２６の外側導体層３８との間に位置する範囲において第１側面２ｃに沿う方向に延びる第３溝１６が設けられているとよい。これにより、第１溝１２と同様に半導体装置１０に生じる反り変形を抑制することができる。さらに、第３溝１６は、複数形成されていてもよく、その場合、第１側面２ｃの近くに位置しているものほど、深さ寸法が大きく形成されているとよい。このような構成によると、比較的に大きな応力が生じやすい第１側面２ｃの近傍において、熱変形やそれに起因する熱応力が十分に緩和され、半導体装置１０に生じる反り変形が効果的に抑制される。
また本実施例における半導体装置１０は、第１主表面２ａと同様に第２主表面２ｂにおいても、第２放熱板２６の外側導体層３８との間に位置する範囲において第２側面２ｄに沿う方向に延びる第４溝１８が設けられているとよい。これにより、第２溝１４と同様に半導体装置１０に生じる反り変形を抑制することができる。このとき、Ｐ端子４の幅寸法は、第１信号端子８の幅寸法よりも大きいため、Ｐ端子４の剛性が、第１信号端子８の剛性よりも高くなる。このような場合は、第３溝１６の数を、第４溝１８の数よりも大きくするとよい。それによって、Ｐ端子４の側における封止体２の剛性が低下し、Ｐ端子４の側と第１信号端子８の側との間で、半導体装置１０に生じる応力の差が低減される。これにより、半導体装置１０の反り変形は効果的に抑制される。
上記したようにＰ端子４の幅寸法は、第１信号端子８の幅寸法よりも大きいため、Ｐ端子４の剛性が、第１信号端子８の剛性よりも高くなる。この場合、少なくとも一つの第３溝１６の深さ寸法が、少なくとも一つの第４溝１８の深さ寸法よりも大きく形成されていてもよい。このような構成によっても、Ｐ端子４の側における封止体２の剛性が低下し、Ｐ端子４の側と第１信号端子８の側との間で、半導体装置１０に生じる応力の差が低減される。これにより、半導体装置１０の反り変形は抑制される。
さらに、本実施例における半導体装置１０は、第３放熱板４２、第４放熱板４６もまた備えている。そして、封止体２の第１側面２ｃから突出するＯ端子６が、第３放熱板４２及び第４放熱板４６に向けて延びていて、封止体の２の第２側面２ｄから突出する第２信号端子９が、第３放熱板４２及び第４放熱板４６に向けて延びている。このような構成の場合、第１溝１２は、第３放熱板４２の外側導体層５２と第１側面２ｃとの間に位置する範囲まで延びていてよく、第２溝１４は、第３放熱板４２の外側導体層５２と第２側面２ｄとの間に位置する範囲まで延びていてよい。同様に第３溝１６は、第４放熱板４６の外側導体層と第１側面２ｃとの間に位置する範囲まで延びていてよく、第４溝１８は、第４放熱板４６の外側導体層と第２側面２ｄとの間に位置する範囲まで延びていてよい。
本実施例では、半導体装置１０は第１半導体素子２０と第２半導体素子４０との二つの半導体素子を備えているが、半導体素子の数は特に限定されず、一つ又は三以上の半導体素子を備えていてもよい。また、半導体装置１０は、第１放熱板２２と第３放熱板４２とは、別体の絶縁基板をそれぞれ有しているが、この放熱板の構造は、特に限定されず、例えば第１放熱板２２と第３放熱板４２の絶縁基板とが一体となった構造であってもよい。但し、絶縁基板が一体となることによって、放熱板２２、４２と封止体２との間により不均一な熱膨張が生じるおそれがあり、この点において本実施例の構造の方がより優れているといえる。第２放熱板２６及び第４放熱板４６においても、上記と同様のことがいえる。
次いで、半導体装置１０において生じる反り変形の変位量をＣＡＥ（Computer aided Engineering）解析によって求めた結果を示す。ここで半導体装置１０は、通電とその停止を繰り返すパワーサイクルが数回繰り返される。即ち、半導体装置１０の内部温度は低温から高温までの温度変動が繰り返される。図４から理解されるように、数回のパワーサイクル後、半導体装置１０はＸ軸方向とＹ軸方向において、熱応力によるＺ軸方向の変位が生じる。但し、図４では、半導体装置１０において生じる反り変形を誇張して図示している。図５、図６は、半導体装置１０における反り変形において、図４中の第１主表面２ａにおける半導体素子２０の端部ＥからのＸ軸方向及びＹ軸方向の距離に対する、それぞれのＺ軸方向の変位量を示す。また同様に図７、図８は、半導体装置１０における反り変形において、図４中の第１主表面２ａの反対側に位置する第２主表面２ｂにおける半導体素子２０の端部ＥからのＸ軸方向及びＹ軸方向の距離に対する、それぞれのＺ軸方向の変位量を示す。図５－８には、比較例として従来構造の半導体装置のデータも併せて示す。ここで、従来構造の半導体装置は、絶縁基板を有していない放熱板を備えており、半導体装置の封止体の主表面において、溝が設けられていない構造のものを採用している。また、図５－８中のＡは本実施例における半導体装置１０のデータを示し、Ｂは従来構造の半導体装置のデータを示す。第１主表面側、第２主表面側のいずれの場合においても、本実施例の半導体装置１０は、従来構造よりもＺ軸方向における変位量が小さい。以上のことから、本明細書に開示する技術の適用が、半導体装置１０の使用時に生じる反り変形を抑制することを理解できる。
また半導体装置の製造時において、半導体装置の放熱板の平面度を改善する他の手法として、封止体を成形する工程の後に、半導体装置における放熱面の例えば切削加工等を実施することも考えられる。この場合、半導体装置の封止体の部分を例えばチャック等の固定工具によって固定し、加工を実施する。しかしながら、半導体装置を固定工具から取り外す際に弾性変形等が生じ、結果として半導体装置に反り変形が生じるおそれがある。このような製造時における反り変形においても、本明細書に開示する技術の適用により、半導体装置１０の反り変形を抑制することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
２：封止体
２ａ：第１主表面
２ｂ：第２主表面
２ｃ：第１側面
２ｄ：第２側面
４：Ｐ端子
５：Ｎ端子
６：Ｏ端子
８：第１信号端子
９：第２信号端子
１０：半導体装置
１２：第１溝
１４：第２溝
１６：第３溝
１８：第４溝
２０：第１半導体素子
２２：第１放熱板
２３、２５、２７：はんだ層
２４、４４：導体スペーサ
２６：第２放熱板
２８、３４、５４：絶縁基板
３０、３６、５６：内側導体層
３２、３８、５２：外側導体層
４０：第２半導体素子
４２：第３放熱板
４６：第４放熱板

Claims (11)

  1. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記少なくとも一つの第１溝は、複数の第１溝を含むとともに、前記第１側面の近くに位置しているものほど、深さ寸法が大きい、
    半導体装置。
  2. 前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子をさらに備え、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第２溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第１溝の数は、前記少なくとも一つの第２溝の数よりも大きい、請求項１に記載の半導体装置。
  3. 前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子をさらに備え、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第２溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第１溝の深さ寸法は、前記少なくとも一つの第２溝の深さ寸法よりも大きい、請求項１又は２に記載の半導体装置。
  4. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第２溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第１溝の数は、前記少なくとも一つの第２溝の数よりも大きい、
    半導体装置。
  5. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第２溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第１溝の深さ寸法は、前記少なくとも一つの第２溝の深さ寸法よりも大きい、
    半導体装置。
  6. 前記第１半導体素子を挟んで前記第１放熱板と対向している第２放熱板をさらに備え、
    前記第２放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第２放熱板の前記外側導体層は、前記封止体の前記第１主表面とは反対側に位置している第２主表面において露出されており、
    前記封止体の前記第２主表面には、前記第２放熱板の前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第３溝が設けられており、
    前記少なくとも一つの第３溝は、複数の第３溝を含むとともに、前記第１側面の近くに位置しているものほど、深さ寸法が大きい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    前記第１半導体素子を挟んで前記第１放熱板と対向している第２放熱板と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第２放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第２放熱板の前記外側導体層は、前記封止体の前記第１主表面とは反対側に位置している第２主表面において露出されており、
    前記封止体の前記第２主表面には、前記第２放熱板の前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第３溝が設けられており、
    前記少なくとも一つの第３溝は、複数の第３溝を含むとともに、前記第１側面の近くに位置しているものほど、深さ寸法が大きい、
    半導体装置。
  8. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    前記第１半導体素子を挟んで前記第１放熱板と対向している第２放熱板と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第２放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第２放熱板の前記外側導体層は、前記封止体の前記第１主表面とは反対側に位置している第２主表面において露出されており、
    前記封止体の前記第２主表面には、前記第２放熱板の前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第３溝が設けられており、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第２主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第４溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第３溝の数は、前記少なくとも一つの第４溝の数よりも大きい、
    半導体装置。
  9. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    前記第１半導体素子を挟んで前記第１放熱板と対向している第２放熱板と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第２端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第２放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第２放熱板の前記外側導体層は、前記封止体の前記第１主表面とは反対側に位置している第２主表面において露出されており、
    前記封止体の前記第２主表面には、前記第２放熱板の前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第３溝が設けられており、
    前記第２端子は、前記封止体の前記第１側面とは反対側に位置している第２側面から突出しており、
    前記封止体の前記第２主表面には、前記外側導体層と前記第２側面との間に位置する範囲において、前記第２側面に沿う方向に延びる少なくとも一つの第４溝がさらに設けられており、
    前記第１端子の幅寸法は、前記第２端子の幅寸法よりも大きく、
    前記少なくとも一つの第３溝の深さ寸法は、前記少なくとも一つの第４溝の深さ寸法よりも大きい、
    半導体装置。
  10. 第２半導体素子と、
    前記第２半導体素子に接続されるとともに、前記封止体によって前記第２半導体素子と一体に保持された第３放熱板と、
    前記第２半導体素子に電気的に接続されるとともに、前記封止体から突出する第３端子と、を備え、
    前記第３放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第２半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第３放熱板の前記外側導体層は、前記封止体の前記第１主表面において露出されており、
    前記第３端子は、前記封止体の前記第１側面から突出しており、
    前記少なくとも一つの第１溝は、前記第３放熱板の前記外側導体層と前記第１側面との間に位置する範囲まで延びている、請求項１から９のいずれか一項に記載の半導体装置。
  11. 第１半導体素子と、
    前記第１半導体素子に接続される第１放熱板と、
    前記第１半導体素子と前記第１放熱板とを一体に保持する封止体と、
    前記第１半導体素子に電気的に接続されるとともに、前記封止体から突出する第１端子と、
    第２半導体素子と、
    前記第２半導体素子に接続されるとともに、前記封止体によって前記第２半導体素子と一体に保持された第３放熱板と、
    前記第２半導体素子に電気的に接続されるとともに、前記封止体から突出する第３端子と、
    を備え、
    前記第１放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第１半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記外側導体層は、前記封止体の第１主表面において露出されており、
    前記第１端子は、前記封止体の前記第１主表面に隣接する第１側面から突出しており、
    前記封止体の前記第１主表面には、前記外側導体層と前記第１側面との間に位置する範囲において、前記第１側面に沿う方向に延びる少なくとも一つの第１溝が設けられており、
    前記第３放熱板は、絶縁基板と、当該絶縁基板の一方側に位置するとともに前記第２半導体素子へ電気的に接続された内側導体層と、当該絶縁基板の他方側に位置する外側導体層とを有し、
    前記第３放熱板の前記外側導体層は、前記封止体の前記第１主表面において露出されており、
    前記第３端子は、前記封止体の前記第１側面から突出しており、
    前記少なくとも一つの第１溝は、前記第３放熱板の前記外側導体層と前記第１側面との間に位置する範囲まで延びている、
    半導体装置。
JP2018005643A 2018-01-17 2018-01-17 半導体装置 Active JP7040032B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018005643A JP7040032B2 (ja) 2018-01-17 2018-01-17 半導体装置
US16/242,398 US10600717B2 (en) 2018-01-17 2019-01-08 Semiconductor device
CN201910042011.9A CN110047807B (zh) 2018-01-17 2019-01-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005643A JP7040032B2 (ja) 2018-01-17 2018-01-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2019125708A JP2019125708A (ja) 2019-07-25
JP7040032B2 true JP7040032B2 (ja) 2022-03-23

Family

ID=67213323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005643A Active JP7040032B2 (ja) 2018-01-17 2018-01-17 半導体装置

Country Status (3)

Country Link
US (1) US10600717B2 (ja)
JP (1) JP7040032B2 (ja)
CN (1) CN110047807B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771447B2 (ja) * 2017-09-29 2020-10-21 日立オートモティブシステムズ株式会社 パワー半導体装置およびそれを用いた電力変換装置
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
JP7024900B1 (ja) 2021-02-19 2022-02-24 富士電機株式会社 半導体装置
JPWO2022244629A1 (ja) * 2021-05-18 2022-11-24
JP7528865B2 (ja) 2021-05-27 2024-08-06 株式会社デンソー 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310987A (ja) 2004-04-20 2005-11-04 Denso Corp 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
US20090243061A1 (en) 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2013038309A (ja) 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
WO2015125352A1 (ja) 2014-02-24 2015-08-27 三菱電機株式会社 パワー半導体モジュールおよびパワーユニット
WO2015173862A1 (ja) 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2016004941A (ja) 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166052A (ja) * 1986-01-20 1986-07-26 Hitachi Ltd 樹脂モールド半導体デバイス
US7009291B2 (en) * 2002-12-25 2006-03-07 Denso Corporation Semiconductor module and semiconductor device
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
JP4967447B2 (ja) 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
US7705475B2 (en) * 2006-08-03 2010-04-27 Stats Chippac Ltd. Integrated circuit package system
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US10231338B2 (en) * 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
JP6517682B2 (ja) * 2015-12-17 2019-05-22 トヨタ自動車株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005310987A (ja) 2004-04-20 2005-11-04 Denso Corp 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
US20090243061A1 (en) 2008-03-31 2009-10-01 Yang Gwi-Gyeon Complex Semiconductor Packages and Methods of Fabricating the Same
JP2012146760A (ja) 2011-01-11 2012-08-02 Calsonic Kansei Corp パワー半導体モジュール
JP2013038309A (ja) 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
WO2015125352A1 (ja) 2014-02-24 2015-08-27 三菱電機株式会社 パワー半導体モジュールおよびパワーユニット
US20170053861A1 (en) 2014-02-24 2017-02-23 Mitsubishi Electric Corporation Power semiconductor module and power unit
WO2015173862A1 (ja) 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JP2016004941A (ja) 2014-06-18 2016-01-12 株式会社デンソー 半導体装置及びパワーモジュール

Also Published As

Publication number Publication date
US10600717B2 (en) 2020-03-24
CN110047807B (zh) 2023-04-21
CN110047807A (zh) 2019-07-23
US20190221496A1 (en) 2019-07-18
JP2019125708A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
JP7040032B2 (ja) 半導体装置
JP5602095B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
KR102088390B1 (ko) 반도체 장치
CN110506330B (zh) 功率电子模块以及包含该模块的电功率变换器
JP2019067949A (ja) 半導体装置
JP2013069782A (ja) 半導体装置
JP7135930B2 (ja) 半導体モジュールとそれを用いた電力変換装置
CN110233135A (zh) 半导体装置
WO2016158020A1 (ja) 半導体モジュール
JP7163583B2 (ja) 半導体装置
WO2018151010A1 (ja) 半導体装置
US10566295B2 (en) Semiconductor device
JP5987634B2 (ja) パワー半導体モジュール
JP5125530B2 (ja) 電力変換装置
JP6827402B2 (ja) 半導体装置
JP2019212809A (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
JP7147186B2 (ja) 半導体装置
JP7063224B2 (ja) 半導体モジュール
JP7147187B2 (ja) 半導体装置
US20240014106A1 (en) Semiconductor device
JP7035868B2 (ja) 半導体装置
JP7069848B2 (ja) 半導体装置
CN118974916A (zh) 半导体模块、半导体装置以及车辆

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R151 Written notification of patent or utility model registration

Ref document number: 7040032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250