JP2019067950A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】絶縁基板を有する半導体装置の製造工程において、外部接続端子の位置精度が悪化することを抑制する。【解決手段】本明細書で開示される半導体装置の製造方法は、絶縁層の両面に金属層がそれぞれ設けられた絶縁基板を用意する工程と、複数の外部接続端子が設けられたリードフレームを用意する工程と、絶縁基板の一方の金属層とリードフレームとを接合する工程と、絶縁基板の前記一方の金属層上に半導体素子を配置する工程とを備える。【選択図】図７

Description

本明細書が開示する技術は、絶縁基板を有する半導体装置の製造方法に関する。

近年、パワー半導体分野において、炭化ケイ素等の採用による半導体素子の許容電力の向上により、半導体装置内部での発熱量が増大することが予想される。そのため、半導体装置において更なる耐熱性能の向上が求められており、その手法のひとつとして、絶縁基板を採用することが考えられる。ここでいう絶縁基板とは、絶縁層の両面にそれぞれ金属層が設けられた基板を意味する。特許文献１には、このような絶縁基板を有する半導体装置が開示されている。

特開２０１２−１４６７６０号公報

上記した半導体装置の製造工程では、半導体素子を外部へ電気的に接続するための複数の外部接続端子を、絶縁基板の金属層や半導体素子へそれぞれ接合する必要がある。こうした場合、複数の外部接続端子は各々接合されるため、外部接続端子同士の位置精度にばらつきが生じ、半導体装置の組付性が悪くなることがある。一方で、先ず、外部接続端子と絶縁基板を構成する金属層とが一体化したリードフレームを作製した後、その金属層上に絶縁層を接合するといった製造方法も考えられる。しかしながら、このような製造方法によると、絶縁層を接合する際に高温処理をする必要があるが、その高温により外部接続端子が軟化することがあり、結果として外部接続端子同士の位置精度は悪くなるおそれがある。本明細書は、絶縁基板を有する半導体装置の製造工程において、外部接続端子の位置精度が悪化することを抑制し得る技術を提供する。

本明細書が開示する半導体装置の製造方法は、絶縁層の両面に金属層がそれぞれ設けられた絶縁基板を用意する工程と、複数の外部接続端子が設けられたリードフレームを用意する工程と、絶縁基板の一方の金属層とリードフレームとを接合する工程と、絶縁基板の前記一方の金属層上に半導体素子を配置する工程とを備える。

この製造方法では、先ず、絶縁層の両面に金属層がそれぞれ設けられた絶縁基板と、複数の外部接続端子が設けられたリードフレームとをそれぞれ用意する。次いで、絶縁基板の一方の金属層とリードフレームとを互いに接合することによって、それらを一体化する。このような製造方法によると、リードフレームに設けられた複数の外部接続端子が、絶縁基板に対して同時に位置決めされることから、外部接続端子同士の位置精度をそのまま維持することができる。また、絶縁基板とリードフレームとを個別に用意することができるので、絶縁基板を用意する過程で高温処理が必要になるとしても、それによって外部接続端子の位置精度が悪化することもない。

実施例の半導体装置１０の平面図を示す。 実施例の半導体装置１０の内部構造を示す。 図１中のＩＩＩ−ＩＩＩ線における断面図を示す。 図１中のＩＶ−ＩＶ線における断面図を示す。 半導体装置１０の一製造工程を説明する図であって、用意される第１下側絶縁基板２６及び第２下側絶縁基板４６を示す。 半導体装置１０の一製造工程を説明する図であって、用意されるリードフレーム４を示す。 半導体装置１０の一製造工程を説明する図であって、第１下側絶縁基板２６及び第２下側絶縁基板４６に接合されたリードフレーム４を示す。 半導体装置１０の一製造工程を説明する図であって、第１下側絶縁基板２６及び第２下側絶縁基板４６上に、第１半導体素子２０及び第２半導体素子４０等が組み付けられた様子を示す。 半導体装置１０の一製造工程を説明する図であって、第１上側絶縁基板２２及び第２上側絶縁基板４２が組み付けられた様子を示す。 半導体装置１０の一製造工程を説明する図であって、成形された封止体１２及びリードフレーム４の不要部分が除去された様子を示す。 継手６０をさらに含む変形例のリードフレーム４ａを示す。 変形例のリードフレーム４ａを採用した半導体装置１０ａを示す。

図面を参照して、実施例の半導体装置１０について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。

図１、図２、図３、図４に示すように、半導体装置１０は、第１半導体素子２０と、第２半導体素子４０と、封止体１２と、複数の外部接続端子１４、１５、１６、１８、１９を備える。第１半導体素子２０と第２半導体素子４０は、封止体１２の内部に封止されている。封止体１２は、特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。各々の外部接続端子１４、１５、１６、１８、１９は、封止体１２の外部から内部に亘って延びており、封止体１２の内部で第１半導体素子２０及び第２半導体素子４０の少なくとも一方に電気的に接続されている。一例ではあるが、複数の外部接続端子１４、１５、１６、１８、１９には、電力用であるＰ端子１４、Ｎ端子１５及びＯ端子１６と、信号用である複数の第１信号端子１８及び複数の第２信号端子１９が含まれる。

第１半導体素子２０は、上面電極２０ａと下面電極２０ｂとを有する。上面電極２０ａは第１半導体素子２０の上面に位置しており、下面電極２０ｂは第１半導体素子２０の下面に位置している。第１半導体素子２０は、上下一対の電極２０ａ、２０ｂを有する縦型の半導体素子である。同様に、第２半導体素子４０は、上面電極４０ａと下面電極４０ｂとを有する。上面電極４０ａは第２半導体素子４０の上面に位置しており、下面電極４０ｂは第２半導体素子４０の下面に位置する。即ち、第２半導体素子４０についても、上下一対の電極４０ａ、４０ｂを有する縦型の半導体素子である。本実施例における第１半導体素子２０と第２半導体素子４０は、互いに同種の半導体素子であり、詳しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ−ＩＧＢＴ（Reverse Conducting IGBT）素子である。

但し、第１半導体素子２０と第２半導体素子４０の各々は、ＲＣ−ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のパワー半導体素子であってもよい。あるいは、第１半導体素子２０と第２半導体素子４０の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった二以上の半導体素子に置き換えられてもよい。第１半導体素子２０と第２半導体素子４０の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。この場合、第１半導体素子２０と第２半導体素子４０は、互いに異種の半導体素子であってもよい。また、第１半導体素子２０と第２半導体素子４０の各々は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。

半導体装置１０は、第１上側絶縁基板２２と第１導体スペーサ２４と第１下側絶縁基板２６とをさらに備える。第１上側絶縁基板２２は、絶縁層２８と、絶縁層２８の一方側に設けられた内側金属層３０と、絶縁層２８の他方側に設けられた外側金属層３２とを有する。内側金属層３０と外側金属層３２は、絶縁層２８によって互いに絶縁されている。第１上側絶縁基板２２の内側金属層３０は、第１導体スペーサ２４を介して、第１半導体素子２０の上面電極２０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１上側絶縁基板２２と第１導体スペーサ２４との間、及び、第１導体スペーサ２４と第１半導体素子２０との間に、それぞれはんだ層２３、２５が形成されている。

一例ではあるが、本実施例における第１上側絶縁基板２２は、ＤＢＣ基板である。絶縁層２８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３０と外側金属層３２とのそれぞれは、銅で構成されている。但し、第１上側絶縁基板２２はＤＢＣ基板に限定されない。絶縁層２８については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３０と外側金属層３２とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層２８と各金属層３０、３２との間の接合構造についても、特に限定されない。また、本実施例における第１導体スペーサ２４は、銅−モリブデン合金によって構成されている。但し、第１導体スペーサ２４についても、銅−モリブデン合金に限定されず、例えば純銅又はその他の銅合金といった他の導体で構成されてもよい。

第１下側絶縁基板２６は、絶縁層３４と、絶縁層３４の一方側に設けられた内側金属層３６と、絶縁層３４の他方側に設けられた外側金属層３８とを有する。内側金属層３６と外側金属層３８は、絶縁層３４によって互いに絶縁されている。第１下側絶縁基板２６の内側金属層３６は、第１半導体素子２０の下面電極２０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１半導体素子２０と第１下側絶縁基板２６との間に、はんだ層２７が形成されている。

一例ではあるが、本実施例における第１下側絶縁基板２６は、ＤＢＣ基板である。絶縁層３４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３６と外側金属層３８とのそれぞれは、銅で構成されている。但し、第１下側絶縁基板２６はＤＢＣ基板に限定されない。絶縁層３４については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３６と外側金属層３８とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層３４と各金属層３６、３８との間の接合構造についても、特に限定されない。

第１上側絶縁基板２２の外側金属層３２は、封止体１２の上面１２ａに露出している。これにより、第１上側絶縁基板２２は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。同様に、第１下側絶縁基板２６の外側金属層３８は、封止体１２の下面１２ｂに露出している。これにより、第１下側絶縁基板２６についても、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体１２の上下の両面１２ａ、１２ｂに外側金属層３２、３８が露出する両面冷却構造を有する。

半導体装置１０は、第２上側絶縁基板４２と第２導体スペーサ４４と第２下側絶縁基板４６とをさらに備える。第２上側絶縁基板４２は、絶縁層４８と、絶縁層４８の一方側に設けられた内側金属層５０と、絶縁層４８の他方側に設けられた外側金属層５２とを有する。内側金属層５０と外側金属層５２は、絶縁層４８によって互いに絶縁されている。第２上側絶縁基板４２の内側金属層５０は、第２導体スペーサ４４を介して、第２半導体素子４０の上面電極４０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２上側絶縁基板４２と第２導体スペーサ４４との間、及び、第２導体スペーサ４４と第２半導体素子４０との間に、それぞれはんだ層４３、４５が形成されている。

一例ではあるが、本実施例における第２上側絶縁基板４２は、ＤＢＣ基板である。絶縁層４８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層５０と外側金属層５２とのそれぞれは、銅で構成されている。但し、第２上側絶縁基板４２はＤＢＣ基板に限定されない。絶縁層４８については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層５０と外側金属層５２とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層４８と各金属層５０、５２との間の接合構造についても、特に限定されない。また、本実施例における第２導体スペーサ４４は、銅−モリブデン合金によって構成されている。但し、第２導体スペーサ４４についても、銅−モリブデン合金に限定されず、例えば純銅又はその他の銅合金といった他の導体で構成されてもよい。

第２下側絶縁基板４６は、絶縁層５４と、絶縁層５４の一方側に設けられた内側金属層５６と、絶縁層５４の他方側に設けられた外側金属層５８とを有する。内側金属層５６と外側金属層５８は、絶縁層５４によって互いに絶縁されている。第２下側絶縁基板４６の内側金属層５６は、第２半導体素子４０の下面電極４０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２半導体素子４０と第１下側絶縁基板４６との間に、はんだ層４７が形成されている。

一例ではあるが、本実施例における第２下側絶縁基板４６は、ＤＢＣ基板である。絶縁層５４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層５６と外側金属層５８とのそれぞれは、銅で構成されている。但し、第２下側絶縁基板４６はＤＢＣ基板に限定されない。絶縁層５４については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層５６と外側金属層５８とについては、銅に限定されず、他の金属で構成されてもよい。そして、絶縁層５４と各金属層５６、５８との間の接合構造についても、特に限定されない。

第２上側絶縁基板４２の外側金属層５２は、封止体１２の上面１２ａに露出している。これにより、第２上側絶縁基板４２は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する。同様に、第２下側絶縁基板４６の外側金属層５８は、封止体１２の下面１２ｂに露出している。これにより、第２下側絶縁基板４６は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第２半導体素子４０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、第２半導体素子４０に関しても、封止体１２の上下の両面１２ａ、１２ｂに外側金属層３２、３８が露出する両面冷却構造を有する。

半導体装置１０はさらに、導体で構成された継手６０を有する。継手６０は、封止体１２の内部に位置しており、第１上側絶縁基板２２の内側金属層３０と第２下側絶縁基板４６の内側金属層５６との間を電気的に接続している。これにより、第１半導体素子２０と第２半導体素子４０は、継手６０を介して直列に接続されている。一例ではあるが、本実施例の継手６０は銅で構成されており、第１上側絶縁基板２２の内側金属層３０にはんだ層６２を介して接合されているとともに、第２下側絶縁基板４６の内側金属層５６には溶接によって接合されている。

前述したように、半導体装置１０は、外部接続端子として、Ｐ端子１４、Ｎ端子１５及びＯ端子１６を備える。本実施例におけるＰ端子１４、Ｎ端子１５及びＯ端子１６は、銅で構成されている。但し、Ｐ端子１４、Ｎ端子１５及びＯ端子１６は、銅に限定されず、他の導体で構成されてもよい。Ｐ端子１４は、封止体１２の内部において、第１下側絶縁基板２６の内側金属層３６に接合されている。Ｎ端子１５は、封止体１２の内部において、第２上側絶縁基板４２の内側金属層５０に接合されている。そして、Ｏ端子１６は、第２下側絶縁基板４６の内側金属層５６に接合されている。一例ではあるが、Ｐ端子１４及びＯ端子１６は、それぞれ第１下側絶縁基板２６の内側金属層３６及び第２下側絶縁基板４６の内側金属層５６に、溶接によって接合されている。なお、本明細書の図中に示す範囲ＷＬは、溶接による接合箇所を示す。

複数の第１信号端子１８は、ボンディングワイヤ１８ａを介して第１半導体素子２０に接続されており、複数の第２信号端子１９は、ボンディングワイヤ１９ａを介して第２半導体素子４０に接続されている。なお、第１信号端子１８及び第２信号端子１９の数や具体的な構成は特に限定されない。また、半導体装置１０は、第１信号端子１８及び第２信号端子１９を必ずしも備える必要はない。

次に、図５−図１０を参照して、半導体装置１０の製造方法について説明する。先ず、図５に示すように、第１下側絶縁基板２６と第２下側絶縁基板４６とを用意する。また、図６に示すように、リードフレーム４を用意する。リードフレーム４には、Ｐ端子１４、Ｎ端子１５及びＯ端子１６と、複数の第１信号端子１８及び複数の第２信号端子１９が設けられている。前述したように、これらの端子１４、１５、１６、１８、１９は、半導体装置１０の外部接続端子である。リードフレーム４は、銅又はその他の導体で構成されることができる。

次に、図７に示すように、第１下側絶縁基板２６と第２下側絶縁基板４６に、リードフレーム４を接合する。この接合は、例えばレーザ溶接によって行うことができる。この工程により、第１下側絶縁基板２６及び第２下側絶縁基板４６は、リードフレーム４に一体化される。一例ではあるが、本実施例では、四箇所をレーザ溶接することによって、二つの下側絶縁基板２６とリードフレーム４とを一体化する。しかしながら、接合箇所の数、面積、形状については、適宜変更することができる。リードフレーム４の接合に加えて、継手６０を構成する部材を用意し、それを第２下側絶縁基板４６の内側金属層５６に接合する。なお、継手６０は、第２下側絶縁基板４６の内側金属層５６に予め設けられていてもよい。

上記した工程では、リードフレーム４に設けられた複数の外部接続端子１４、１５、１６、１８、１９が、絶縁基板２６、４６に対して同時に位置決めされる。即ち、リードフレーム４における外部接続端子１４、１５、１６、１８、１９の位置精度が、絶縁基板２６、４６に対してもそのまま維持される。従って、複数の外部接続端子１４、１５、１６、１８、１９を、絶縁基板２６、４６に対して精度よく配置することができる。また、絶縁基板２６、４６とリードフレーム４とを個別に用意することができるので、絶縁基板２６、４６を用意する過程で高温処理が必要になるとしても、それによって外部接続端子１４、１５、１６、１８、１９の位置精度が悪化することもない。

次に、図８に示すように、第１半導体素子２０及び第２半導体素子４０の組み付けが行われる。具体的には、第１半導体素子２０は、第１下側絶縁基板２６の内側金属層３６上にはんだ付けされ、第２半導体素子４０は、第２下側絶縁基板４６の内側金属層５６上にはんだ付けされる。また、第１半導体素子２０の上には、第１導体スペーサ２４がはんだ付けされ、第２半導体素子４０の上には、第２導体スペーサ４４がはんだ付けされる。これら複数個所のはんだ付けは、単一のリフロー処理によって同時に行われてもよいし、二以上の工程に分けて行われてもよい。次いで、複数の第１信号端子１８を第１半導体素子２０へボンディングワイヤ１８ａによって接続し、複数の第２信号端子１９を第２半導体素子４０へボンディングワイヤ１９ａによって接続する。

次に、図９に示すように、第１上側絶縁基板２２及び第２上側絶縁基板４２の組み付けが行われる。具体的には、第１上側絶縁基板２２は、第１導体スペーサ２４上にはんだ付けされ、第２上側絶縁基板４２は、第２導体スペーサ４４上にはんだ付けされる。このとき、第１上側絶縁基板２２は継手６０にもはんだ付けされる。第２上側絶縁基板４２は、Ｎ端子１５にもはんだ付けされる。これら複数個所のはんだ付けは、単一のリフロー処理によって同時に行われてもよいし、二以上の工程に分けて行われてもよい。

最後に、図１０に示すように、封止体１２の成形が行われる。一例ではあるが、封止体１２の成形は、エポキシ樹脂を用いたインサート成形によって行うことができる。封止体１２の成形後、必要に応じて封止体１２の表面を切削加工することにより、上側絶縁基板２２、４２の各外側金属層３２、５２や、下側絶縁基板２６、４６の各外側金属層３８、５８を露出させる。次いで、リードフレーム４の不要な部分（破線部分）を除去することによって、半導体装置１０は完成する。

上述したように、本明細書で開示される製造方法は、絶縁層（３４、５４）の両面に金属層（３６、３８、５６、５８）がそれぞれ設けられた絶縁基板（２６、４６）を用意する工程と、複数の外部接続端子（１４、１５、１６、１８、１９）が設けられたリードフレーム（４）を用意する工程と、絶縁基板の一方の金属層（３６、５６）とリードフレーム（４）とを接合する工程と、絶縁基板の前記一方の金属層上に半導体素子（２０、４０）を配置する工程とを備える。このような製造方法によると、リードフレームに設けられた複数の外部接続端子が、絶縁基板に対して同時に位置決めされることから、リードフレームにおける外部接続端子同士の位置精度を、そのまま維持することができる。また、絶縁基板とリードフレームとを個別に用意することができるので、絶縁基板を用意する過程で高温処理が必要になるとしても、それによって外部接続端子の位置精度が悪化することもない。

他の実施形態として、リードフレーム４に継手６０をさらに設けてもよい。この場合、例えば図１１に示すように、継手６０をさらに有するリードフレーム４ａを用いることができる。このリードフレーム４ａでは、継手６０がタイバー６０ａを介してリードフレーム４ａの他の部分に接続されている。継手６０の位置や姿勢は、タイバー６０ａの形状によって適宜調整することができる。ここで、このようなリードフレーム４ａを利用した場合、図１２に示すように、完成した半導体装置１０ａでは、残存するタイバー６０ａの一部が封止体１２の表面に露出する。このタイバー６０ａは、電力用のＯ端子１６と電気的に接続されているので、隣接する信号用の第１信号端子１８及び第２信号端子１９とは、電気的に絶縁されている必要がある。この点に関して、図１２に示す半導体装置１０ａでは、タイバー６０ａと第１信号端子１８との間、及び、タイバー６０ａと第２信号端子１９との間に、沿面距離を延長するための溝１３が形成されている。溝１３の位置、数、形状などの設計事項については、必要とされる絶縁性に応じて適宜設定することができる。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

４、４ａ：リードフレーム
１０、１０ａ：半導体装置
１２：封止体
１３：封止体の溝
１４：Ｐ端子
１５：Ｎ端子
１６：Ｏ端子
１８：第１信号端子
１９：第２信号端子
２０、４０：第１半導体素子
２２、４２：上側絶縁基板
２４、４４：導体スペーサ
２６、４６：下側絶縁基板
２８、４８：上側絶縁基板の絶縁層
３０：上側絶縁基板の内側金属層
３２：上側絶縁基板の外側金属層
３４：下側絶縁基板の絶縁層
３６：下側絶縁基板の内側金属層
３８：下側絶縁基板の外側金属層
６０：継手
６０ａ：タイバー
ＷＬ：溶接による接合箇所

Claims (1)

1. 絶縁層の両面に金属層がそれぞれ設けられた絶縁基板を用意する工程と、
   複数の外部接続端子が設けられたリードフレームを用意する工程と、
   前記絶縁基板の一方の金属層と前記リードフレームとを接合する工程と、
   前記絶縁基板の前記一方の金属層上に半導体素子を配置する工程と、
   を備える半導体装置の製造方法。

Images