[go: up one dir, main page]

CN118974916A - 半导体模块、半导体装置以及车辆 - Google Patents

半导体模块、半导体装置以及车辆 Download PDF

Info

Publication number
CN118974916A
CN118974916A CN202380031150.6A CN202380031150A CN118974916A CN 118974916 A CN118974916 A CN 118974916A CN 202380031150 A CN202380031150 A CN 202380031150A CN 118974916 A CN118974916 A CN 118974916A
Authority
CN
China
Prior art keywords
recess
semiconductor
semiconductor module
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202380031150.6A
Other languages
English (en)
Inventor
渡壁翼
岩谷昭彦
中村瑶子
玉井雄大
齐藤麻衣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN118974916A publication Critical patent/CN118974916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

防止利用接合材料与半导体元件的电极接合的引线与密封材料之间的界面处的剥离的进展。半导体模块(2)具备：电路板(5)，其搭载有半导体元件(510)；引线(7)，其利用接合材料与半导体元件的上表面的电极接合；以及密封材料(9)，其将半导体元件以及引线密封，引线在与电极接合的接合部(701)中的与和电极相对的下表面相反的一侧的上表面(710)具有多个凹部(720)，该多个凹部(720)的俯视时的底面呈具有在与接合部的边中的任一者都不正交的方向上延伸的边的多边形形状，多个凹部各自具有自壁面(721、722、723)突出的折回部(727)。

Description

半导体模块、半导体装置以及车辆
技术领域
本发明涉及半导体模块、半导体装置以及车辆。
背景技术
在逆变器装置等电力转换装置中，存在具备半导体装置的电力转换装置，该半导体装置具有搭载了IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)、功率MOSFET(Metal Ode Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free Wheeling Diode：续流二极管)等半导体元件的电路板。电路板具备在绝缘基板的表面设有导体图案的布线板和配置于布线板上的半导体元件等电路部件。
在这种半导体装置中，作为将半导体元件的电极中的在与朝向布线板侧的面相反的一侧的面(上表面)设置的电极与布线板的导体图案电连接的导电构件，有时使用被称为引线等的导体板。
在使用引线将半导体元件的电极与布线板的导体图案电连接的半导体装置中，为了防止引线与密封材料之间的界面处的剥离，而提出了各种对策。
例如，在专利文献1中记载有如下半导体装置：形成于引线框的浅坑的侧壁具有向内侧突出而成的折回部，浅坑之间利用槽部连通。
另外，例如，在专利文献2中记载有如下半导体装置：在形成于引线框的多个浅坑各自形成有使内周壁的局部向内侧突出而成的至少四个折回部。另外，例如，在专利文献3中记载有如下半导体装置：在形成于引线框的多个浅坑各自形成有使内周壁的局部向内侧突出而成的折回部，多个浅坑包括折回部的朝向不同的两种浅坑。
另外，例如，在专利文献4中记载有如下半导体装置：在引线框中的芯片焊盘的至少一侧的主表面形成有在该主表面开口的大浅坑和在大浅坑的内表面开口的小浅坑。
另外，例如，在专利文献5中记载有如下半导体装置：在固着有半导体元件的金属板的表面中的半导体元件搭载区域以外的部分以大致等间隔纵横地配置有多个方形凹部。
现有技术文献
专利文献
专利文献1：日本专利第4086774号公报
专利文献2：日本专利第6408431号公报
专利文献3：日本特开2017-005124号公报
专利文献4：日本特开2015-060889号公报
专利文献5：日本特开2004-186622号公报
发明内容
发明要解决的问题
在上述的半导体装置中的防止引线与密封材料之间的界面处的剥离的结构中，形成于引线的表面的被称为浅坑等的凹部呈俯视时具有与引线的边平行的壁面的形状，或者在与引线的边正交的方向上排列。因此，若在俯视时位于引线的边的位置处与密封材料发生剥离，则剥离大多自该边向正交的方向进展。
本发明是鉴于这一点而完成的，其目的之一在于，防止利用接合材料与半导体元件的电极接合的引线与密封材料之间的界面处的剥离的进展。
用于解决问题的方案
本发明的一技术方案的半导体模块具备：电路板，其搭载有半导体元件；引线，其利用接合材料与所述半导体元件的上表面的电极接合；以及密封材料，其将所述半导体元件以及所述引线密封，所述引线在与所述电极接合的接合部中的与和所述电极相对的下表面相反的一侧的上表面具有多个凹部，该多个凹部的俯视时的底面呈具有在与所述接合部的边中的任一者都不正交的方向上延伸的边的多边形形状，所述多个凹部各自具有自壁面突出的折回部。
发明的效果
根据本发明，能够防止利用接合材料与半导体元件的电极接合的引线与密封材料之间的界面处的剥离的进展。
附图说明
图1是表示一实施方式的半导体装置的结构例的俯视图。
图2是图1的半导体装置的A-A’线剖视图。
图3是将图1的区域R放大后的局部俯视图。
图4是图3所示的局部的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。
图5是说明形成凹部的方法的一个例子中的第1工序的俯视图。
图6是图5的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。
图7是说明形成凹部的方法的一个例子中的第2工序的俯视图。
图8是图7的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。
图9是说明利用第1工序和第2工序形成的凹部的俯视图。
图10是说明形成凹部的方法的一个例子中的第3工序的俯视图。
图11是图10的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。
图12是说明用于防止引线的第1接合部与密封材料之间的界面处的剥离的凹部的现有例的俯视图。
图13是图12所示的局部的E-E’线剖视图。
图14是说明在凹部的壁面形成折回部的方法的第2例的俯视图。
图15是说明在凹部的壁面形成折回部的方法的第3例的立体图。
图16是表示使用图15所例示的冲头形成的凹部以及附加凹部的例子的剖视图。
图17是表示应用了本发明的半导体装置的车辆的一个例子的平面示意图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。此外，所参照的各图中的X、Y、Z各轴是出于定义所例示的半导体装置等的平面、方向的目的而示出的，X、Y、Z各轴彼此正交，形成右手系。在以下的说明中，有时将X方向称为左右方向，将Y方向称为前后方向，将Z方向称为上下方向。另外，有时将包括X轴和Y轴的面称为XY面，将包括Y轴和Z轴的面称为YZ面，将包括Z轴和X轴的面称为ZX面。这些方向(前后左右上下方向)、面是为了便于说明而使用的用语，根据半导体装置的安装姿势的不同，有时与XYZ方向各自的对应关系会发生变化。例如，将半导体装置的散热面侧(冷却器侧)称为下表面侧，将其相反侧称为上表面侧。另外，在本说明书中，俯视是指从Z方向观察半导体装置等的上表面或者下表面(XY面)的情况。另外，各图中的纵横比、各构件彼此的大小关系只是示意性地表示，未必与实际制造的半导体装置等中的关系一致。为了便于说明，也设想有夸张地表现各构件彼此的大小关系的情况。
另外，在以下的说明中例示的半导体装置例如应用于工业用或车载用马达的逆变器等电力转换装置。因此，在以下的说明中，省略与已知的半导体装置相同或类似的结构、功能以及动作等的详细说明。
图1是表示一实施方式的半导体装置的结构例的俯视图。图2是图1的半导体装置的A-A’线剖视图。在图1中，省略了填充于壳体内的密封材料。另外，在图2中，省略了表示填充于壳体内的密封材料的截面的剖面线。
如图1和图2所例示，本实施方式的半导体装置1通过在冷却器3的上表面配置半导体模块2而构成。此外，对半导体模块2而言，冷却器3为任意的结构。
冷却器3用于将半导体模块2的热向外部散出，整体上具有长方体形状。虽未特别图示，但冷却器3通过在平板状的基部的下表面侧设置多个散热片，并将这些散热片收纳于水冷套而构成。此外，冷却器3并不限定于此，能够适当变更。
半导体模块2包括基座4、电路板5、壳体6、引线7、接合材料S1～S4、接合线8以及密封材料9。
基座4为搭载电路板5的基板，搭载有电路板5的基座4以搭载有电路板5的面朝上的方式安装于壳体6的下表面。壳体6包括：方框状的绝缘构件601，其上表面及下表面开口；主端子602、603，其与绝缘构件601一体化；以及多个控制端子604。搭载于基座4的电路板5收纳于壳体6的绝缘构件601的中空部。基座4例如为铜板等金属板，使由电路板5产生的热向冷却器3传导。这种基座4也可以被称为散热板、散热层。作为散热板的基座4例如也可以经由导热脂、导热化合物等导热材料而配置于冷却器3的上表面。另外，也可以省略基座4。
电路板5包括布线板500和搭载于布线板500的上表面的半导体元件510。布线板500包括绝缘基板501、设于绝缘基板501的上表面的导体图案502、503以及设于绝缘基板501的下表面的导体图案504。布线板500例如能够是DCB(Direct Copper Bonding：直接敷铜)基板、AMB(Active Metal Brazing：活性金属钎焊)基板。布线板500也可以被称为层叠基板。
绝缘基板501并不限定于特定的基板。绝缘基板501例如可以是由氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)、氧化铝(Al2O3)和氧化锆(ZrO2)等陶瓷材料形成的陶瓷基板。绝缘基板501例如还可以是使环氧树脂等绝缘树脂成形而成的基板、使绝缘树脂含浸于玻璃纤维等基材而成的基板、利用绝缘树脂涂敷平板状的金属芯的表面而成的基板。
设于绝缘基板501的上表面的导体图案502、503是作为电路板5中的布线构件使用的导电构件，设于绝缘基板501的下表面的导体图案504是作为使由电路板5产生的热向基座4传导的散热构件使用的导电构件。这些导体图案502～504例如由铜、铝等金属板形成。设于绝缘基板501的下表面的导体图案504利用焊料等接合材料S1与基座4的上表面接合。设于绝缘基板501的上表面的导体图案502、503也可以被称为导体层、导体板或布线图案。设于绝缘基板501的下表面的导体图案504也可以被称为散热层、散热板或散热图案。
如上所述，设于绝缘基板501的上表面的导体图案502、503是作为电路板5中的布线构件使用的导电构件。在图1～图4所例示的半导体模块2中，在第1导体图案502的上表面搭载有半导体元件510。半导体元件510的设于下表面的第1主电极(未图示)利用接合材料S2与第1导体图案502接合。
在半导体元件510的上表面设有第2主电极(未图示)和控制电极512。这些电极利用形成于半导体元件510的上表面的绝缘层(未图示)电绝缘。绝缘层能够是形成于半导体元件510的上表面的钝化膜等表面保护膜。第2主电极经由引线7与设于绝缘基板501的上表面的第2导体图案503电连接。引线7包括第1接合部701、第2接合部702以及连接第1接合部701和第2接合部702的布线部703。第1接合部701利用接合材料S3与半导体元件510的第2主电极电连接。第2接合部702利用接合材料S4与布线板500的第2导体图案503接合。半导体元件510的上表面的控制电极512利用接合线8与设于壳体6的控制端子604电连接。
在图1和图2所例示的半导体模块2中，第1导体图案502与设于壳体6的第1主端子602电连接，第2导体图案503与设于壳体6的第2主端子603电连接。将第1导体图案502与第1主端子602电连接并将第2导体图案503与第2主端子603电连接的方法只要是已知的连接方法中的任一者即可，并不限定于特定的方法。另外，壳体6中的主端子602、603的形状、位置、控制端子604的数量、位置等并不限定于图示的情况，能够适当变更。而且，也可以在本实施方式的半导体模块2的壳体6设有未图示的第3主端子等。
在本实施方式中，半导体元件510例如由将IGBT(Insulated Gate BipolarTransistor)元件和FWD(Free Wheeling Diode)元件的功能一体化而成的RC(ReverseConducting：反向导通)-IGBT元件构成。
此外，搭载于布线板500的上表面的半导体元件并不限定于特定的半导体元件。也可以在布线板500的上表面搭载IGBT、功率MOSFET(Metal Oide Semiconductor FieldEffect Transistor)等作为开关元件的半导体元件以及FWD等作为二极管元件的半导体元件。另外，作为半导体元件，也可以使用对反偏压具有充分的耐压的RB(Reverse Blocking：反向阻断)-IGBT等。半导体元件例如由硅(Si)、碳化硅(SiC)等的半导体基板形成为俯视矩形形状。此外，半导体元件的形状、配置数量、配置部位等能够适当变更。设于布线板500的上表面侧的作为布线构件的导体图案的布局根据所搭载的半导体元件的种类、形状、配置数量、配置部位等而变更。
在半导体元件510中的开关元件为IGBT元件的情况下，上表面侧的第2主电极也可以被称为发射极，下表面侧的第1主电极也可以被称为集电极。在半导体元件510中的开关元件为MOSFET元件的情况下，上表面侧的第2主电极也可以被称为源极，下表面侧的第1主电极也可以被称为漏极。另外，设于半导体元件510的上表面的控制电极512也可以包括栅极和辅助电极。例如，辅助电极可以是与第2主电极电连接并成为相对于栅极电位的基准电位的辅助发射极或辅助源极。另外，辅助电极可以是与温度传感器部电连接并测量半导体元件510的温度的温度传感器电极。这样的形成于半导体元件510的上表面的电极(第2主电极、包括栅极和辅助电极的控制电极512)也可以统称为上表面电极。
上述的引线7通过将铜板等金属板弯折而形成，也可以称为引线框、金属布线板。在半导体元件510的上表面，以包围与引线7的第1接合部701电连接的第2主电极的方式形成有绝缘层。将第2主电极与引线7的第1接合部701接合的接合材料S3熔融时在平面(XY面)内的扩展由包围第2主电极的绝缘层限制。
引线7的布线部703的靠第1接合部701侧的端部连接于第1接合部701的一个侧面，并自该侧面向与第1接合部701的下表面(换言之，第1接合部701的与半导体元件510的第2主电极相对的面)相反的方向弯折。同样地，引线7的布线部703的靠第2接合部702侧的端部连接于第2接合部702的一个侧面，并自该侧面向与第2接合部702的下表面(换言之，第2接合部702的与导体图案503相对的面)相反的方向弯折。
收纳于壳体6内的半导体元件510、引线7、接合线8等由密封材料9密封。密封材料9可以是单一种类的绝缘材料，也可以是成分(特性)不同的多种绝缘材料的组合。
虽然在图1中省略了图示，但在本实施方式的半导体装置1中，例如在引线7的第1接合部701的上表面(与和半导体元件510相对的面相反的一侧的面)设有用于防止第1接合部701与密封材料9之间的界面的剥离的多个凹部。参照图3和图4，以下对设于第1接合部701的上表面的多个凹部的第1例进行说明。
图3是将图1的区域R放大后的局部俯视图。图4是图3所示的局部的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。在图3中，省略了填充于壳体6内的密封材料9。另外，图4的各剖视图仅示出了第1接合部701的上表面侧的一部分以及密封材料9的一部分，省略了表示填充于壳体6内的密封材料9的截面的剖面线。
在图3所例示的第1接合部701的上表面710，呈在U方向以及V方向上设定基本平移矢量的六方点阵状(也称为三角点阵状)地配置有底面呈正三角形的多个凹部720。在图3中，将相对于X方向旋转了-30度的方向(向逆时针方向旋转了30度的方向)设为U方向，将与Y方向相反的方向设为V方向，但U方向以及V方向并不限定于特定的方向。另外，在图3中，用正三角形表示各凹部720的底面，但底面的平面形状并不限定于此，也可以是角部具有圆角的大致正三角形。
多个凹部720以一个壁面(在图3中为壁面722)与第1接合部701的上表面710中的连接有布线部703的边(及其相反侧的边711)大致平行的朝向配置。另外，在多个凹部720中，与和U方向正交的壁面721相对的角724具有从壁面721观察时位于+U方向侧的第1朝向和从壁面721观察时位于-U方向侧的第2朝向。
凹部720在3个壁面721、722、723各自形成有向相对的角724、725、726的方向突出的折回部727(参照图4)。折回部727通过在引线7(第1接合部701)的凹部720的构成壁面721、722、723的部位各自形成浅于凹部720的深度的附加的凹部(以下记载为“附加凹部”)730而设置。即，凹部720利用分别形成于壁面721、722、723的附加凹部730而在俯视时向外侧扩张，折回部727在形成有附加凹部730的位置朝向与各壁面相对的角突出。如后所述，图3所例示的附加凹部730能够利用形成凹部720所使用的模具来形成。
此外，在多个凹部720的第1例中，例如，如图4所示，凹部720的深度与附加凹部730的深度(换言之，折回部727在深度方向上的位置)的组合大致分为三种。在第1组合中，如图4的B-B’线剖视图那样，凹部720为深度D1，附加凹部730为深度D2(＜D1)。在第2组合中，如图4的C-C’线剖视图那样，凹部720为深度D1，附加凹部730为深度D3(＜D2)。在第3组合中，如图4的D-D’线剖视图那样，凹部720为深度D2，附加凹部730为深度D3。深度D1、D2、D3并不限定于特定的深度。深度D1、D2、D3例如可以分别为100μm、50μm、25μm。
凹部720的形成于壁面721、722、723的折回部727的自各壁面突出的突出量取决于附加凹部730的深度。例如，由深度D2的附加凹部730形成的折回部727的突出量L1大于由深度D3(＜D2)的附加凹部730形成的折回部727的突出量L2。
在引线7的第1接合部701的上表面710设有上述的多个凹部720的情况下，通过第1接合部701上的密封材料9填充于凹部720内，从而第1接合部701的上表面710与密封材料9的接触面积增大。另外，通过折回部727自凹部720的各壁面突出，从而密封材料9的位于凹部720内的部位不易自凹部720脱落。因此，与参照图12和图13后述的现有例相比，不易发生在引线7的第1接合部701与密封材料9之间的界面处的剥离。以防止这样的密封材料9的剥离为目的而形成于引线7的凹部720也可以被称为粗糙化孔。另外，在引线7形成凹部720的处理也可以被称为粗糙化处理。
接下来，参照图5～图11，对在引线7的第1接合部701的上表面710形成具有上文参照图3和图4叙述的折回部727的凹部720的方法的一个例子进行说明。
图5是说明形成凹部的方法的一个例子中的第1工序的俯视图。图6是图5的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。图7是说明形成凹部的方法的一个例子中的第2工序的俯视图。图8是图7的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。图9是说明利用第1工序和第2工序形成的凹部的俯视图。图10是说明形成凹部的方法的一个例子中的第3工序的俯视图。图11是图10的B-B’线剖视图、C-C’线剖视图以及D-D’线剖视图。
图5、图7以及图10的俯视图表示将在对应的工序中形成凹部720或者附加凹部730的模具(后述的冲头10)按压于引线7的第1接合部701的状态，由虚线所示的三角形表示冲头10的形状。
在方法的一个例子中，首先，进行第1工序，在该工序中，在引线7的第1接合部701的上表面710形成三棱柱状的多个凹部720中的几个凹部720。在第1工序中，如图5和图6所例示，仅形成呈六方点阵状配置的凹部720中的如下这样的凹部720：在由基本平移矢量表示的位置关系中相邻，并且相邻的两个正三角形成为互相平行的边彼此的距离短于与该边相对的角彼此的距离的朝向。换言之，在第1工序中，在由基本平移矢量表示的位置关系中呈环状配置的六个凹部720以向连结该六个凹部720的形成位置而成的正六边形的中心侧凸出的朝向形成，并且在该正六边形的中心未形成凹部720。
此外，在第1工序中，如图6所例示，利用冲头10形成深度D1的凹部720。深度D1例如为100μm。
在第1工序之后，进行第2工序，在该工序中，形成三棱柱状的多个凹部720中的剩余的凹部720和针对在第1工序中形成的凹部720中的几个凹部720的附加凹部730。如图7所例示，第2工序通过以下方式进行：使俯视时的在第1工序中使用的冲头10与引线7的第1接合部701的相对位置以与U方向上的基本平移矢量对应的方向以及距离进行偏移。此时，由于在第1工序中形成的凹部720已成为上文参照图5叙述的配置，因而，冲头10中的几个冲头10向在第1工序中未形成凹部720的位置移动。另外，由于在第1工序中形成的凹部720的底面(正三角形)的朝向已设为上文参照图5叙述的朝向，因而，移动到在第1工序中形成有凹部720的位置的冲头10的底面(正三角形)的朝向与凹部720的底面(正三角形)的朝向相反。即，移动到在第1工序中形成有凹部720的位置的冲头10的底面的角部成为位于凹部720的外侧的状态。因而，利用在第1工序中使用的冲头10，如图9所例示，能够形成在第1工序中未形成的三棱柱状的凹部720和针对在第1工序中形成的三棱柱状的凹部720中的几个凹部720的附加凹部730。此时，附加凹部730的底面成为三角形形状。
此外，在第2工序中，如图8所例示，利用冲头10形成比深度D1浅的深度D2的凹部720以及附加凹部730。深度D2例如为50μm。
当第2工序结束时，如图9所例示，成为如下状态：未形成附加凹部730的三棱柱状的凹部720和形成有附加凹部730且具有折回部727的凹部720呈六方点阵状配置。此时，如图4和图8的B-B’线剖视图所示，具有折回部727的凹部720为深度D1，在与附加凹部730的深度D2对应的位置具有突出量L1的折回部727。另外，如图4和图8的C-C’线剖视图所示，不具有折回部727的凹部720中的在第1工序中形成的凹部720为深度D1。另外，如图4和图8的D-D’线剖视图所示，在第2工序中形成的凹部720为深度D2(＜D1)。而且，附加凹部730的底面成为三角形形状。
在第2工序之后，进行第3工序，在该工序中，相对于在第2工序中未形成附加凹部730的三棱柱状的多个凹部720形成附加凹部730。第3工序通过以下方式进行：如图10所例示，使俯视时的在第1工序以及第2工序中使用的冲头10与引线7的第1接合部701的相对位置以与U方向上的基本平移矢量对应的方向以及距离进一步偏移。此时，由于在第1工序中形成的凹部720已设为上文参照图5叙述的配置，因而，冲头10向在第2工序中未形成附加凹部730的凹部720的位置移动。另外，由于在第1工序中形成的凹部720的底面(正三角形)的朝向已设为上文参照图5叙述的朝向，因而，在第3工序中移动到未形成附加凹部730的凹部720的位置的冲头10的底面(正三角形)的朝向与凹部720的底面(正三角形)的朝向相反。即，移动到在第1工序或第2工序中形成有凹部720的位置的冲头10的底面的角部位于凹部720的外侧。因而，利用在第1工序以及第2工序中使用的冲头10，能够针对所有未形成附加凹部730的三棱柱状的凹部720形成附加凹部730。
此外，在第3工序中，如图11所例示，利用冲头10形成比深度D2浅的深度D3的附加凹部730。深度D3例如为25μm。
上文参照图5～图11叙述的方法只不过是在引线7的第1接合部701的上表面710形成具有3个壁面721、722、723且在该3个壁面721、722、723各自具有折回部727的凹部720的方法的一个例子。
图12是说明用于防止引线的第1接合部与密封材料之间的界面处的剥离的凹部的现有例的俯视图。图13是图12所示的局部的E-E’线剖视图。图12中示出了与图1的区域R对应的区域。在图13中，仅示出了同引线的第1接合部与密封材料之间的界面处的剥离相关的部分，省略了表示作为密封材料9的涂覆剂以及密封树脂的截面的剖面线。
在图12及图13所例示的引线7的第1接合部701的上表面710，作为用于防止与密封材料9之间的界面处的剥离的凹部，呈正方点阵状设有底面呈矩形的凹部740。凹部740的壁面由与第1接合部701的上表面710中的连接有布线部703的边(及其相反侧的边711)大致平行的壁面和相对于边711成大致直角的壁面构成。另外，在凹部740的壁面未形成上文参照图3～图11叙述的折回部727。
在使用了图12以及图13所例示的引线7的半导体装置的现有例中，例如，如图13所例示，作为密封材料9，使用对半导体元件510和引线7(第1接合部701)进行涂覆的涂覆剂901以及对由涂覆剂901涂覆的半导体元件510和引线7等进行密封的密封树脂902。涂覆剂901例如能够是PA(polyamide：聚酰胺)等绝缘材料。密封树脂902例如能够是环氧树脂、有机硅凝胶等。
在利用焊料等接合材料S3将半导体元件510的上表面的第2主电极(未图示)与引线7的第1接合部701接合的情况下，如图13所例示，接合材料S3的一部分(余量)爬上第1接合部701的侧面(图13的侧面712等)而产生焊脚。因此，在涂覆剂901的与半导体元件510接触的区间和与引线7的第1接合部701的上表面710接触的区间之间，存在与接合材料S3接触的区间。于是，在涂覆剂901与接合材料S3之间的界面，由于涂覆剂901与接合材料S3的热膨胀系数之差较大等，因而由半导体装置的热历程引起的应力的变化较大，有时发生剥离。在涂覆剂901与接合材料S3之间的界面发生的剥离向涂覆剂901与引线7的第1接合部701的上表面710之间的界面进展。在涂覆剂901与引线7的第1接合部701的上表面710之间的界面，因热膨胀系数之差等引起的应力在与第1接合部701的上表面710的边正交的方向上较大，剥离沿该方向进展(在图13的例子中，自边711的位置向-Y方向进展)。因此，如图12所例示，在第1接合部701的上表面710设置的凹部740的壁面全部为与上表面710的边中的某一者正交的壁面的情况下，在凹部740的壁面与涂覆剂901之间的界面容易发生剥离，有时无法阻止剥离的进展。而且，若涂覆剂901与引线7的第1接合部701的上表面710之间的界面处的剥离进展，则有时密封材料9(涂覆剂901以及密封树脂902)发生破裂，而导致半导体装置故障。
相对于此，上文参照图3～图11叙述的本实施方式的凹部720为三棱柱状，因此必然存在与引线7的第1接合部701的上表面710的边不正交的壁面。因此，与图12所例示的仅具有与上表面710的边中的某一边正交的壁面的凹部740相比，不易引起凹部720的壁面与密封材料9之间的界面处的剥离，阻止剥离的进展的效果较好。而且，本实施方式的凹部720具有自壁面朝向相对的角突出的折回部727，因此密封材料9(涂覆剂901等)中的进入到凹部720内的部分不易自凹部720脱落。因此，在本实施方式的半导体装置1中，阻止引线7的第1接合部701的上表面710与密封材料9之间的界面处的剥离的进展的效果较好，能够防止由密封材料9的破裂等引起的故障的发生。
并且，如上文参照图3叙述那样，通过将底面(正三角形)的朝向为第1朝向的凹部720和第2朝向的凹部720呈六方点阵状配置，从而能够使与引线7的第1接合部701的上表面710的边正交的方向上的、密封材料9与凹部720的壁面之间的界面的变化更复杂，阻止界面处的剥离的进展的效果进一步提高。
此外，在凹部720的壁面721、722、723形成折回部727的方法并不限定于上文参照图5～图11叙述的方法，也可以是其他方法。例如，在第1工序中用于形成三棱柱状的凹部720的冲头(压模)、在第2工序中用于形成凹部720及附加凹部730的冲头、在第3工序中用于形成附加凹部730的冲头也可以是互相不同的冲头。另外，例如，对于具有折回部727的凹部720，例如也可以在使用第1冲头(压模)在引线7的第1接合部701的上表面710形成第1深度的凹部720之后，使用第2冲头(压模)相对于所有凹部720形成比第1深度浅的第2深度的附加凹部730。这样的形成方法例如在第1接合部701的上表面710形成的三棱柱状的凹部720的数量较少的情况等较为有效。在形成凹部720的工序和形成附加凹部730的工序各进行一次的情况下，凹部720的底面(正三角形)的朝向可以是单一的朝向，也可以如上所述存在第1朝向和第2朝向。
图14是说明在凹部的壁面形成折回部的方法的第2例的俯视图。图15是说明在凹部的壁面形成折回部的方法的第3例的立体图。图16是表示使用图15所例示的冲头形成的凹部以及附加凹部的例子的剖视图。
形成朝向与三棱柱状的凹部720中的壁面721、722、723分别相对的角突出的折回部727的方法并不限定于上述的使用了三棱柱状的冲头10的冲压加工。例如，用于形成折回部727的附加凹部730也可以通过使用了如图14中虚线所示的俯视时具有字母Y型的底面11的冲头的冲压加工来形成。在使用这种冲头的情况下，能够将由冲头10形成的三棱柱状的凹部720的俯视时的边的长度W1与所形成的附加凹部730的在凹部720的边方向上的尺寸W2之比W2/W1设定为任意的值。因此，例如，通过调整比W2/W1和附加凹部730的深度，能够形成期望的突出量L3的折回部727。通过调整比W2/W1和附加凹部730的深度，还能够调整俯视时的折回部727的形状。因此，例如，防止如下这样的情况：俯视时的折回部727的面积较宽(即，密封材料自凹部720的开口端侧向底面的流入路径较窄)，密封材料9向凹部720中的折回部727与底面之间的填充不充分。
另外，对于用于形成凹部720和附加凹部730的冲头10，例如，如图15所例示，冲头10的底面也可以成为三棱锥状的凸形状。在使用这样的冲头10的情况下，如图16所例示，凹部720的底面成为三棱锥状的凹形状，因此密封材料9与凹部720的底面的接触面积增大。同样地，密封材料9与附加凹部730的底面的接触面积增大。而且，通过使用底面呈三棱锥状的凸形状的冲头10来形成附加凹部730，从而例如折回部727的突出方向自与壁面721、722、723垂直的方向向底面侧倾斜角度θ，使利用折回部727实现的防止凹部720内的密封材料9的脱落的效果进一步提高。
此外，对上述的凹部720的俯视时的底面的形状呈正三角形的情况进行了说明。然而，凹部720的俯视时的底面的形状并不限定于正三角形，也可以是其他三角形。另外，凹部720的俯视时的底面的形状并不限定于三角形形状，也可以是具有在与引线7的第1接合部701中的任一边都不正交的方向上延伸的边的多边形形状。另外，在使用上文参照图15和图16叙述的底面呈凸状的冲头10来形成凹部720、附加凹部730的情况下，冲头10的底面的形状并不限定于上述的三棱锥状的凸形状，也可以是其他凸形状。
此外，在上述的实施方式中说明的在壁面具有折回部727的凹部720可以在引线7的第1接合部701的上表面710的整体呈六方点阵状配置，也可以设为在上表面710中的特定的区域不配置。而且，凹部720并不限定于形成于引线7的第1接合部701的上表面710，例如也可以还形成于第2接合部702的上表面。
如上所述，包括本实施方式的半导体模块2的半导体装置1能够应用于车载用马达的逆变器等电力变换装置。参照图17，对应用了本发明的半导体装置1的车辆进行说明。
图17是表示应用了本发明的半导体装置的车辆的一个例子的平面示意图。图17所示的车辆2001例如由具备四个车轮2002的四轮车构成。车辆2001例如也可以是利用马达等使车轮驱动的电动汽车、除了使用马达之外还使用了内燃机的动力的混合动力车。
车辆2001具备对车轮2002施加动力的驱动部2003和控制驱动部2003的控制装置2004。驱动部2003例如可以由发动机、马达、发动机与马达的混合动力中的至少一者构成。
控制装置2004实施上述的驱动部2003的控制(例如电力控制)。控制装置2004具备上述的半导体装置1。半导体装置1可以构成为实施针对驱动部2003的电力控制。
在这种车辆2001所使用的半导体装置1的半导体模块2中，在上述的引线7的第1接合部701利用接合材料S3接合于半导体元件的上表面的电极(例如，半导体元件510的第2主电极)时，能够防止密封材料9与第1接合部701的上表面710之间的界面处的剥离的进展。因此，能够降低车辆2001所使用的半导体装置1的检查、更换的频率。
此外，应用半导体装置1的车辆并不限定于图17所例示那样的四轮车。应用半导体装置1的车辆包括铁道的车辆等。
以上，对本实施方式及变形例进行了说明，但也可以将上述实施方式及变形例整体或部分地组合，而作为其他实施方式。
另外，本实施方式并不限定于上述的实施方式以及变形例，也可以在不脱离技术思想的主旨的范围内进行各种各样的变更、置换、变形。此外，若由于技术的进步或派生的其他技术而能够以其他方式实现技术思想，则也可以使用该方法来实施。因而，权利要求书涵盖了能够包含在技术思想的范围内的所有实施方式。
以下，整理上述实施方式中的特征点。
上述实施方式的半导体模块具备：电路板，其搭载有半导体元件；引线，其利用接合材料与所述半导体元件的上表面的电极接合；以及密封材料，其将所述半导体元件以及所述引线密封，所述引线在与所述电极接合的接合部中的与和所述电极相对的下表面相反的一侧的上表面具有多个凹部，该多个凹部的俯视时的底面呈具有在与所述接合部的边中的任一者都不正交的方向上延伸的边的多边形形状，所述多个凹部各自具有自壁面突出的折回部。
在上述实施方式的半导体模块中，所述凹部的俯视时的底面呈三角形形状，所述凹部具有附加凹部，该附加凹部自所述壁面向所述凹部的外侧扩张，且深度浅于所述凹部的到所述底面的深度，所述折回部在所述附加凹部的底面的位置自所述壁面突出。
在上述实施方式的半导体模块中，所述凹部在俯视时呈六方点阵状配置，所述凹部包括俯视时三角形形状的底面为第1朝向的凹部和俯视时三角形形状的底面为与所述第1朝向相反的第2朝向的凹部。
在上述实施方式的半导体模块中，俯视时的所述附加凹部的底面呈三角形形状。
在上述实施方式的半导体模块中，所述多个凹部包括到所述底面的深度与到所述附加凹部的底面的深度的组合不同的多种凹部。
在上述实施方式的半导体模块中，俯视时的所述附加凹部的底面呈矩形形状。
在上述实施方式的半导体模块中，所述凹部的底面和所述附加凹部的底面中的至少一者呈凹形状。
上述实施方式的半导体装置具备：上述的半导体模块；以及冷却器，其配置于所述半导体模块的所述电路板中的与搭载有所述半导体元件的面相反的一侧的面。
上述实施方式的车辆具备上述的半导体模块或半导体装置。
产业上的可利用性
如以上说明的那样，本发明具有能够阻止与半导体元件的电极接合的引线的接合部的上表面与密封材料之间的界面处的剥离的进展这样的效果，特别是对工业用或电装用的半导体模块、半导体装置以及车辆是有用的。
本申请基于2022年10月6日申请的日本特愿2022-161588。该内容全部包含在本说明书中。

Claims (9)

1.一种半导体模块，其中，
该半导体模块具备：
电路板，其搭载有半导体元件；
引线，其利用接合材料与所述半导体元件的上表面的电极接合；以及
密封材料，其将所述半导体元件以及所述引线密封，
所述引线在与所述电极接合的接合部中的与和所述电极相对的下表面相反的一侧的上表面具有多个凹部，该多个凹部的俯视时的底面呈具有在与所述接合部的边中的任一者都不正交的方向上延伸的边的多边形形状，
所述多个凹部各自具有自壁面突出的折回部。
2.根据权利要求1所述的半导体模块，其中，
所述凹部的俯视时的底面呈三角形形状，所述凹部具有附加凹部，该附加凹部自所述壁面向所述凹部的外侧扩张，且深度浅于所述凹部的到所述底面的深度，
所述折回部在所述附加凹部的底面的位置自所述壁面突出。
3.根据权利要求2所述的半导体模块，其中，
所述凹部在俯视时呈六方点阵状配置，所述凹部包括俯视时三角形形状的底面为第1朝向的凹部和俯视时三角形形状的底面为与所述第1朝向相反的第2朝向的凹部。
4.根据权利要求2所述的半导体模块，其中，
俯视时的所述附加凹部的底面呈三角形形状。
5.根据权利要求4所述的半导体模块，其中，
所述多个凹部包括到所述底面的深度与到所述附加凹部的底面的深度的组合不同的多种凹部。
6.根据权利要求2所述的半导体模块，其中，
俯视时的所述附加凹部的底面呈矩形形状。
7.根据权利要求2所述的半导体模块，其中，
所述凹部的底面和所述附加凹部的底面中的至少一者呈凹形状。
8.一种半导体装置，其中，
该半导体装置具备：
权利要求1～7中任一项所述的半导体模块；以及
冷却器，其配置于所述半导体模块的所述电路板中的与搭载有所述半导体元件的面相反的一侧的面。
9.一种车辆，其中，
该车辆具备权利要求1～7中任一项所述的半导体模块或权利要求8所述的半导体装置。
CN202380031150.6A 2022-10-06 2023-08-31 半导体模块、半导体装置以及车辆 Pending CN118974916A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2022161588 2022-10-06
JP2022-161588 2022-10-06
PCT/JP2023/031780 WO2024075445A1 (ja) 2022-10-06 2023-08-31 半導体モジュール、半導体装置、及び車両

Publications (1)

Publication Number Publication Date
CN118974916A true CN118974916A (zh) 2024-11-15

Family

ID=90607786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202380031150.6A Pending CN118974916A (zh) 2022-10-06 2023-08-31 半导体模块、半导体装置以及车辆

Country Status (5)

Country Link
US (1) US20250022832A1 (zh)
JP (1) JPWO2024075445A1 (zh)
CN (1) CN118974916A (zh)
DE (1) DE112023002893T5 (zh)
WO (1) WO2024075445A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
JP4565174B2 (ja) * 2004-05-12 2010-10-20 Ｄｏｗａメタルテック株式会社 窪み加工銅板もしくは銅合金板、その製造方法、および順送金型
JP4657129B2 (ja) * 2006-03-24 2011-03-23 ローム株式会社 半導体装置の製造方法
JP4739111B2 (ja) * 2006-05-15 2011-08-03 ローム株式会社 リードフレームの製造方法および製造装置
JP2008211168A (ja) * 2007-01-31 2008-09-11 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JP6408431B2 (ja) * 2015-06-11 2018-10-17 Ｓｈプレシジョン株式会社 リードフレーム、リードフレームの製造方法、および半導体装置
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法
CN114787991A (zh) * 2020-06-30 2022-07-22 富士电机株式会社 半导体模块以及半导体模块的制造方法

Also Published As

Publication number Publication date
US20250022832A1 (en) 2025-01-16
WO2024075445A1 (ja) 2024-04-11
DE112023002893T5 (de) 2025-04-17
JPWO2024075445A1 (zh) 2024-04-11

Similar Documents

Publication Publication Date Title
CN110047807B (zh) 半导体装置
JP7247574B2 (ja) 半導体装置
JP7568132B2 (ja) 半導体モジュール及び半導体装置
US20220165712A1 (en) Power module
CN115527973A (zh) 半导体装置及半导体装置的制造方法
US20220084901A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
CN118974916A (zh) 半导体模块、半导体装置以及车辆
JP7543854B2 (ja) 半導体装置及び半導体装置の製造方法
CN116913904A (zh) 半导体模块
US20250022833A1 (en) Semiconductor module, semiconductor device, and vehicle
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
US20250226286A1 (en) Heat dissipation base, semiconductor module, and energy conversion device
US20240145353A1 (en) Semiconductor module, method for manufacturing semiconductor module, semiconductor device, and vehicle
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
JP2025014321A (ja) 半導体装置、及び車両
US20240234360A9 (en) Semiconductor module, semiconductor device, and vehicle
US20240404939A1 (en) Semiconductor device and vehicle
US20240112991A1 (en) Semiconductor module, semiconductor device, and vehicle
US20230335450A1 (en) Semiconductor device
US20250246522A1 (en) Semiconductor module
JP2024072092A (ja) 半導体モジュール及び半導体装置
WO2024262175A1 (ja) 冷却器、半導体装置、及び車両
JP2023124230A (ja) 電力用半導体装置
WO2024095710A1 (ja) 半導体モジュール
CN116420223A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination