JP6870962B2 - 半導体装置、通信装置およびリセット方法 - Google Patents
半導体装置、通信装置およびリセット方法 Download PDFInfo
- Publication number
- JP6870962B2 JP6870962B2 JP2016228967A JP2016228967A JP6870962B2 JP 6870962 B2 JP6870962 B2 JP 6870962B2 JP 2016228967 A JP2016228967 A JP 2016228967A JP 2016228967 A JP2016228967 A JP 2016228967A JP 6870962 B2 JP6870962 B2 JP 6870962B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- reset
- internal circuit
- state
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Sources (AREA)
Description
本例では、時刻t1においてリセット信号が発出され、内部回路112がリセット状態とされている。
図6において、時間Trの範囲は、送信装置140と受信装置110とが近づき、受信装置110における受信が開始された前後の各部動作波形を示している。時間Trの範囲は、図5と基本的に同じ動作である。一方時間Tfの範囲は、送信装置140と受信装置110とが離れ、受信装置110における受信が停止された前後の各部動作波形を示している。
図1および図2を参照して、本実施の形態に係る半導体装置、通信装置およびリセット方法について説明する。図1は、本実施の形態に係る半導体装置としての受信装置10および通信装置1を示すブロック図である。
内部回路12は、主として受信装置10における受信機能が集積化された回路である。不揮発性メモリ14は、受信装置10を動作させるために必要となるパラメータ等が、電源電圧が供給されていない状態でも保持されるように設けられている。
その後、時刻t8においてクロック信号の振幅が閾値Vtc2に達したので(クロックパルスCp2の位置)、クロック監視部26がリセット状態を指示するリセット信号Cを出力している(図2(f))。しかしながら、時刻t7におけるリセット信号Aの遷移、時刻t8におけるリセット信号Cの遷移によっては、内部回路リセット信号は影響を受けず(図2(g))、従って、内部回路12の状態はリセット状態に維持される(図2(h))。
図3を参照して、本実施の形態に係る受信装置10aについて説明する。受信装置10aは、上記実施の形態に係る受信装置10の各リセット信号(リセット信号A、リセット信号B、リセット信号C)に対するマスク機能を設けた形態である。受信装置10aと送信装置40によって本実施の形態に係る通信装置1aが構成されている。送信装置40は、上記実施の形態に係る通信装置1の送信装置40と同じものである。なお、図3では不揮発性メモリ14の図示を省略しているが、不揮発性メモリ14は必要に応じて設ければよいもので、必須のものではない。
10、10a 受信装置
12 内部回路
14 不揮発性メモリ
16 電圧生成部
18 受信電圧監視部
20 レギュレータ
22 内部回路電圧監視部
24 クロック抽出部
26 クロック監視部
28 AND回路
30 テスト部
32、34、36 OR回路
40 送信装置
100 通信装置
110 受信装置
112 内部回路
114 不揮発性メモリ
116 電圧生成部
120 レギュレータ
124 クロック抽出部
126 クロック監視部
140 送信装置
ACT、ACR アンテナコイル、Cp1〜Cp4 クロックパルス、i1、i2 電流、Vtc1〜Vtc3、Vtv1〜Vtv6 閾値
Claims (8)
- 送信部が供給する電磁波によって内部回路を動作させるための電源およびクロックの供給を受ける半導体装置であって、
前記電源の供給状態に応じて前記内部回路をリセット状態またはリセット解除状態とする第1の制御信号を生成し、前記第1の制御信号を生成するための前記電源の電圧の第1の閾値を有する電源監視部と、
前記クロックの供給状態に応じて前記内部回路をリセット状態またはリセット解除状態とする第2の制御信号を生成し、前記第2の制御信号を生成するための前記クロックの振幅の第2の閾値を有するクロック監視部と、
前記第1の制御信号および前記第2の制御信号のいずれもがリセット解除状態とする信号である場合に、前記内部回路のリセット状態からリセット解除状態への移行を実行し、前記第1の制御信号および前記第2の制御信号のいずれかがリセット状態とする信号である場合に、前記内部回路のリセット解除状態からリセット状態への移行を実行する論理積回路であり、前記第1の閾値および前記第2の閾値の少なくとも一方を調整して、前記第1の制御信号および前記第2の制御信号の発出順序を変更する実行部と、
を含む半導体装置。 - 前記電磁波から前記電源を生成する電圧生成部と、
前記電磁波から前記クロックを抽出するクロック抽出部と、をさらに含み、
前記電源監視部は、前記電圧生成部で生成された電圧が第1の閾値以上となった場合に前記内部回路をリセット解除状態とする前記第1の制御信号を生成し、
前記クロック監視部は、前記クロック抽出部で抽出されたクロックの振幅が第2の閾値以上となった場合に前記内部回路をリセット解除状態とする前記第2の制御信号を生成する
請求項1に記載の半導体装置。 - 前記電圧生成部で生成された電源の電圧を前記内部回路の動作電圧に変換する電圧変換部と、
前記電圧変換部で変換された前記動作電圧が第3の閾値以上となった場合に前記内部回路をリセット解除状態とする第3の制御信号を生成する動作電圧監視部と、をさらに含み、
前記実行部は、前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号のすべてがリセット解除状態とする信号である場合に、前記内部回路のリセット状態からリセット解除状態への移行を実行する
請求項2に記載の半導体装置。 - 前記電源監視部は、前記電圧生成部で生成された電圧が第4の閾値未満となった場合に、前記内部回路をリセット状態とする前記第1の制御信号を生成し、
前記クロック監視部は、前記クロック抽出部で抽出されたクロックの振幅が第5の閾値未満となった場合に、前記内部回路をリセット状態とする前記第2の制御信号を生成し、 前記動作電圧監視部は、前記動作電圧が第6の閾値未満となった場合に、前記内部回路をリセット状態とする前記第3の制御信号を生成し、
前記実行部は、前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号のいずれかがリセット状態とする信号である場合に、前記内部回路のリセット解除状態からリセット状態への移行を実行する
請求項3記載の半導体装置。 - 前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号の各々は2値のデジタル信号である
請求項3または請求項4に記載の半導体装置。 - 前記第1の制御信号、前記第2の制御信号、および前記第3の制御信号のすくなくとも1つの生成を無効化する無効化部をさらに含む
請求項3〜請求項5のいずれか1項に記載の半導体装置。 - 前記送信部が供給する電磁波を受信するアンテナコイルと、
前記アンテナコイルに接続された請求項1〜請求項6のいずれか1項に記載の半導体装置と、
を含む通信装置。 - 送信部が供給する電磁波によって内部回路を動作させるための電源およびクロックの供給を受けるとともに、前記電源の供給状態に応じて前記内部回路をリセット状態またはリセット解除状態とする第1の制御信号を生成する電源監視部と、前記クロックの供給状態に応じて前記内部回路をリセット状態またはリセット解除状態とする第2の制御信号を生成するクロック監視部と、を含む半導体装置によるリセット方法であって、
前記電源監視部は、前記第1の制御信号を生成するための前記電源の電圧の第1の閾値を有し、
前記クロック監視部は、前記第2の制御信号を生成するための前記クロックの振幅の第2の閾値を有し、
論理積回路である実行部により、前記第1の制御信号および前記第2の制御信号のいずれもがリセット解除状態とする信号である場合に、前記内部回路のリセット状態からリセット解除状態への移行を実行し、前記第1の制御信号および前記第2の制御信号のいずれかがリセット状態とする信号である場合に、前記内部回路のリセット解除状態からリセット状態への移行を実行させ、前記第1の閾値および前記第2の閾値の少なくとも一方を調整して、前記第1の制御信号および前記第2の制御信号の発出順序を変更させる
リセット方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228967A JP6870962B2 (ja) | 2016-11-25 | 2016-11-25 | 半導体装置、通信装置およびリセット方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228967A JP6870962B2 (ja) | 2016-11-25 | 2016-11-25 | 半導体装置、通信装置およびリセット方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085036A JP2018085036A (ja) | 2018-05-31 |
JP6870962B2 true JP6870962B2 (ja) | 2021-05-12 |
Family
ID=62237186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016228967A Active JP6870962B2 (ja) | 2016-11-25 | 2016-11-25 | 半導体装置、通信装置およびリセット方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6870962B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0863264A (ja) * | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | パワーオンリセット回路 |
JPH0877318A (ja) * | 1994-09-08 | 1996-03-22 | Toshiba Corp | 非接触式情報記録媒体 |
JPH08115145A (ja) * | 1994-10-18 | 1996-05-07 | Toshiba Microelectron Corp | 半導体集積回路装置 |
EP0709774A1 (en) * | 1994-10-27 | 1996-05-01 | STMicroelectronics S.r.l. | Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements |
JPH10254501A (ja) * | 1997-03-14 | 1998-09-25 | Okuma Mach Works Ltd | リセット回路 |
JP3904859B2 (ja) * | 2001-07-30 | 2007-04-11 | シャープ株式会社 | パワーオンリセット回路およびこれを備えたicカード |
EP1742172B1 (en) * | 2004-04-15 | 2011-01-19 | Panasonic Corporation | Semiconductor integrated circuit and contactless type information system including the same |
JP2006042213A (ja) * | 2004-07-29 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
WO2006117866A1 (ja) * | 2005-04-28 | 2006-11-09 | Hitachi Ulsi Systems Co., Ltd. | Icタグ |
-
2016
- 2016-11-25 JP JP2016228967A patent/JP6870962B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018085036A (ja) | 2018-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11158365B2 (en) | Host apparatus and extension device | |
US10528107B2 (en) | Verification device and verification target device that operates using operation power supplied from the verification device | |
CN107679605B (zh) | 电子篡改检测装置 | |
CN104183265B (zh) | 动态随机存取存储器装置的电路及其时脉控制方法 | |
KR20080018705A (ko) | 오실레이터 튜닝 시스템 및 오실레이터 튜닝 방법 | |
KR100845525B1 (ko) | 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치 | |
US20140187154A1 (en) | Multiple hardware interrupt functionality on near-field communication (nfc) | |
US11239885B2 (en) | Near field communication method and transceiver with clock recovery | |
JP5428364B2 (ja) | 非接触型通信装置、その復号部 | |
JP6870962B2 (ja) | 半導体装置、通信装置およびリセット方法 | |
KR20160057638A (ko) | 반도체 집적회로 및 그의 구동방법 | |
CN111967280B (zh) | Rfid应答器及其操作方法 | |
KR102089488B1 (ko) | 반도체 장치 | |
CN105321552B (zh) | 一种延迟锁相环及其复位控制方法 | |
KR102076770B1 (ko) | 반도체 장치 | |
JP5487206B2 (ja) | 携帯可能電子装置、及び携帯可能電子装置の制御方法 | |
KR20110109126A (ko) | 모듈제어회로를 포함하는 반도체모듈 및 반도체모듈의 제어방법 | |
US12062279B2 (en) | Electric apparatus, communication device, and communication system | |
CN105519000A (zh) | 无线通信装置和移动设备 | |
US11068040B2 (en) | Clock gating unit for a transponder | |
JP2008293167A (ja) | 乱数発生回路、無接触形のicタグ、リーダライタ、icタグシステム | |
US10051577B2 (en) | Communication apparatus, control method, and storage medium | |
CN104079295B (zh) | 延迟锁定环系统以及动态改变其延迟电路的电源的方法 | |
JP2013218493A (ja) | リーダライタ及びプログラム | |
US7400874B2 (en) | Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6870962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |