JP6852302B2 - 周波数特性調整回路、これを用いた光送信器、及び光トランシーバ - Google Patents

Description

本発明は、周波数特性調整回路と、これを用いた光送信器、及び光トランシーバに関する。

データトラフィックの増大に伴い、光通信ネットワークの大容量化のため１波長あたり４０Ｇｂｐｓ（ギガビット毎秒）、１００Ｇｂｐｓなどの高速通信が実用化されつつある。高速の光通信を実現する技術のひとつとして、シリコンフォトニクス技術で微細な光導波路構造を作製し、１チップに演算回路と電気／光変換回路を集積する技術が注目されている。シリコンフォトニクスの光変調器では、導波路の中央に形成されたＰＮ接合に電圧を印加し、キャリア密度の変化すなわち屈折率の変化（キャリアプラズマ分散）を利用して光路長を変化させる。屈折率の変化はキャリア密度の変化に比例するため、できるだけ小さな電圧変化でキャリア密度を変化させることが望ましい。ＰＮ接合では順方向にバイアス電圧を印加したときのほうがキャリア密度の変化が大きく、変調効率がよい。しかし、それゆえに帯域が狭いという問題がある。ドライバ側から見ると、光変調器の接合容量は負荷容量に見え、高周波成分の信号が減衰して帯域が劣化するからである。ｐｉｎ型ダイオードを用いた場合は接合容量がより大きいため、高周波帯域での特性が悪くなる。

高速駆動される光変調器で帯域の劣化を防止する方法として、ドライバ回路と光変調器の間に、キャパシタ（Ｃ）と抵抗（Ｒ）で形成される整合回路（マッチング回路）を挿入する方法が提案されている（たとえば、非特許文献１参照）。光変調器のＰＮ接合と電気的に等価な整合回路を挿入することで、ｐｉｎ型ダイオードの接合容量を光変調器の設計容量に低減する。

T. Usuki, "Robust Optical Data Transfer on Silicon Photonic Chip", Journal of Lightwave Technology, vol. 30, No. 18, pp.2933-2940, Sept. 15, 2012

光変調器、面発光レーザ等の光回路素子と、これを駆動する駆動回路の間にイコライズ回路を挿入して、高周波側に帯域拡張する構成を採用した場合、プロセスばらつきや光回路素子の特性の非線形性によって、光回路素子の周波数特性にばらつきが生じ得る。このような場合に、イコライズ回路のパラメータ値を適切に調整して、光回路素子の出力を安定化することが求められる。

そこで、光回路素子の動作帯域を拡張し、かつ出力特性を安定化することのできる周波数特性調整回路を提供することを目的とする。

本発明の一態様では、光回路素子と前記光回路素子を駆動する駆動回路の間に周波数特性調整回路が配置され、前記周波数特性調整回路は、
キャパシタと、
前記キャパシタと並列に接続される、２以上の抵抗とスイッチの直列回路と、
を有し、
前記スイッチのオン、オフを変化させ、前記スイッチのオン時の抵抗を、前記駆動回路の出力電圧によって変えることで、前記光回路素子と前記キャパシタの接点にある電荷量が前記駆動回路の出力電圧によらず一定となるように調整される。

上記の構成により、光回路素子の動作帯域を拡張し、かつ安定した周波数特性を実現することができる。

イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 イコライズ回路の挿入による高周波帯域の拡張を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合の課題を説明する図である。 公知の構成を適用した場合に生じる周波数特性の変動を示す図である。 実施形態の基本概念を説明する図である。 実施形態の周波数特性調整回路１００Ａを用いた光送信器２の概念図である。 図８の周波数特性調整回路１００Ａで用いられる抵抗ブロックの構成図である。 実施形態の周波数特性調整回路１００が適用される光トランシーバの概略図である。

実施形態では、イコライズ回路で光回路素子の動作帯域を拡張するときに、できるだけ低い消費電力でイコライズ回路のパラメータ値を調整して、光回路素子の周波数特性を安定化する。

たとえば、光回路素子の電流・電圧特性、あるいは容量・電圧特性が線形である場合、すなわち電流または容量の変化が電圧変化によって変わらない場合は、イコライズ回路の抵抗値をプロセス変動に対応して調整し得る。

光回路素子の電流・電圧特性、あるいは容量・電圧特性が非線形である場合、すなわち電流または容量の変化が電圧変化によって変わる場合は、プロセス変動がない場合でも、駆動回路の出力電圧のレベルに応じて、イコライズ回路の抵抗値を調整する。

実施形態の具体的な構成を説明する前に、プロセスばらつきや光回路素子の特性の非線形性に応じた周波数特性の変動について説明する。これは発明者らが見出した新規な技術課題である。

図１と図２は、公知文献のマッチング回路に相当するイコライズ回路を用いた帯域拡張を説明する図である。図１（Ａ）はイコライズ回路なしの駆動回路と光変調器の等価回路図、図１（Ｂ）はイコライズ回路を挿入したときの等価回路図である。

光変調器を駆動するＣＭＯＳドライバの各ＭＯＳトランジスタは、スイッチ（ＳＷ）と内部抵抗（Ｒ_Ｌ）で表され、Ｖ_ＤＤとＶ_ＳＳの間に直列接続されている。イコライズ回路は、並列接続される抵抗Ｒ_ＦとキャパシタンスＣ_Ｆで表される。光変調器は、並列接続される接合容量Ｃ_Ｍ及び接合抵抗Ｒ_Ｍと、直列の寄生抵抗Ｒｓで表される。Ｖ_MODは光変調器の容量部分にかかる電圧である。

図１（Ａ）でイコライズ回路なしの場合、光変調器の容量部分に加わる電圧Ｖ_MOD（正確には電圧Ｖ_MODでの電荷量）は位相変化量に比例し、電圧Ｖ_MODの周波数依存性は光変調器の周波数依存性を表わす。図１（Ａ）の構成で、電圧Ｖ_MODの周波数依存性は、式（１）で表される。

図１（Ｂ）でイコライズ回路が挿入された場合、イコライズ回路の抵抗Ｒ_ＦとキャパシタンスＣ_Ｆが加わり、電圧条件は式（２）で表される。

Ｃ_ＭＲ_Ｍ＝Ｃ_ＦＲ_Ｆが成り立つときは、式（２）は式（３）となり、式（１）と同じ形になる。

式（３）の意味は、Ｖoutのノードにおける電荷量、すなわち（Ｃ_Ｍの電荷量−Ｃ_Ｆの電荷量）は、Ｖ_ＤＤの値に依らないことを意味する。

図２は、周波数特性とイコライズ回路の抵抗Ｒ_Ｆの関係を示す。グラフの横軸は周波数［Ｈｚ］、縦軸はゲインまたは光変調器にかかる電圧である。パラメータηを、
η＝（Ｒ_Ｌ＋Ｒ_Ｓ＋Ｒ_Ｍ）／（Ｒ_Ｌ＋Ｒ_Ｓ＋Ｒ_Ｍ＋Ｒ_Ｆ）
として、イコライズ回路のないとき（Ｒ_Ｆ＝０すなわちη＝１）とイコライズ回路を挿入したとき（η＜１）を比較する。式（３）の右辺で乗算される最初の項のＲ_Ｍ／（Ｒ_Ｌ＋Ｒ_Ｓ＋Ｒ_Ｍ＋Ｒ_Ｆ）が低周波領域の利得を決める項であり、Ｃ_ＭＲ_Ｍ（Ｒ_Ｌ＋Ｒ_Ｓ）／（Ｒ_Ｌ＋Ｒ_Ｓ＋Ｒ_Ｍ＋Ｒ_Ｆ）が帯域を決める項である。

イコライズ回路を挿入することで、中周波数領域の利得はフラットな特性を維持したまま「η」の値に応じて下がるが、帯域は１／η倍に拡張されることがわかる。また、Ｃ_ＭＲ_Ｍ＝Ｃ_ＦＲ_Ｆのときには、Ｒ_Ｆの調整だけで低周波領域の利得と、帯域を制御できることがわかる。

図１及び図２の説明は、駆動対象が光変調器である場合に限らず、ＶＣＳＥＬ（Vertical Cavity Surface Emitting LASER；垂直共振器面発光レーザ）のような直接変調型のレーザダイオードである場合にも当てはまる。

図３は、イコライズ回路を用いるときの課題を説明する図である。図３（Ａ）は駆動回路をＣＭＯＳドライバで形成し、ＣＭＯＳドライバとダイオードの間にイコライズ回路を挿入した図を示す。イコライズ回路の容量のコンダクタンスをηＣ_ON、抵抗のコンダクタンスをηＧ_ONとする。ドライバ側からみると、総容量はηＣ_ON／（１＋η）となる。ηを１より十分に小さくすれば容量が小さくなり、高速動作でも周波数依存性が小さくなる。これは図２でも示されるとおりである。

図３（Ｂ）は、図３（Ａ）に対応する等化回路モデルである。ＣＭＯＳドライバのトランジスタは、スイッチＳＷと内部抵抗Ｒ_Ｌで単純化されている。図３（Ｃ）のグラフの横軸は動作電圧Ｖ_OP、縦軸は光変調器に流れる電流Ｉ_Ｍである。実線Ａは光変調器の電流-電圧特性、破線Ｂは負荷線を示す。たとえば、ドライバが高電位（Ｈ）側の電圧を出力するときに変調器が「１」の状態を出力するためには、適切なＲ_Ｌまたは電源電圧Ｖ_ＤＤを与える必要がある。閾値電圧Ｖ_THが０．６Ｖ、電流-電圧特性と負荷線の交点を０．９Ｖ（オーバードライバ電圧は０．３Ｖ）、η＝０．１（１０倍の帯域拡大）とする。この場合、Ｒ_Lを無限大、Ｒ_Ｓを０に近似したとしてもＶ_ＤＤは３．６Ｖとなる。このような電圧が可能なＣＭＯＳでドライバ回路を作製しても、１０Ｇｂｐｓ以上の高速で動作させることはできない。

ひとつの解決策として、図４及び図５に示すように、光変調器へのバイアス印加用に追加の電源電圧Ｖ_ＤＤＰ、Ｖ_ＤＤＮを用いて、ドライバの電源電圧Ｖ_ＤＤを１．０Ｖ以下の低い電圧に抑えることが考えられる。

図４は、光変調器にＶ_ＤＤよりも高い正のＤＣバイアス（Ｖ_ＤＤＰ）を印加する構成例を示す。図５は、光変調器にＣＭＯＳドライバのグランド電位よりも低いバイアス（Ｖ_ＤＤＮ）を印加する構成例を示す。図４及び図５でＶ_ＤＤ＝０．９Ｖ、Ｖ_ＳＳ＝０Ｖとすると、光変調器を動作させるためには、Ｖ_ＤＤＰ＝３．６Ｖという高電圧（図４）、または、Ｖ_ＤＤＮ＝−２．７Ｖという負電圧（図５）が必要になる。光モジュールに供給される一般的な電圧は３．３Ｖであり、この供給電圧から高電圧または負電圧を生成するために回路が複雑化、大型化する。

さらに別の問題として、イコライズ回路はＣ_ＭＲ_Ｍ＝Ｃ_ＦＲ_Ｆが成り立つことを前提としているが、プロセスばらつきによって、Ｃ_ＭＲ_Ｍ＝Ｃ_ＦＲ_Ｆが成り立たないことがある。また、光回路素子（光変調器、レーザダイオード等）の接合容量Ｃ_Ｍと接合抵抗Ｒ_Ｍは、電圧に対して非線形であり、入力データ「１」、「０」に応じて切り替えられるドライバ出力の変化により、必ずしもＣ_ＭＲ_Ｍ＝Ｃ_ＦＲ_Ｆが成り立たなくなる。

図６は、従来構成のイコライズ回路を用いたときの周波数特性の変動を示す図である。横軸は周波数、縦軸はログスケールによるゲイン（光回路素子にかかる電圧）である。イコライズ回路を挿入してη＝０．１に設定することで高周波側に帯域が拡張されている。

図中の実線は、式（２）でＣ_ＦＲ_Ｆ＝Ｃ_ＭＲ_Ｍが成り立つことを前提とした特性、すなわち式（３）で表される小信号特性をプロットしたものである。帯域が拡張されてもフラットな特性が維持されている。しかし、プロセスばらつきにより、Ｃ_Ｆ、Ｒ_Ｆ、Ｃ_Ｍ、Ｒ_Ｍが設計値からずれたり、接合容量や接合抵抗の電圧依存性に強い非線形な要素が含まれると、必ずしもＣ_ＦＲ_Ｆ＝Ｃ_ＭＲ_Ｍは成り立たなくなる。

そこで、Ｃ_ＦＲ_Ｆ＞Ｃ_ＦＲ_Ｆの条件での周波数特性（細かい破線）と、Ｃ_ＦＲ_Ｆ＜Ｃ_ＭＲ_Ｍの条件での周波数特性（粗い破線）を合わせて示す。Ｃ_ＦＲ_Ｆ＝Ｃ_ＭＲ_Ｍが満たされない場合、１００ＭＨｚ〜数ＧＨｚの中周波数領域Ｍで周波数特性がフラットでなくなる。

中周波数領域で周波数特性が変動する理由のひとつは、図１（Ｂ）で入力データに応じてＣＭＯＳドライバの出力レベル（「Ｈ」または「Ｌ」）が変わると、ノードＶoutに存在する電荷量が変わり、信号の変化が、その電荷量の変化の時定数（〜Ｃ_ＭＲ_Ｍ）より早いか遅いでゲインが変化するためである。

したがって、光変調器の電流-電圧特性、または容量-電圧特性に強い非線形性がある場合には、たとえある入力においてＣ_ＦＲ_Ｆ＝Ｃ_ＭＲ_Ｍが成り立っていたとしても、別の入力に対しては成り立たなくなることを意味し、図６のように中周波数帯域での特性変動が生じる。特に、順方向のＰＮ接合では電圧に対する接合容量の変化が非線形であり、周波数特性が変動しやすい。

中周波数領域Ｍで特性が変動すると、データ依存性のジッタである符号間干渉（ＩＳＩ：Inter-Symbol Interference）が生じる。したがって、非線形性が強い場合にはドライバの出力レベルに応じて、イコライズ回路の抵抗値を適切な値に設定して周波数特性を安定化することが望まれる。

図７は、実施形態の基本概念を説明する図である。駆動回路１１と、光回路素子１３の間に、抵抗の選択が可能なイコライズ回路５０を挿入する。駆動回路１１は、図１と同様に相補的なスイッチ（ＳＷ及びＳＷバー）と内部抵抗（Ｒ_Ｌ）で模式的に表されている。光回路素子１３は、光変調器の等価回路モデルとして描かれている。図７（Ａ）では、光回路素子１３に正の基準電位であるＤＣバイアス（Ｖ_ＤＤＰ）が印加される。図７（Ｂ）では、光回路素子１３に負の基準電位（たとえばグランド電位）のＤＣバイアス（Ｖ_ＤＤＮ）が印加される。

イコライズ回路５０は、駆動回路１１の出力に接続されるキャパシタＣ_Ｆと、キャパシタＣ_Ｆと並列に接続される２以上の抵抗Ｒ_Ｆ１、Ｒ_Ｆ２を有する。図７では２つの抵抗Ｒ_Ｆ１と直列にスイッチＳＷ１が挿入され、抵抗Ｒ_Ｆ２と直列にスイッチＳＷ２が挿入されているが、２つ以上の組でもよい。スイッチＳＷ１、ＳＷ２、あるいはそれ以上のＳＷのオン／オフが制御され、Ｃ_ＦＲ_Ｆ＝Ｃ_ＭＲ_Ｍが満たすようにいずれかの抵抗が選択される。

図８は、実施形態の周波数特性調整回路１００Ａを用いた光送信器２の模式図、図９は図８の周波数特性調整回路１００Ａで用いられる抵抗ブロックＢｍの構成例を示す。図８において、光送信器２は、データ信号（電気信号）が入力される駆動回路１１と、駆動回路１１によって駆動される光回路素子１３と、駆動回路１１と光回路素子１３の間に配置される周波数特性調整回路１００Ａを有する。

周波数特性調整回路１００Ａは、キャパシタＣ_Ｆ、及びキャパシタＣ_Ｆと並列に接続される複数の抵抗ブロックＢ_０〜Ｂ_ｍ（１０１−０〜１０１−ｍ）有する。各抵抗ブロック１０１の中には、抵抗Ｒと直列に接続されるＰＭＯＳトランジスタとＮＭＯＳトランジスタが含まれる。抵抗ブロック１０１の具体的な構成については、図９を参照して後述する。

抵抗ブロックＢ_０を基準ブロックとしてその抵抗値をＲ_０とすると、抵抗ブロックＢ_１の抵抗値Ｒ_１は基準の抵抗値Ｒ_０の１／２、抵抗ブロックＢ_２の抵抗値Ｒ_２は基準の抵抗値Ｒ_０の１／４、抵抗ブロックＢ_３の抵抗値Ｒ_３は基準の抵抗値Ｒ_０の１／８、抵抗ブロックＢ_ｍの抵抗値Ｒ_ｍは基準の抵抗値Ｒ_０の１／２^ｍとなるように設定されている。

抵抗値Ｒ_１を基準の抵抗値Ｒ_０の１／２にするには、たとえば、抵抗素子の幅とゲート幅を２倍にする。抵抗値Ｒ_２を基準の抵抗値Ｒ_０の１／４にするには、たとえば、抵抗素子の幅とゲート幅を４倍にする。

ブロック１０１内のトランジスタのオン・オフの選択により、入力データ「０」、「１」の変化にかかわらず光回路素子１３の入力端にかかる電荷量を一定に保つ。駆動回路１１の出力がＶ_ＳＳのときに光回路素子１３の容量部分にかかる電圧をＶ_Ｍ１、この電圧の下で光回路素子１３に流れる電流をＩ_Ｍ１（Ｖ_Ｍ１）、光回路素子１３の容量部分（ＰＮ接合部または空乏層）に蓄えられる電荷をＱ_Ｍ１とし、駆動回路１１の出力がＶ_ＤＤのときに光回路素子１３の容量部分にかかる電圧をＶ_Ｍ２、この電圧の下で光回路素子１３に流れる電流をＩ_Ｍ２（Ｖ_Ｍ２）、光回路素子１３の容量部分（ＰＮ接合部または空乏層）に蓄えられる電荷をＱ_Ｍ２とするとき、光回路素子１３の入力端での電荷量が一定、すなわち、
Ｑ_Ｍ１−Ｃ_Ｆ（Ｖ_ＤＤＮ−Ｖ_Ｍ１−Ｖ_ＳＳ）＝Ｑ_Ｍ２−Ｃ_Ｆ（Ｖ_ＤＤＰ-Ｖ_Ｍ２−Ｖ_ＤＤ）
となるように設定される。その結果、入力データ「０」、「１」の変化にかかわらず光回路素子１３の入力端にかかる電荷量が一定に保たれる。これにより、帯域拡張された光回路素子１３で周波数特性がフラットになり、安定した高速動作が実現できる。

図９は、抵抗ブロックＢ_ｍ（１０１−ｍ）の構成例を示す。ノード１０３に駆動回路１１の出力であるドライバ出力が接続される。抵抗ブロック１０１−ｍは、抵抗値Ｒ_ｍ（Ｒ_ｍ＝Ｒ_ｏ／２^ｍ）を有する抵抗素子１０５と、抵抗素子１０５と直列に接続されるトランジスタ群を有する。トランジスタ群は、並列接続されたｎ個のＰＭＯＳ（Ｐ_ｍ０〜Ｐ_ｍｎ）とｎ'個のＮＭＯＳ（Ｎ_ｍ０〜Ｎ_ｍｎ'）を含む。複数のＰＭＯＳはそれぞれサイズが異なり、たとえばゲート幅が２^ｉ（ｉは０〜ｎの整数）で重み付けされている。同様に、複数のＮＭＯＳはそれぞれサイズが異なり、たとえばゲート幅が２^ｊ（ｊは０〜ｎ'の整数）で重み付けされている。

各ＰＭＯＳトランジスタのゲートには、ＮＡＮＤ回路１０２が接続されている。ＮＡＮＤ回路１０２の一方の入力はワード線Ｗｔ_ｍに接続され、他方の入力は選択信号Ｐ_０〜ｐ_ｎのいずれかに接続されている。

各ＮＭＯＳトランジスタのゲートには、ＮＯＲ回路１０４が接続されている。ＮＯＲ回路１０４の一方の入力は、反転側のワード線Ｗｔ_ｍ（バー）に接続され、他方の入力は反転選択信号Ｎ_０（バー）〜Ｎ_ｎ'（バー）のいずれかに接続されている。ワード線Ｗ_ｔｍとＷ_ｔｍ（バー）は、ブロックＢ０〜Ｂｍを選択するための信号線である。図９でブロック１０１ｍが選択されている場合は、外部の制御回路から、ブロック１０１ｍに接続されるワード線Ｗ_ｔｍに高電位の信号が入力され、ワード線Ｗ_ｔｍ（バー）に低電位の信号が入力される。外部の制御回路については、図１０を参照して後述する。また、Ｐ_０〜Ｐ_ｎと、Ｎ_０（バー）〜Ｎ_ｎ'（バー）のどの選択信号を用いるか（すなわち、どのトラジスタをオンにするか）についても、外部の制御回路によって制御される。たとえば、ＰＭＯＳトランジスタＰ_ｍ０とＰ_ｍ１をオンにする場合は、選択信号Ｐ０とＰ１が高電位、それ以外のＰＭＯＳ用の選択信号を低電位にする。ＮＭＯＳトランジスタＮ_ｍ０とＮ_ｍ１をオンにする場合は、選択信号Ｎ０とＮ１が低電位、それ以外のＮＭＯＳ用の選択信号を高電位にする。

図８の光回路素子１３のアノードが電源Ｖ_ＤＤＰ（第１の電源）に接続され、駆動回路１１がＶ_ＤＤ（第２の電源）に接続される場合（図７参照）、光回路素子１３のカソード側に抵抗素子１０５が配置され、駆動回路１１の出力側にスイッチであるトランジスタ群が配置される。

図８の光回路素子１３のカソードが電源Ｖ_ＤＤＮに接続され、駆動回路１１がＶ_ＳＳに接続される場合、光回路素子１３のアノード側に抵抗素子１０５が配置され、駆動回路１１の出力側にスイッチであるトランジスタ群が配置される。

図９の回路は、上述のようにスイッチ（トランジスタ群）が選択される場合に、ＰＭＯＳトランジスタのゲートはグランドまたは低電位（すなわちＮＡＮＤ回路１０２の出力がグランドまたは低電位）に、ＮＭＯＳトランジスタのゲートは高電位（すなわちＮＯＲ回路１０４の出力が高電位）にバイアスされているように論理が組まれている。

ＮＭＯＳトランジスタのゲートに与えられる高電位と駆動回路のＶ_ＤＤは共通化されていてもよい。

ワード線Ｗｔ_ｍの電位が高電位（Ｈ）、かつ選択信号Ｐ_ｉの電位が高電位（Ｈ）の場合、選択信号Ｐ_ｉに接続されるＰＭＯＳがオンする。反転ワード線Ｗｔ_ｍ（バー）の電位が低電位（Ｌ）、かつ反転選択信号Ｎ_ｊの電位が低電位（Ｌ）の場合、反転選択信号Ｎ_ｊに接続されるＮＭＯＳがオンする。

したがって、ワード線Ｗｔ_ｍがＨで、Ｐ_ｉ及びＮ_ｊがＨの場合、ＰＭＯＳトランジスタＰ_ｍｉとＮＭＯＳトランジスタＮ_ｍｊがオンする。ドライバ出力が高いときは、主にＰＭＯＳがオンし、ドライバ出力が低いときは主にＮＭＯＳがオンするため、ドライバ出力の違いによって抵抗比を変えることができる。換言すると、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのオン・オフの数を制御することで、駆動回路１１の出力電圧に応じて、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのオン抵抗と抵抗素子Ｒｍの抵抗の合成抵抗値を変化させる。

なお、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの耐圧がＶ_ＤＤＰ−ＧＮＤ、あるいはＶ_ＤＤ−Ｖ_ＤＤＮに対して十分耐圧がない場合は、一部のトランジスタを常にオン状態になるように設定するのが望ましい。なぜなら、すべてのトランジスタがオフになると変調器に電流が流れないので、スイッチのノード間に耐圧以上の電圧がかかることを防ぐためである。

図９の抵抗ブロックＢ_ｍを、図８のように複数並列に接続し、ワード線Ｗｔ_ｍに与える電位をＨとＬで切り換えることで、どの抵抗ブロックを選択するかを制御することができる。これにより、ＤＣ的に抵抗比、あるいは入力データ「０」、「１」の変化にかかわらず光回路素子１３の入力端にかかる電荷量を一定に保つような、所望の抵抗値またはその近傍に設定することができる。

図１０は、実施形態の周波数特性調整回路１００Ａを適用した光送信器２と、これを用いた光トランシーバ１の概略図である。

光トランシーバ１は、光送信器２と、光受信器３と、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）４と、制御回路９を有する。光送信器２は、駆動回路１１と、周波数特性調整回路１００と、光回路素子としての光変調器１３Ａと、光源であるＬＤ４０を有する。光変調器１３ＡとＬＤ４０は、電気／光（Ｅ／Ｏ）変換部６を形成する。

光受信器３は、フォトダイオード（ＰＤ）等の受光素子を有する光／電気（Ｏ／Ｅ）変換部７と、増幅器８を有する。増幅器（ＡＭＰ）８は、たとえばＰＤから出力される電流を電圧に変換するトランスインピーダンスアンプ（ＴＩＡ）と、ＴＩＡの出力をＣＤＲに適した電圧レベルに増幅するリニアアンプとを含む。

ＣＰＵ等の外部の信号処理部から入力されるデータ信号は、ＣＤＲ４で波形整形されて駆動回路１１に入力される。駆動回路１１は、入力データに基づいて高速の駆動信号を生成して、光変調器１３Ａに入力する。光変調器１３Ａは、ＬＤ４０からの光を駆動信号で変調して光信号を出力する。

駆動回路１１と光変調器１３Ａの間に配置される周波数特性調整回路１００Ａは、キャパシタＣ_Ｆと、キャパシタと並列に接続される複数の抵抗Ｒ_Ｆ（図７参照）または抵抗ブロックＢ０〜Ｂｍ（図８参照）を有し、制御回路９により、ワード線Ｗｔｍ、Ｗｔｍ（バー）による抵抗ブロックの選択と、選択信号Ｐ_０〜Ｐ_ｎ、Ｎ_０（バー）〜Ｎ_ｎ'（バー）に与えられる電位（信号）を制御することにより、周波数特性調整回路１００Ａの抵抗値を選択・変更し、駆動信号レベルによらず、光変調器１３ＡのＰＮ接合と周波数特性調整回路１００Ａとの接合部に蓄えられる電荷量を一定に保つ。

この構成により、プロセスばらつきがある場合や、駆動対象の回路の電流・電圧特性あるいは電荷・電圧特性が非線形な場合でも、安定した光出力を得ることができる。

受信側では、受信された光信号は電気信号に変換され、適切なレベルに増幅された後にＣＤＲ４に入力される。ＣＤＲ４は、受信信号からデータを識別し再生して、データ信号をデジタル信号プロセッサに出力する。

Ｅ／Ｏ変換部６とＯ／Ｅ変換部７は、シリコンフォトニクス技術でひとつのチップに形成されていてもよい。駆動回路１１と周波数特性調整回路１０と増幅器（ＡＭＰ）８は、ひとつの集積（ＩＣ）チップに形成されていてもよい。なお、光送信器２の温度制御やＬＤ４０の駆動電流の制御は本発明と直接関係がないので、これらの制御部の図示は省略されている。

実施形態の周波数特性調整回路１００Ａを用いることで、従来構成のイコライズ回路と同様に、光変調器やレーザダイオード等の光回路素子の動作帯域を拡張して、高速駆動を可能にする。また、ＤＣ的に抵抗比、あるいは入力データ「０」、「１」の変化にかかわらず光回路素子１３の入力端にかかる電荷量を一定に保つような、所望の抵抗値またはその近傍値に制御して、周波数特性を安定化することができる。なお、高速駆動が要請されない場合は、図１０の周波数特性調整回路１００Ａに替えて、図７のイコライズ回路５０を周波数特性回路として用いてもよい。また、図７のスイッチＳＷ１、ＳＷ２に替えてセレクタ回路を用いてもよい。本明細書と特許請求の範囲で「スイッチ」という場合はセレクタも含むものとする。

１ 光トランシーバ
２ 光送信器
３ 光受信器
９ 制御回路
１１ 駆動回路
１３ 光回路素子
１３Ａ 光変調器
５０ イコライズ回路（周波数特性調整回路）
１００Ａ 周波数特性調整回路
１０１−１〜１０１−２ 抵抗ブロック
１０２ ＮＡＮＤ回路
１０４ ＮＯＲ回路
１０５ 抵抗
Ｃ_Ｆ キャパシタ
Ｒ_Ｆ、Ｒ_Ｆ１、Ｒ_Ｆ２ 抵抗
ＳＷ スイッチ
Ｐ_ｍ０〜Ｐ_ｍｎ ＰＭＯＳトランジスタ
Ｎ_ｍ０〜Ｎ_ｍｎ'ＮＭＯＳトランジスタ

Claims (10)

1. 光回路素子と前記光回路素子を駆動する駆動回路の間に配置される回路であって、
   キャパシタと、
   前記キャパシタと並列に接続される、抵抗とスイッチが直列接続された２以上の直列回路、
   を有し、
   前記スイッチのオン、オフを変化させて前記２以上の直列回路のいずれかの抵抗を選択し、前記駆動回路の出力電圧によって前記回路の抵抗値を変えることで、前記光回路素子と前記キャパシタの接点にある電荷量が前記駆動回路の出力電圧によらず一定となるように調整される、
   ことを特徴とする周波数特性調整回路。
2. 前記回路の抵抗値を、前記駆動回路の出力電圧によって変えることで、前記光回路素子の容量の電圧依存性に非線形性がある場合でも、前記光回路素子と前記キャパシタの接点にある電荷量が前記駆動回路の出力電圧によらず一定となることを特徴とする請求項１に記載の周波数特性調整回路。
3. 前記スイッチは、並列接続される複数のトランジスタを含み、
   前記抵抗は、抵抗素子であり、
   前記トランジスタのオン・オフの数を制御することで、
   前記駆動回路の出力電圧に応じて、前記トランジスタのオン抵抗と抵抗素子の抵抗の合成抵抗値が変化することを特徴とする請求項１に記載の周波数特性調整回路。
4. 前記光回路素子のアノードは第一の電源に接続され、前記駆動回路は第二の電源に接続され、前記光回路素子のカソード側に前記抵抗が、前記駆動回路の出力側に前記スイッチが配置され、前記スイッチは、複数のＰＭＯＳトランジスタと複数のＮＭＯＳトランジスタを有し、
   前記スイッチを有する前記直列回路が選択される場合は、前記ＰＭＯＳトランジスタのゲートは低電位に、各前記ＮＭＯＳトランジスタのゲートは高電位にバイアスされるように論理が組まれていることを特徴とする請求項１〜３のいずれか１項に記載の周波数特性調整回路。
5. 前記光回路素子のカソードは第一の電源に接続され、前記駆動回路は第二の電源に接続され、前記光回路素子のアノード側に前記抵抗が、前記駆動回路の出力側に前記スイッチが配置され、前記スイッチは、複数のＰＭＯＳトランジスタと複数のＮＭＯＳトランジスタを有し、
   前記スイッチを有する前記直列回路が選択される場合は、前記ＰＭＯＳトランジスタのゲートは低電位に、各前記ＮＭＯＳトランジスタのゲートは高電位にバイアスされるように論理が組まれていることを特徴とする請求項１〜３のいずれか１項に記載の周波数特性調整回路。
6. 前記高電位と前記第二の電源の電位は共通化されていることを特徴とする請求項４または請求項５に記載の周波数特性調整回路。
7. 前記スイッチの一部が常にオン状態となっていることを特徴とする請求項２〜６のいずれか１項に記載の周波数特性調整回路。
8. 前記２以上の直列回路の抵抗は、基準となる抵抗値に対して１／２^ｎ（ｎは０以上の整数）の抵抗値を有することを特徴とする請求項１〜７のいずれか１項に記載の周波数特性調整回路。
9. 電気信号に基づいて光信号を出力する光回路素子と、
   前記光回路素子を駆動する駆動回路と、
   前記光回路素子と前記駆動回路の間に配置される請求項１〜８のいずれか１項に記載の周波数特性調整回路と、
   を有する光送信器。
10. 請求項９に記載の光送信器と、
    光受信器と、
    を有する光トランシーバ。

Images