[go: up one dir, main page]

JP6788203B2 - 情報処理システム及び中継装置 - Google Patents

情報処理システム及び中継装置 Download PDF

Info

Publication number
JP6788203B2
JP6788203B2 JP2019007975A JP2019007975A JP6788203B2 JP 6788203 B2 JP6788203 B2 JP 6788203B2 JP 2019007975 A JP2019007975 A JP 2019007975A JP 2019007975 A JP2019007975 A JP 2019007975A JP 6788203 B2 JP6788203 B2 JP 6788203B2
Authority
JP
Japan
Prior art keywords
information processing
power supply
processing devices
power
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019007975A
Other languages
English (en)
Other versions
JP2020119098A (ja
Inventor
智弘 石田
智弘 石田
木村 真敏
真敏 木村
彰 竹内
彰 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2019007975A priority Critical patent/JP6788203B2/ja
Publication of JP2020119098A publication Critical patent/JP2020119098A/ja
Application granted granted Critical
Publication of JP6788203B2 publication Critical patent/JP6788203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)

Description

本発明は、情報処理システム及び中継装置に関する。
複数の計算機(演算装置)を用いて並列計算を行なう手法が知られており、例えば、イーサネット(登録商標)回線を用いて計算機間でデータのやりとりを行う情報処理システムが提案されている。
このような構成において、複数の計算機に異なるシステム(例えば、OS)を搭載した場合においては、情報処理システムとしてシャットダウンを行う手法として、ホストとして機能する計算機がシャットダウン処理を管理したり、計算機間で通信を行って電力供給を停止したりして、シャットダウン処理に移行する構成を採っていた。
特開2005−275818号公報 特開2004−086330号公報
しかしながら、ホストとして機能する計算機がシャットダウン処理を管理したり、計算機間で通信を行うシャットダウン処理を行う構成は、ホストとして機能する計算機が存在しない情報処理システムにおいては、適用できないこととなっていた。
また、計算機間で通信を行って電力供給を停止する構成は、データ転送期間中にシャットダウン処理が入ってしまうと、データの正常性を担保できなくなることがあった。
そこで、本発明は、ホストとなる計算機が存在しない場合でも、データの正常性を確保しつつ、確実にシャットダウン処理を行うことが可能な情報処理システム及び中継装置を提供することを目的としている。
上記課題を解決するため、本発明の第1態様にかかる情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットと、を備え、前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記スイッチング素子を制御して前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を有する。
上記構成において、前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行うようにしてもよい。
また、前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記ブリッジコントローラに前記シャットダウンの指示を行うようにしてもよい。
また、ブリッジコントローラは、シャットダウンの指示がなされた場合に、複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断するようにしてもよい。
また、前記ブリッジコントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった場合に、その旨を前記電源制御コントローラに通知し、前記電源制御コントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に前記複数の情報処理装置にシャットダウンの指示を行うようにしてもよい。
また、本発明の第2態様にかかる中継装置は、拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットを制御する電源制御コントローラであって、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に前記スイッチング素子を制御して、前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備える。
本発明の上記態様によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断し、電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断するので、ホストとして機能する情報処理装置が存在しない場合でも確実にシャットダウン処理を実行することができる。
図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。 図2は、プラットホームのソフトウェア構成例の説明図である。 図3は、実施形態の情報処理システムの物理的な接続状態の説明図である。 図4は、実施形態の情報処理システムのシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
以下、図面を参照して本中継装置および情報処理システムに係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
図1は、実施形態の情報処理システムにおける主として電源系統の接続構成を示す概要構成ブロック図である。
以下の説明においては、拡張バスの一例としてPCIe(PCI Express)[登録商標]を用いる場合について説明する。
情報処理システム10は、大別すると、ブリッジボード11と、複数のプラットホーム12−1〜12−7を備えている。
ブリッジボード11は、大別すると、電源ユニット21と、DC−DCコンバータ22と、PCIeブリッジコントローラ23と、電源制御マイコン24と、スイッチングIC25−1〜25−7と、電源スイッチ26と、を備えている。
電源ユニット21は、商用電源から供給された交流電力を所定の電圧(例えば、12V)を有する直流電力に変換して各部に供給する。
DC−DCコンバータ22は、電源ユニット21から供給された電力を電源制御マイコン24の電源電圧(例えば、3V)に変換して、供給する。
PCIeブリッジコントローラ23は、プラットホーム12−1〜12−7間における通信の制御を行う。
電源制御マイコン24は、電源スイッチ26の操作を受けて、スイッチングIC25−1〜25−7を介してPCIeブリッジコントローラ23及びプラットホーム12−1〜12−7に対する電力供給制御を行う。
スイッチングIC25−1〜スイッチングIC25−7は、電源制御マイコンの制御下に置かれるとともに、スイッチングIC25−1は接続されているPCIeブリッジコントローラ23への電源供給/遮断を行い、スイッチングIC25−1〜25−7は、自己が接続されているプラットホーム12−1〜12−7のそれぞれに対し電源供給/遮断を行う。
プラットホーム12−1〜12−7は、それぞれMPU(Micro Processing Unit)と、ROM(Read Only Memory)、RAM(Random Access Memory)等のメモリと、各種入出力インタフェース(I/Oインタフェース)と、を備えたボード型のコンピュータ(情報処理装置)として構成されている。
プラットホーム12−1〜12−7は、OSとして、例えば、Linux(登録商標)が搭載されており、独立して、あるいは、他のプラットホームと共働して処理を行い、必要に応じてあるいは事前の設定により処理結果を次段の処理を行うプラットホームに送信する。
なお、搭載されるOSは、必ずしも統一される必要は無く、同一のOSであってもバージョンが異なっていても構わない。
図2は、プラットホームのソフトウェア構成例の説明図である。
プラットホーム12−1〜プラットホーム12−7に備えられるMPUは、互いに違うベンダによって提供されるものであってもよい。
ここで、プラットホーム12−1〜プラットホーム12−7の構成は同様であるので、プラットホーム12−n(n=1〜7)として説明する。
プラットホーム12−nは、アプリケーション30−nの制御下で各種処理を行う。
プラットホーム12−nには、ブートローダ(Boot loader)36−nが組み込まれており、ブートローダ36−nによりOS33−n(例えば、Linux)を検出し、起動する。
これによりOS33−nは、PCIeブリッジコントローラ23を制御するためのブリッジドライバ32を含む各種ドライバ31を読み込んで、ブリッジドライバ32及びPCプラットホーム37−nを介して電気的にPCIeブリッジコントローラ23にアクセスして他のプラットホームとの通信を行い、実際の処理を行う。
また、上記構成において、プラットホーム12−1〜12−7は、それぞれ他のドライバ構成に影響を与えないように独立動作可能に構成されている。
図3は、実施形態の情報処理システムの物理的な接続状態の説明図である。
図3に示すように、PCIeブリッジコントローラ23を有するブリッジボード11上には、複数の拡張スロットSL1〜SL7が設けられている。
そして、拡張スロットSLlにはプラットホーム12−1を構成している基板が挿されてブリッジボード11と電気的な接続が可能とされている。
同様に拡張スロットSL2〜SL7には、それぞれプラットホーム12−2〜12−7を構成している基板がそれぞれ挿されてブリッジボード11と電気的な接続が可能とされている。
[1]実施形態の動作
次に実施形態の動作を説明する。
図4は、実施形態の情報処理システムのシャットダウン処理時の処理シーケンスフローチャートの一例を説明する図である。
初期状態において、電源ユニット21、電源制御マイコン24、PCIeブリッジコントローラ(図中、ブリッジコントローラと表記)23及びプラットホーム12−1〜12−7は、稼働状態(Working状態[S0状態])にあるものとする(ステップS11)。
電源制御マイコン24は、電源スイッチ26が図示しない電源ランプの点灯状態において電源スイッチを所定時間(例えば、1秒)以上押し続けた場合、あるいは、ハードウェア異常を検出した場合には、電源ボタンイベントを実行し(ステップS12)、電源状態を確認する(ステップS13)。
続いて、電源LEDを点滅状態に移行させる(ステップS14)。
次にプラットホーム12−1〜プラットホーム12−7のシャットダウンを実行させるための電源ボタンイベントを発行し、PCIeブリッジコントローラ23に送信する(ステップS15)。
これにより、PCIeブリッジコントローラ23は、通信監視状態に移行し、各プラットホーム12−1〜12−7の通信状態フラグを確認する(ステップS16)。
ここで、通信状態フラグとは、各プラットホーム12−1〜12−7が他のプラットホームと通信を行っている状態か否かを表すフラグで有る。通信状態フラグは、例えば、データ転送を行っている(通信を行っている)とセットされ、データ転送が完了する(通信を行っていない)とリセットされる。
ところで、データの転送開始は、各プラットホーム12−1〜12−7からPCIeブリッジコントローラ23を介して通信がなされるので、PCIeブリッジコントローラ23は把握できるが、データの転送が終了したか否かは、単純には把握できない。
そこで、各プラットホーム12−1〜12−7は、データ転送が完了するとデータ転送完了を発行することとしている(ステップS19)。
一方、PCIeブリッジコントローラ23は、通信状態フラグを確信して未通信のプラットホームが存在する場合には、当該プラットホームが接続されているスロット(例えば、プラットホーム12−4であればスロットSL4)を遮断状態にし(ステップS17)、全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となったか否かを判断する(ステップS18)。
ステップS18の判断において、未だ全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となっていない場合には(ステップS18;No)、処理を再びステップS16に移行して、データ転送を行っているプラットホームからのデータ転送完了発行を待つこととなる。
またステップS18の判断において、全てのプラットホーム12−1〜12−7に対応する全てのスロットSL1〜SL7が遮断状態となった場合には(ステップS18;Yes)、PCIeブリッジコントローラ23は電源制御マイコン24に対し、全スロットの遮断が完了した旨を表す全スロット遮断通知を送信する(ステップS20)。
全スロット遮断通知を受信した電源制御マイコン24は、全てのプラットホーム12−1〜12−7に対し、電源オフをコマンドとして発行し、シャットダウンの開始を指示する(ステップS21)。
一方、電源オフのコマンドを受信したプラットホーム12−1〜12−7は、電源ボタンイベントとしての電源オフのコマンドを受信すると(ステップS22)、シャットダウンを実行する(ステップS23)。
そして、プラットホーム12−1〜12−7は、対応する信号線S5_1#〜S5_7#を“L”レベルとして電源制御マイコン24に通知する(ステップS24)。
そして、プラットホーム12−1〜12−7は、電源ユニット21からの電源が供給されたままの状態でシャットダウン状態となる(ステップS25)。
一方、電源制御マイコン24は、信号線S5_1#〜S5_7#を参照して、各プラットホーム12−1〜12−7がシャットダウンを実行して、オフ状態となっているか否かを判別し、各プラットホームに対し、電源停止検知を通知する(ステップS26)。
具体的には、例えば、電源制御マイコン24は、信号線S5_1#〜S5_7#のそれぞれが“L”レベルとなっているか否かを判別する。
次に電源制御マイコン24は、全てのプラットホーム12−1〜12−7が電源停止状態になると、PCIeブリッジコントローラ23への電源を遮断し、PCIeブリッジコントローラ23は、オフ状態となる(ステップS27)。
この状態で、プラットホーム12−1〜12−7及びPCIeブリッジコントローラ23は、シャットダウン状態(ソフトオフ状態)となる(ステップS30)。
一方、電源制御マイコン24は、電源投入状態で点灯する電源LEDを消灯し(ステップS28)、信号線PSOFFを“L”レベルとする(ステップS29)。
この結果、信号線PSOFFが“L”レベルとなったことを検出した電源ユニット21は、出力を停止する(ステップS31)。
以上の説明のように、本実施形態によれば、ホストとなる計算機が存在しない場合でも、データの正常性を確保しつつ、確実にシャットダウン処理を行うことができる。
[2]その他
また、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
例えば、図1に示した構成においては、PCIeブリッジコントローラ23には、7つのプラットホーム12−1〜12−7を、接続可能としていたが、これに限定されるものではなくPCIeブリッジコントローラ23は6個以下もしくは8個以上の複数のプラットホームを備えるようにすることも可能である。
また、上述の実施形態では、各部のI/OインターフェースとしてPCIe(PCIエクスプレス)を例に挙げて説明したが、I/Oインターフェースとしては、PCIeに限定されるものではない。
例えば、各部のI/Oインターフェースは、データ転送バスによって、デバイス(周辺制御コントローラ)とプロセッサとの間でデータ転送を行える技術であればよい。
また、データ転送バスは、1個の筐体等に設けられたローカルな環境(例えば、1つのシステムまたは1つの装置)で高速にデータを転送できる汎用のバスであってよい。
また、I/Oインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
また、I/Oインターフェースは、シリアル転送の場合、ポイント・ツー・ポイント(point to point)接続ができ、データをパケットベースで転送可能であればよい。
また、I/Oインターフェースは、シリアル転送の場合、複数のレーンを有するようにしてもよい。
また、I/Oインターフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層と、を有していてもよい。
また、I/Oインターフェースは、階層の最上位であり1または複数のポートを有するルートコンプレックス、I/Oデバイスであるエンドポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでいてもよい。
また、I/Oインターフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信するようにしてもよい。この場合には、受信側は、デマルチプレクサでデータとクロック信号を分離すればよい。
上述の実施形態では、7個の拡張スロットSL1〜SL7のそれぞれにプラットホーム12−1〜12−7が設置された情報処理システム10を例に挙げて説明したが、拡張スロットSL及びプラットホーム12の個数は7個に限定されない。また、拡張スロットSL及びプラットホーム12の個数は異なっていてもよい。例えば、7個の拡張スロットSL1〜SL7に対して、6個以下のプラットホーム12が設けられていてもよい。この場合、PCIeブリッジコントローラ23は、プラットホーム12が設置されていない拡張スロットSLのポートを遮断して遮断状態にしてよい。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
[3]実施形態の他の態様
以上の実施形態に関し、さらに他の態様について記載する。
[3.1]第1の他の態様
実施形態の第1の他の態様の情報処理システムは、それぞれがプロセッサを備えた複数の情報処理装置と、それぞれがプロセッサを備えた複数の情報処理装置と、拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と、を備え、前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記コントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を有する、情報処理システムである。
上記構成によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断する。
そして電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断する制御を行うので、ホストとして機能する情報処理装置が存在しない場合でも確実にシャットダウン処理を実行することができる。
[3.2]第2の他の態様
実施形態の第2の他の態様の情報処理システムは、第1の他の態様において、前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行う情報処理システムである。
上記構成によれば、シャットダウン処理において、確実かつ安全に中継装置の電源供給を遮断することができる。
[3.3]第3の他の態様
実施形態の第3の他の態様の情報処理システムは、第1の他の態様又は第2の他の態様において、中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、電源制御コントローラは、電源ボタンにより前記電源の遮断が指示された場合に、前記コントローラに前記シャットダウンの指示を行う情報処理システムである。
上記構成によれば、ホストとして機能する情報処理装置が存在しない場合でも所定の形式(例えば、長押し)により電源ボタンが押された場合に、シャットダウンの指示である旨を電源制御コントローラが認識し、ブリッジコントローラに対しシャットダウンのする制御を行うので、ホストとして機能する情報処理装置が存在しない場合であっても、電源ボタンの操作という簡単な処理で、確実にシャットダウン処理を実行することができる。
[3.4]第4の他の態様
実施形態の第4の他の態様の情報処理システムは、第1の他の態様乃至第3の他の態様のいずれかの態様において、前記ブリッジコントローラは、前記シャットダウンの指示がなされた場合に、前記複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断する情報処理システムである。
上記構成によれば、未通信状態にある情報処理装置を電気的に遮断して、確実にシャットダウン処理を実行することができる。
[3.5]第5の他の態様
実施形態の第5の他の態様の情報処理システムは、ブリッジコントローラは、全ての情報処理装置のスロットが遮断状態になった場合に、その旨を電源制御コントローラに通知し、電源制御コントローラは、全ての情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に複数の情報処理装置にシャットダウンの指示を行う情報処理システムである。
上記構成によれば、通信に影響を与えることなく、情報処理システム全体を確実にシャットダウンすることができる。
[3.6]第6の他の態様
実施形態の第6の他の態様の中継装置は、拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記コントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、を備えた中継装置である。
上記構成によれば、ブリッジコントローラは、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断する。
そして電源制御コントローラは、全ての情報処理装置のスロットが遮断状態になったことが検出された後に、ブリッジコントローラ及び複数の情報処理装置への電源供給を遮断する制御を行うので、ホストとして機能する情報処理装置が存在しない場合でも中継装置により確実にシャットダウン処理を実行することができる。
10 情報処理システム
11 ブリッジボード
12−1〜12−7 プラットホーム(情報処理装置)
21 電源ユニット
22 DC−DCコンバータ
23 PCIeブリッジコントローラ
24 電源制御マイコン(電源制御コントローラ)
26 電源スイッチ
30 アプリケーション
SL1〜SL7 スロット

Claims (7)

  1. それぞれがプロセッサを備えた複数の情報処理装置と、
    拡張バスに設けられた複数のスロットを介して前記複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置と
    前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットと、を備え、
    前記中継装置は、シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されているスロットの通信を遮断するブリッジコントローラと、
    全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に、前記スイッチング素子を制御して前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、
    を有する、
    情報処理システム。
  2. 前記電源制御コントローラは、前記ブリッジコントローラへの電源供給を遮断する制御に先立って、前記複数の情報処理装置への電源供給を遮断する制御を行う、
    請求項1記載の情報処理システム。
  3. 前記中継装置は、電源の供給/遮断の指示操作を行う電源ボタンを備え、
    前記電源制御コントローラは、前記電源ボタンにより前記電源の遮断が指示された場合に、前記ブリッジコントローラに前記シャットダウンの指示を行う、
    請求項1又は請求項2記載の情報処理システム。
  4. 前記ブリッジコントローラは、前記シャットダウンの指示がなされた場合に、前記複数の情報処理装置のそれぞれについて通信状態フラグを確認して未通信状態にあるか否かを判定し、未通信状態と判定した情報処理装置が接続されている前記スロットを順次遮断する、
    請求項1乃至請求項3のいずれか一項記載の情報処理システム。
  5. 前記ブリッジコントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった場合に、その旨を前記電源制御コントローラに通知し、
    前記電源制御コントローラは、全ての前記情報処理装置の前記スロットが遮断状態になった旨の通知がなされた場合に前記複数の情報処理装置にシャットダウンの指示を行う、
    請求項1乃至請求項4のいずれか一項記載の情報処理システム。
  6. 前記ブリッジコントローラは、前記情報処理装置が設置されていない前記スロットを遮断状態とする
    請求項1乃至請求項5のいずれか一項記載の情報処理システム。
  7. 拡張バス及び前記拡張バスに設けられた複数のスロットを介して複数の情報処理装置を接続可能で、前記複数の情報処理装置の間の通信を中継する中継装置であって、
    シャットダウンの指示がなされた場合に、未通信状態にある情報処理装置が接続されている前記スロットの通信を遮断するブリッジコントローラと、
    前記複数の情報処理装置及び前記中継装置に対し、それぞれ対応するスイッチング素子を介して電源を供給する電源ユニットを制御する電源制御コントローラであって、全ての前記情報処理装置の前記スロットが遮断状態になったことが検出された後に前記スイッチング素子を制御して、前記ブリッジコントローラ及び前記複数の情報処理装置への電源供給を遮断する制御を行う電源制御コントローラと、
    を備えた中継装置。
JP2019007975A 2019-01-21 2019-01-21 情報処理システム及び中継装置 Active JP6788203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019007975A JP6788203B2 (ja) 2019-01-21 2019-01-21 情報処理システム及び中継装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019007975A JP6788203B2 (ja) 2019-01-21 2019-01-21 情報処理システム及び中継装置

Publications (2)

Publication Number Publication Date
JP2020119098A JP2020119098A (ja) 2020-08-06
JP6788203B2 true JP6788203B2 (ja) 2020-11-25

Family

ID=71890784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019007975A Active JP6788203B2 (ja) 2019-01-21 2019-01-21 情報処理システム及び中継装置

Country Status (1)

Country Link
JP (1) JP6788203B2 (ja)

Also Published As

Publication number Publication date
JP2020119098A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
US8645746B2 (en) Cable redundancy and failover for multi-lane PCI express IO interconnections
US20150347345A1 (en) Gen3 pci-express riser
CN104050061B (zh) 一种基于PCIe总线多主控板冗余备份系统
US8612509B2 (en) Resetting a hypertransport link in a blade server
KR20090061780A (ko) 전원관리 제어 장치 및 방법
JP4558519B2 (ja) 情報処理装置およびシステムバス制御方法
US20200210201A1 (en) Information processing system and relay device
CN204272152U (zh) 一种可选管理功能的四口千兆外插网卡
JP6788203B2 (ja) 情報処理システム及び中継装置
JP6604427B1 (ja) 情報処理システム
JP6575715B1 (ja) 情報処理システムおよび中継装置
JPH09146875A (ja) ホット・プラギング用のアダプタ・カード・スロットの分離
CN102201959A (zh) 基板管理控制器的网络接口系统
US20200334044A1 (en) Information processing system and power supply control method
US20210406212A1 (en) Configurable storage server with multiple sockets
JP6777868B2 (ja) 情報処理システム
JP2014026317A (ja) 周辺機器拡張制御基板、周辺機器拡張装置、及び周辺機器拡張制御プログラム
JP6579255B1 (ja) 情報処理システム、および中継装置
JP6802512B1 (ja) 情報処理装置、プログラム、および情報処理システム
CN111796841B (zh) 一种双路arm远程更新的硬件实现系统及方法
JP6802511B1 (ja) 情報処理装置、およびプログラム
JP5682007B2 (ja) 電子機器装置
JP2007272376A (ja) 電源供給制御装置および電源供給制御方法
TW202416149A (zh) 多核系統溝通方法
CN117631770A (zh) 一种服务器及其主板和板卡

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6788203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250