[go: up one dir, main page]

JP6579255B1 - 情報処理システム、および中継装置 - Google Patents

情報処理システム、および中継装置 Download PDF

Info

Publication number
JP6579255B1
JP6579255B1 JP2018247562A JP2018247562A JP6579255B1 JP 6579255 B1 JP6579255 B1 JP 6579255B1 JP 2018247562 A JP2018247562 A JP 2018247562A JP 2018247562 A JP2018247562 A JP 2018247562A JP 6579255 B1 JP6579255 B1 JP 6579255B1
Authority
JP
Japan
Prior art keywords
platform
communication
abnormality
expansion bus
relay device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018247562A
Other languages
English (en)
Other versions
JP2020107225A (ja
Inventor
浩樹 寺本
浩樹 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2018247562A priority Critical patent/JP6579255B1/ja
Application granted granted Critical
Publication of JP6579255B1 publication Critical patent/JP6579255B1/ja
Priority to GB1916818.6A priority patent/GB2583797A/en
Priority to US16/690,659 priority patent/US20200209932A1/en
Priority to CN201911325271.3A priority patent/CN111382096A/zh
Publication of JP2020107225A publication Critical patent/JP2020107225A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0712—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/301—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is a virtual computing platform, e.g. logically partitioned systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

【課題】拡張バスを介した第１プラットフォームと第２プラットフォーム間の通信の異常の要因に合ったエラー処理の実行を可能とする。【解決手段】情報処理システムは、第１プラットフォームと、第２プラットフォームと、第１プラットフォームおよび第２プラットフォームが接続可能な拡張バスを有する中継装置と、を備える。第１プラットフォームは、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常を検出する通信異常監視部を備える。中継装置は、拡張バスを介した通信を制御する通信制御マイコンと、外部の電源から第２プラットフォームへの電源供給を制御し、拡張バスを介した通信の異常が検出された場合に、第２プラットフォームからの電気的な信号に基づいて、通信の異常が、ハードウェアによるものか、ソフトウェアによるものかを判定し、その判定結果を第１プラットフォームに通知する電源制御マイコンと、を備える。【選択図】図８

Description

本発明の実施形態は、情報処理システム、および中継装置に関する。
ホストＰＣ（Personal Computer）と、プロセッサと、ホストＰＣおよびプロセッサが接続可能な中継装置と、を有する情報処理システムにおいて、中継装置が、スロットに接続されるホストＰＣとプロセッサ間の通信を、ＰＣＩｅ等の拡張バスを用いた仮想ＬＡＮにより実現する技術が開発されている。
特開２００８−０４１０２７号公報 特表２０１２−５０４８３５号公報
しかしながら、上記の技術においては、ホストＰＣとプロセッサ間での通信の異常が発生した場合に、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定することが困難である。そのため、拡張バスを介したホストＰＣと演算部間の通信の異常に合った適切なエラー処理を実行することができない。
本発明の第１態様にかかる情報処理システムは、第１プラットフォームと、第２プラットフォームと、第１プラットフォームおよび第２プラットフォームが接続可能な拡張バスを有する中継装置と、を備える情報処理システムである。第１プラットフォームは、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常を検出する通信異常監視部を備える。中継装置は、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信を制御する通信制御マイコンと、外部の電源から第２プラットフォームへの電源供給を制御し、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常が検出された場合に、第２プラットフォームからの電気的な信号に基づいて、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定し、その判定結果を第１プラットフォームに通知する電源制御マイコンと、を備える。
本発明の第２態様にかかる中継装置は、第１プラットフォームおよび第２プラットフォームが接続可能な拡張バスと、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信を制御する通信制御マイコンと、第２プラットフォームへの電源供給を制御し、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常が検出された場合に、第２プラットフォームからの電気的な信号に基づいて、拡張バスを介した第１プラットフォームと第２プラットフォーム間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定し、その判定結果を第１プラットフォームに通知する電源制御マイコンと、を備える。
本発明の上記第１態様によれば、拡張バスを介した第１プラットフォームと第２プラットフォーム間の通信の異常の要因に合った適切なエラー処理を実行できる。
本発明の上記第２態様によれば、拡張バスを介した第１プラットフォームと第２プラットフォーム間の通信の異常の要因に合った適切なエラー処理を実行できる。
図１は、本実施形態にかかる情報処理システムの全体構成の一例を示す図である。 図２は、本実施形態にかかる情報処理システムのハードウェア構成の一例を示す図である。 図３は、本実施形態にかかる情報処理システムのプラットフォームのソフトウェア構成の一例を示す図である。 図４は、本実施形態にかかる情報処理システムにおけるプラットフォーム間における通信処理の一例を説明するための図である。 図５は、本実施形態にかかる情報処理システムにおける任意のプラットフォームからの他のプラットフォームの見え方を例示する図である。 図６は、本実施形態にかかる情報処理システムにおける任意のプラットフォームからの他のプラットフォームの見え方を例示する図である。 図７は、本実施形態にかかる情報処理システムにおける中継装置を介したプロセッサ間のデータ転送方法の一例を説明するための図である。 図８は、本実施形態にかかる情報処理システムの機能構成の一例を示すブロック図である。 図９は、本実施形態にかかる情報処理システムにおける通信の異常の判定処理の流れの一例を示すシーケンス図である。
以下、添付の図面を用いて、本実施形態にかかる中継装置を含む情報処理システムについて説明する。
図１は、本実施形態にかかる情報処理システムの全体構成の一例を示す図である。図１に示すように、本実施形態にかかる情報処理システム１は、複数のプラットフォーム２−１〜２−８、および中継装置３を有する。複数のプラットフォーム２−１〜２−８は、それぞれ中継装置３に接続されている。
以下の説明では、複数のプラットフォーム２−１〜２−８を区別する必要がなく、任意のプラットフォームを示す場合には、プラットフォーム２と記載する。また、ここでは、情報処理システム１が、８つのプラットフォーム２−１〜２−８を有する例について説明するが、複数のプラットフォーム２を有するものであれば、これに限定するものではない。
プラットフォーム２−１〜２−８は、情報処理システム１の制御部およびＧＵＩ（Graphical User Interface）として機能するホストＰＣ（Personal Computer）や、ＡＩ（Artificial Intelligence）推論処理や画像処理等を実行する演算部である。
具体的には、プラットフォーム２−１〜２−８は、プロセッサ２１−１〜２１−８を備える。以下の説明では、プロセッサ２１−１〜２１−８を区別する必要がなく、任意のプロセッサを示す場合には、プロセッサ２１と記載する。プロセッサ２１−１〜２１−８は、それぞれ違うメーカ（ベンダ）から提供されたものであっても良いし、同じメーカから提供されたものであっても良い。
例えば、プロセッサ２１−１はＡ社から提供され、プロセッサ２１−２はＢ社から提供され、プロセッサ２１−３はＣ社から提供され、プロセッサ２１−４はＤ社から提供され、プロセッサ２１−５はＥ社から提供され、プロセッサ２１−６はＦ社から提供され、プロセッサ２１−７はＧ社から提供され、プロセッサ２１−８はＨ社から提供されるものとする。
また、中継装置３に搭載される各ＥＰ（End Point）に対しては、それぞれ異なるプラットフォーム２を接続しても良いし、各ＥＰに対して１つのプラットフォーム２を接続し、プラットフォーム２側が複数のＲＣ（Rood Complex）を用いて中継装置３と通信しても良い。
次に、図２を用いて、本実施形態にかかる情報処理システム１のハードウェア構成の一例について説明する。図２は、本実施形態にかかる情報処理システムのハードウェア構成の一例を示す図である。以下の説明では、プラットフォーム２−１がホストＰＣとして機能し、プラットフォーム２−２〜２−８が、ＡＩ推論処理や画像処理等を実行する演算部として機能する例について説明する。
まず、ホストＰＣとして機能するプラットフォーム２−１のハードウェア構成について説明する。
プラットフォーム２−１は、図２に示すように、プロセッサ２１−１、表示部２０１、ＵＳＢ（Universal Serial Bus）ポート２０２、通信Ｉ／Ｆ２０３、記憶部２０４、およびメモリ２０５を有する。表示部２０１は、ＬＣＤ（Liquid Crystal Display）等であり、各種情報を表示する。ＵＳＢポート２０２は、プラットフォーム２−１と周辺機器とを接続するためのコネクタである。通信Ｉ／Ｆ２０３は、イーサネット（登録商標）等の通信規格に従って、ＬＡＮ（Local Area Network）等のネットワークと通信可能とする。
記憶部２０４は、ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）、ＳＣＭ（Storage Class Memory）等の記憶装置であり、各種のデータを記憶する。メモリ２０５は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等である。ＲＯＭは、各種のソフトウェアプログラムや当該ソフトウェアプログラム用のデータを記憶する。ＲＯＭに記憶されるソフトウェアプログラムは、プロセッサ２１−１により読み込まれて実行される。ＲＡＭは、ＲＯＭに記憶されるソフトウェアプログラムを実行する際の作業領域として機能する。
プロセッサ２１−１は、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）、ＦＰＧＡ（Field Programmable Gate Array）等のプロセッサであり、プラットフォーム２−１全体を制御する。プロセッサ２１−１は、マルチコアプロセッサであっても良いし、２以上のプロセッサの組合せであっても良い。
次に、ＡＩ推論処理や画像処理等を実行する演算部として機能するプラットフォーム２−２〜２−８のハードウェア構成について説明する。
プラットフォーム２−２は、図２に示すように、プロセッサ２１−２、ＵＳＢポート２１１、および表示部２１２を有する。表示部２１２は、ＬＣＤ等であり、各種情報を表示する。ＵＳＢポート２１１は、プラットフォーム２−２と周辺機器とを接続するためのコネクタである。
プロセッサ２１−２は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、ＦＰＧＡ等のプロセッサであり、プラットフォーム２−２全体を制御する。プロセッサ２１−２は、マルチコアプロセッサであっても良いし、２以上のプロセッサの組合せであっても良い。例えば、プロセッサ２１−２は、ＣＰＵ及びＧＰＵの組み合わせであっても良い。
ここでは、プラットフォーム２−２のハードウェア構成について説明したが、ＡＩ推論処理や画像処理等を実行する演算部として機能する他のプラットフォーム２−３〜２−８も同様のハードウェア構成を有する。
次に、中継装置３のハードウェア構成について説明する。
中継装置３は、例えば、図２に示すように、複数のＥＰを１チップ内に有する中継装置である。中継装置３は、図２に示すように、通信制御マイコン３０１、電源制御マイコン３０２、メモリ３０３、および複数のスロット３０５−１〜３０５−８を備える。そして、図２に示すように、通信制御マイコン３０１、メモリ３０３、および複数のスロット３０５−１〜３０５−８は、内部バス３０４を介して互いに通信可能に接続されている。
また、電源制御マイコン３０２は、図２に示すように、信号線Ｌ１〜Ｌ８を介して、スロット３０５に接続されるプラットフォーム２−１〜２−８と接続される。ここで、信号線Ｌ１〜Ｌ８は、プラットフォーム２−１〜２−８から電源制御マイコン３０２に入力される信号を伝送する信号線である。
スロット３０５−１〜３０５−８には、それぞれＰＣＩｅの規格を満たすように構成されたデバイスが接続される拡張スロット（拡張バス）の一例である。本実施形態では、スロット３０５−１〜３０５−８には、プラットフォーム２−１〜２−８が接続される。以下の説明では、スロット３０５−１〜３０５−８を区別する必要がなく、任意のスロットを示す場合には、スロット３０５と記載する。
また、１つのスロット３０５に対して、１つのプラットフォーム２が接続されていても良いが、１つのスロット３０５に対して、複数のプラットフォーム２が接続されていても良い。さらに、１つのプラットフォーム２に対して複数のスロット３０５を割り当てることにより、当該プラットフォーム２は、広い通信帯域を用いた通信が可能となる。
メモリ３０３は、例えば、ＲＯＭおよびＲＡＭを含むメモリである。メモリ３０３のＲＯＭには、スロット３０５に接続される複数のプラットフォーム２間での通信制御に関わるソフトウェアプログラム等の各種のソフトウェアプログラム、このソフトウェアプログラム用のデータを記憶する。ＲＯＭに記憶されるソフトウェアプログラムは、通信制御マイコン３０１により読み込まれて実行される。メモリ３０３のＲＡＭは、メモリ３０３のＲＯＭに記憶されるソフトウェアプログラムを実行する際の作業領域として機能する。
また、プラットフォーム２には、各スロット３０５に対応させてメモリ２２等にメモリ領域が設けられ、当該メモリ領域には、スロット３０５の数だけ分割された複数の記憶領域が設定され、各記憶領域はいずれかのスロット３０５に対応付けられている。中継装置３は、スロット３０５毎に設けられる記憶領域のアドレスに基づいてプラットフォーム２間のデータ転送を行う。
通信制御マイコン３０１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、ＦＰＧＡ等のプロセッサを含み、当該プロセッサが、スロット３０５を介したプラットフォーム２間での通信を制御する。通信制御マイコン３０１は、複数のプロセッサの組合せを含んでいても良い。そして、通信制御マイコン３０１は、メモリ３０３に記憶されるソフトウェアプログラムを実行することによって、スロット３０５に接続されるプラットフォーム２間での通信を実現する。
電源制御マイコン３０２は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ、ＦＰＧＡ等のプロセッサを含み、当該プロセッサが、スロット３０５に接続されるプラットフォーム２に対する電源供給を制御する。電源制御マイコン３０２のプロセッサは、複数のプロセッサの組合せを含んでいても良い。そして、電源制御マイコン３０２のプロセッサは、当該電源制御マイコン３０２が有するメモリに記憶されるソフトウェアプログラムを実行することによって、電源ユニット（不図示）から、スロット３０５に接続されるプラットフォーム２への電源の供給を実行する。
本実施形態では、中継装置３は、プラットフォーム２間での通信を高速化するために、ＰＣＩｅを用いて、図２に示すように、各プラットフォーム２に備えられるプロセッサ２１をＲＣとして動作させ、デバイスとして動作するＥＰ間でのデータの転送を実現する。
具体的には、情報処理システム１では、各プラットフォーム２のプロセッサ２１を、ＰＣＩｅのＲＣとして動作させる。また、各プラットフォーム２のプロセッサ２１に対して、中継装置３（すなわち、各プラットフォーム２が接続されるスロット３０５）をＥＰとして動作させる。
ここで、中継装置３をプラットフォーム２のプロセッサ２１に対してＥＰとして接続する手法としては、既知の様々な手法を用いて実現できる。例えば、中継装置３は、プラットフォーム２との接続時に、ＥＰとして機能することを示す信号を通知することによって、ＥＰとしてプラットフォーム２と接続される。
中継装置３は、ＥＰｔоＥＰ（End Point to End Point）でデータをトンネリングさせて、複数のＲＣにデータを転送する。プラットフォーム２のプロセッサ２１間の通信は、ＰＣＩｅのトランザクションが発生したときに論理的に接続され、１つのプロセッサ２１にデータの転送が集中しないときは、それぞれのプロセッサ２１間で並行してデータの転送が可能である。
次に、図３を用いて、本実施形態にかかる情報処理システム１のプラットフォーム２のソフトウェア構成の一例について説明する。図３は、本実施形態にかかる情報処理システムのプラットフォームのソフトウェア構成の一例を示す図である。
プラットフォーム２−１は、例えば、Windows（登録商標）をＯＳ（Operating System）として、このＯＳ上において各種ソフトウェアプログラムを実行する。プラットフォーム２−２，２−３は、例えば、Linux（登録商標）をＯＳとし、このＯＳ上において各種ソフトウェアプログラムを実行する。
プラットフォーム２には、ブリッジドライバ２０が設けられ、当該ブリッジドライバ２０を介して中継装置３および他のプラットフォーム２との間で通信を行う。各プラットフォーム２は、プロセッサ２１およびメモリを有する。そして、プロセッサ２１が、メモリに記憶されるＯＳや各種プログラム、ドライバ等を実行することにより、プラットフォーム２が有する各種の機能を実現する。
次に、図４を用いて、中継装置３に接続されるプラットフォーム２間における通信処理の一例について説明する。図４は、本実施形態にかかる情報処理システムにおけるプラットフォーム間における通信処理の一例を説明するための図である。ここでは、プラットフォーム２−１のプロセッサ２１−１と、プラットフォーム２−２のプロセッサ２１−２間での通信処理の一例について説明する。
送信元のプラットフォーム２−１は、ＲＣであるプロセッサ２１−１において生成されるデータが、ソフトウェア、トランザクション層、データリンク層、および物理層（ＰＨＹ）を順次転送され、物理層において中継装置３の物理層に転送される。
中継装置３は、送信元のプラットフォーム２−１から転送されてきたデータを、物理層、データリンク層、トランザクション層、およびソフトウェアを順次転送され、その後、送信先のプラットフォーム２−２のＲＣに対応するＥＰにトンネリングにより転送される。すなわち、中継装置３においては、ＥＰ間でデータをトンネリングさせることで、１つのＲＣ（プロセッサ２１−１）から他のＲＣ（プロセッサ２１−２）にデータが転送される。
送信先のプラットフォーム２−２は、中継装置３から転送されてきたデータが、物理層（ＰＨＹ）、データリンク層、トランザクション層、およびソフトウェアに順次転送され、その後、送信先のプラットフォーム２−２のプロセッサ２１−２に転送される。本実施形態の情報処理システム１では、プラットフォーム２間の通信は、ＰＣＩｅのトランザクションが発生した時に論理的に実現される。
中継装置３が有する複数のスロット３０５のうち１つに接続されたプラットフォーム２に対して、複数のプラットフォーム２からのデータの転送が集中しない場合には、異なる任意の複数組のプラットフォーム２間において並行してデータの転送を実行することも可能である。例えば、プラットフォーム２−１のプロセッサ２１−１に対して、プラットフォーム２−２のプロセッサ２１−２およびプラットフォーム２−３のプロセッサ２１−３が通信する場合には、中継装置３は、プラットフォーム２−２のプロセッサ２１−２およびプラットフォーム２−３のプロセッサ２１−３による通信をシリアルに処理する。
一方、異なるプラットフォーム２のプロセッサ２１同士が通信し、特定のプラットフォーム２のプロセッサ２１に通信が集中しない場合には、中継装置３は、プラットフォーム２間の通信を並行して処理することも可能である。
次に、図５および図６を用いて、プラットフォーム２のプロセッサ２１から他のプラットフォーム２のプロセッサ２１の見え方について説明する。図５および図６は、本実施形態にかかる情報処理システムにおける任意のプラットフォームからの他のプラットフォームの見え方を例示する図である。
各プラットフォーム２のプロセッサ２１間で通信が行なわれている状態において、各プロセッサ２１が実行するＯＳ（例えば、Windows（登録商標）のデバイスマネージャ）からは、中継装置３しか見えないため、接続先の他のプラットフォーム２のプロセッサ２１を直接管理する必要がない。すなわち、中継装置３のデバイスドライバが、中継装置３の先に接続されたプラットフォーム２のプロセッサ２１を管理する。
そのため、送信元、送信先それぞれのプラットフォーム２のプロセッサ２１を動作させるためのデバイスドライバを準備する必要がなく、中継装置３のデバイスドライバで中継装置３に対して通信処理を行なうだけで、プラットフォーム２間の通信を実現することができる。
次に、図７を用いて、情報処理システム１における中継装置３を介したプラットフォーム２間のデータ転送方法を説明する。図７は、本実施形態にかかる情報処理システムにおける中継装置を介したプロセッサ間のデータ転送方法の一例を説明するための図である。
この図７に示す例においては、スロット＃０に接続されたプラットフォーム２−１からスロット＃４に接続されたプラットフォーム２−５にデータを転送する場合について説明する。
送信元のプラットフォーム２−１は、ソフトウェア等によって送信されるデータ（以下、送信データという）を、プラットフォーム２−１に備えられるストレージ２３等からプラットフォーム２−１のメモリ領域３５に格納する（ステップＳ７０１）。メモリ領域３５は、転送されるデータが一時的に格納される通信バッファの一部であっても良い。メモリ領域３５は、プラットフォーム２のそれぞれに、メモリ２２等と同じ大きさで設けられた領域である。メモリ領域３５は、スロット３０５の数に応じて分割されている。メモリ領域３５の分割された記憶領域は、いずれかのスロット３０５に対応付けられている。例えば、メモリ領域３５内のＳｌｏｔ♯０で示す記憶領域は、Ｓｌｏｔ♯０に接続されたプラットフォーム２−１に対応付けられ、メモリ領域３５内にＳｌｏｔ♯４で示す記憶領域は、Ｓｌｏｔ♯４に接続されたプラットフォーム２−５に対応付けられている。プラットフォーム２−１は、メモリ領域３５のうち、送信先のスロット３０５に割り当てられた領域（ここでは、Ｓｌｏｔ♯４）に送信データを格納する。
ブリッジドライバ２０は、プラットフォーム２のメモリ領域３５の記憶領域に基づいて、送信先のスロット３０５を示すスロット情報と、送信先のメモリ領域３５における分割領域内におけるアドレスを示すアドレス情報とを取得または生成する（ステップＳ７０２）。
送信元のＥＰにおいて、ブリッジドライバ２０は、スロット情報と、アドレス情報と、送信データとを含む転送データを中継装置３に渡す（ステップＳ７０３）。これにより、中継装置３は、スロット情報に基づいてＥＰｔｏＥＰにより送信元のスロット３０５と送信先のスロット３０５とを接続することにより、転送データを送信先のプラットフォーム２−４に転送する（ステップＳ７０４）。送信先のブリッジドライバ２０は、スロット情報およびアドレス情報に基づいて、送信先のプラットフォーム２のメモリ領域３５のＳｌｏｔ♯４に対応する記憶領域内のアドレス情報が示すアドレスの領域に送信データ（または転送データ）を格納する（ステップＳ７０５）。
送信先のプラットフォーム２−５において、例えば、プログラムが、メモリ領域３５に格納された送信データを読み出して、メモリ（ローカルメモリ）２２やストレージ２３に移動させる（ステップＳ７０６、ステップＳ７０７）。
以上のようにして、送信元のプラットフォーム２−１から送信先のプラットフォーム２−５にデータ（転送データ）が転送される。
ところで、上述の構成においては、スロット３０５（拡張バス）を介した、プラットフォーム２−１（ホストＰＣ）と、プラットフォーム２−２〜２−８（ＡＩ推論処理や画像処理等を実行する演算部）との間での通信に異常が発生した場合に、ホストＰＣと演算部間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定することが困難である。そのため、拡張バスを介したホストＰＣと演算部間での通信の異常の要因に合ったエラー処理（リカバリ）を実行することができない。
そこで、本実施形態では、中継装置３の電源制御マイコン３０２に以下のような機能を持たせることによって、ホストＰＣと演算部間での通信に異常が発生した場合に、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定可能とし、拡張バスを介したホストＰＣと演算部間の通信の異常の要因に合った適切なエラー処理を実行可能とすることを実現する。
図８は、本実施形態にかかる情報処理システム１の機能構成の一例を示すブロック図である。図８に示すプラットフォーム２−１（ホストＰＣ）の機能は、プロセッサ２１−１がメモリ２０５に記憶されるソフトウェアプログラムを読み出して実行した結果として実現される。また、図８に示すプラットフォーム（演算部）２−２〜２−８の機能は、プロセッサ２１−２がメモリ２０５に記憶されるＯＳに組み込まれるソフトウェアプログラムを読み出して実行した結果として実現される。また、図８に示す中継装置３の機能は、電源制御マイコン３０２が有するプロセッサが、当該電源制御マイコン３０２が有するメモリに記憶されるソフトウェアプログラムを読み出して実行した結果として実現される。
まず、プラットフォーム２−１の機能構成について説明する。
図８に示すように、本実施形態にかかるプラットフォーム２−１は、機能的構成として、通信異常監視部８０１を有する。通信異常監視部８０１は、スロット３０５を介したプラットフォーム２−１（ホストＰＣ）と他のプラットフォーム２−２〜２−８（演算部）間での通信（仮想ＬＡＮ環境における、ホストＰＣと演算部間の通信）の異常を検出する。本実施形態では、通信異常監視部８０１は、プラットフォーム２−１と他のプラットフォーム２−２〜２−８間での通信の異常を検出した場合、当該通信の異常の要因の判定を指示する信号である判定指示信号を、ＧＰＩＯ（General Purpose Input Output）等の専用の端子に接続される信号線Ｌ１を介して、中継装置３に出力する。
また、通信異常監視部８０１は、信号線Ｌ１を介して、中継装置３から、検出した通信の異常の要因の判定結果が通知されると、通知された判定結果に応じたエラー処理を実行する。ここで、エラー処理としては、プラットフォーム２のスロット３０５への接続状態の確認、外部の電源ユニットからプラットフォーム２への電源供給の状態の確認、プラットフォーム２のＯＳの起動状態の確認またはリブート等である。
本実施形態では、通信異常監視部８０１は、中継装置３から、プラットフォーム２−１と、その他の全てのプラットフォーム２−２〜２−８間での通信の異常の要因の判定結果が通知される。そして、通信異常監視部８０１は、通知された通信の異常の要因のうち、異常が検出されたプラットフォーム２間との通信の異常の要因を特定し、当該特定した通信の異常の要因に応じたエラー処理を実行する。
次に、プラットフォーム２−２の機能構成について説明する。ここで、プラットフォーム２−２の機能構成について説明するが、演算部として機能する他のプラットフォーム２−３〜２−８も同様の機能構成を有する。
図８に示すように、本実施形態にかかるプラットフォーム２−２は、機能的構成として、ＯＳ起動状態検出部８０２を有する。ＯＳ起動状態検出部８０２は、電源制御マイコン３０２によって外部の電源ユニットからプラットフォーム２−２に対して電源供給が行われ、プラットフォーム２−２のＯＳの起動が開始された場合に、そのＯＳが起動したか否かを検出する。
そして、ＯＳ起動状態検出部８０２は、プラットフォーム２−２のＯＳが起動した場合には、プラットフォーム２−２が起動したことを示す起動信号を、ＧＰＩＯ等の専用の端子に接続される信号線Ｌ２を介して、中継装置３に出力する。例えば、ＯＳ起動状態検出部８０２は、プラットフォーム２−２のＯＳが正常に起動した場合には、起動信号をＨｉｇｈとし、プラットフォーム２−２のＯＳの起動に異常が検出された場合には、起動信号をＬｏｗのままとする。
次に、中継装置３の機能構成について説明する。
図８に示すように、本実施形態にかかる中継装置３の電源制御マイコン３０２は、機能的構成として、電源供給制御部８１０と、異常判定部８１１と、異常通知部８１２と、を有する。電源供給制御部８１０は、プラットフォーム２への電源供給を制御する。本実施形態では、電源供給制御部８１０は、図示しない外部の電源ユニットに対して電源制御信号を出力することにより、当該電源ユニットからプラットフォーム２への電源供給を制御する。ここで、電源制御信号は、プラットフォーム２への電源供給の開始またはプラットフォーム２への電源供給の遮断を指示する信号である。
異常判定部８１１は、通信異常監視部８０１によって通信の異常が検出された場合に、プラットフォーム２−２〜２−８からの電気的な信号に基づいて、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定する。本実施形態では、異常判定部８１１は、通信異常監視部８０１によって通信に異常が検出されて、ＧＰＩＯ等の専用の端子を介して、通信異常監視部８０１から、検出された通信の異常の要因の判定を指示する判定指示信号が入力された場合に、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定する。
また、本実施形態では、異常判定部８１１は、ＧＰＩＯ等の専用の端子に接続される信号線Ｌ１を介してプラットフォーム２−２から入力される電気的な信号に基づいて、通信異常監視部８０１により検出された通信の異常が、ハードウェアおよびソフトウェアによる複数の通信の異常の候補のうち、いずれの異常であるかを判定する。これにより、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因が複数ある場合であっても、当該通信の異常の要因を判定可能となる。
ここで、ハードウェアによる通信の異常の候補には、スロット３０５−２〜３０５−８に対してプラットフォーム２−２〜２−８が接続されていない状態が含まれる。これにより、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因が、スロット３０５に対してプラットフォーム２−２〜２−８が接続されていないことによるものであることを判定可能となる。本実施形態では、異常判定部８１１は、ＧＰＩＯ等の専用の端子に接続される信号線Ｌ２〜Ｌ８に電圧が印加されていない場合に、スロット３０５−２〜３０５−８に対してプラットフォーム２−２〜２−８が接続されていないことによる通信の異常と判定する。
また、ハードウェアによる通信の異常の候補には、プラットフォーム２−２〜２−８へ電源供給が行われていない状態が含まれる。これにより、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因が、プラットフォーム２−２〜２−８に電源供給されていないことによるものであることを判定可能となる。本実施形態では、異常判定部８１１は、ＧＰＩＯ等の専用の端子を介して、プラットフォーム２−２〜２−８に対して電源のオンを指示した後、予め設定された時間内に、プラットフォーム２−２〜２−８から、ＯＳが起動したことを通知する信号が入力されなかった場合に、プラットフォーム２−２〜２−８へ電源供給が行われていないことによる通信の異常と判定する。
一方、ソフトウェアによる通信の異常の候補には、プラットフォーム２−２〜２−８により実行されるＯＳの起動状態に異常がある状態が含まれる。これによりプラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因が、プラットフォーム２−２〜２−８のＯＳが正常に起動していないことによるものであることを判定可能となる。本実施形態では、異常判定部８１１は、ＧＰＩＯ等の専用に端子に接続される信号線Ｌ１〜Ｌ８を介して、プラットフォーム２−２〜２−８から、プラットフォーム２−２〜２−８のＯＳが起動したことを示す起動信号が入力されない場合に、ＯＳの起動状態に異常があることによる通信の異常と判定する。例えば、異常判定部８１１は、プラットフォーム２−２〜２−８から入力される起動信号がＨｉｇｈにならずに、Ｌｏｗのままである場合に、ＯＳの起動状態に異常があることによる通信の異常と判定する。
本実施形態では、異常判定部８１１は、予め設定された周期で、プラットフォーム２−２〜２−８から入力される電気的な信号に基づいて、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定する。そして、異常判定部８１１は、その判定結果を、図示しないレジスタに保存する。
また、本実施形態では、異常判定部８１１は、通信異常監視部８０１から、判定指示信号が入力された場合、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定し直す。そして、異常判定部８１１は、その判定結果を、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因の最新の判定結果として、図示しないレジスタに保存する。
また、本実施形態では、異常判定部８１１は、プラットフォーム２−１とプラットフォーム２−２〜２−８間での通信の異常の要因を判定する際、プラットフォーム２−１とその他の全てのプラットフォーム２−２〜２−８間での通信の異常の要因を判定する。
さらに、本実施形態では、通信の異常の要因を判定する際、異常判定部８１１は、まず、各スロット３０５に対してプラットフォーム２が接続されていない状態による通信の異常か否かを判定する。そして、スロット３０５に対してプラットフォーム２が接続されていない状態による通信の異常と判定した場合、異常判定部８１１は、そのプラットフォーム２については、その判定結果を図示しないレジスタに保存する。
次いで、異常判定部８１１は、スロット３０５に対してプラットフォーム２が接続されていない状態による通信の異常と判定されなかったプラットフォーム２について、プラットフォーム２へ電源供給が行われていない状態によるものか否かを判定する。そして、プラットフォーム２へ電源供給が行われていない状態による通信の異常と判定した場合、異常判定部８１１は、そのプラットフォーム２については、その判定結果を図示しないレジスタに保存する。
最後に、異常判定部８１１は、プラットフォーム２へ電源供給が行われていない状態による通信の異常と判定されなかったプラットフォーム２について、プラットフォーム２により実行されるＯＳの起動状態に異常がある状態によるものか否かを判定する。そして、プラットフォーム２により実行されるＯＳの起動状態に異常がある状態による通信の異常と判定した場合、異常判定部８１１は、そのプラットフォーム２について、その判定結果を図示しないレジスタに保存する。
すなわち、異常判定部８１１は、スロット３０５に対してプラットフォーム２が接続されていない状態による通信の異常であるか、プラットフォーム２へ電源供給が行われていない状態による通信の異常であるか、および、プラットフォーム２により実行されるＯＳの起動状態に異常がある状態による通信の異常であるかの順に、通信の異常の要因を判定する。異常判定部８１１は、いずれの通信の異常の要因には該当しなかったプラットフォーム２については、正常であること、または通信の異常の要因が不明であることを、図示しないレジスタに、通信の異常の判定結果として保存する。
異常通知部８１２は、プラットフォーム２−１（ホストＰＣ）とプラットフォーム２−２〜２−８（演算部）間の通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかの判定結果を、プラットフォーム２−１に通知する。
これにより、スロット３０５を介したプラットフォーム２−１（ホストＰＣ）とプラットフォーム２−２〜２−８（演算部）間での通信に異常が発生した場合に、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定可能にすることを実現する。その結果、スロット３０５を介したプラットフォーム２−１とプラットフォーム２−２〜２−８間の通信の異常の要因に合った適切なエラー処理を実行できる。本実施形態では、異常通知部８１２は、図示しないレジスタに記憶される、各プラットフォーム２の通信の異常の要因の最新の判定結果を、信号線Ｌ１を介して、プラットフォーム２−１に通知する。
次に、図９を用いて、本実施形態にかかる情報処理システム１における通信の異常の判定処理の流れの一例について説明する。図９は、本実施形態にかかる情報処理システムにおける通信の異常の判定処理の流れの一例を示すシーケンス図である。
プラットフォーム２−１において、スロット３０５を介したプラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信が開始されると、プラットフォーム２−１の通信異常監視部８０１は、スロット３０５を介したプラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信の異常の検出を開始する（ステップＳ９０１）。
そして、スロット３０５を介したプラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信の異常を検出した場合、通信異常監視部８０１は、Ｉ２Ｃ（登録商標）等のシリアル通信によって信号線Ｌ１を介して、判定指示信号を、中継装置３に通知する（ステップＳ９０２）。
判定指示信号が通知されると、中継装置３の異常判定部８１１は、プラットフォーム２−２〜２−８から入力される電気的な信号に基づいて、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定する（ステップＳ９０３）。すなわち、異常判定部８１１は、プラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信の異常の要因を判定する。
そして、中継装置３の異常通知部８１２は、プラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかの判定結果を、Ｉ２Ｃ（登録商標）等のシリアル通信による信号線Ｌ１を介して、プラットフォーム２−１に通知する（ステップＳ９０４）。すなわち、異常通知部８１２は、プラットフォーム２−１と他のプラットフォーム２−２〜２−８間の通信の異常の要因を通知する。
このように、本実施形態にかかる情報処理システム１によれば、スロット３０５を介したプラットフォーム２−１（ホストＰＣ）とプラットフォーム２−２〜２−８（演算部）間での通信に異常が発生した場合に、当該通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定可能にすることを実現する。その結果、スロット３０５を介したプラットフォーム２−１とプラットフォーム２−２〜２−８間の通信の異常の要因に合った適切なエラー処理を実行できる。
また、本実施形態にかかる情報処理システム１によれば、演算部からの電気的な信号に基づいて、スロット３０５を介したホストＰＣと演算部間での通信の異常が、ハードウェアおよびソフトウェアによる複数の通信の異常の候補うち、いずれの異常であるかを判定する。これにより、ホストＰＣと演算部間での通信の異常の要因が複数ある場合であっても、当該通信の異常の要因を判定可能となる。
また、本実施形態にかかる情報処理システム１によれば、スロット３０５を介したホストＰＣと演算部間での通信のハードウェアによる異常の候補には、演算部がスロット３０５に接続されていない状態が含まれる。これにより、ホストＰＣと演算部間での通信の異常の要因が、スロット３０５に対して演算部が接続されていないことによるものであることを判定可能となる。
また、本実施形態にかかる情報処理システム１によれば、スロット３０５を介したホストＰＣと演算部間での通信のハードウェアによる異常の候補には、演算部に電源供給されていない状態が含まれる。これにより、ホストＰＣと演算部間での通信の異常の要因が、演算部に電源供給されていないことによるものであることを判定可能となる。
また、本実施形態にかかる情報処理システム１によれば、スロット３０５を介したホストＰＣと演算部間での通信のソフトウェアによる異常の候補には、演算部が実行するＯＳの起動状態の異常が含まれる。これにより、ホストＰＣと演算部間での通信の異常の要因が、演算部のＯＳが正常に起動していないことによるものであることを判定可能となる。
上述の実施形態では、各部のＩ／ＯインターフェースとしてＰＣＩｅを例に挙げて説明したが、Ｉ／ＯインターフェースはＰＣＩｅに限定されない。例えば、各部のＩ／Ｏインターフェースは、データ転送バスによって、デバイス（周辺制御コントローラ）とプロセッサとの間でデータ転送を行える技術であればよい。データ転送バスは、１個の筐体等に設けられたローカルな環境（例えば、１つのシステムまたは１つの装置）で高速にデータを転送できる汎用のバスであってよい。Ｉ／Ｏインターフェースは、パラレルインターフェース及びシリアルインターフェースのいずれであってもよい。
Ｉ／Ｏインターフェースは、ポイント・ツー・ポイント接続ができ、データをパケットベースでシリアル転送可能な構成でよい。尚、Ｉ／Ｏインターフェースは、シリアル転送の場合、複数のレーンを有してよい。Ｉ／Ｏインターフェースのレイヤー構造は、パケットの生成及び復号を行うトランザクション層と、エラー検出等を行うデータリンク層と、シリアルとパラレルとを変換する物理層とを有してよい。また、Ｉ／Ｏインターフェースは、階層の最上位であり１または複数のポートを有するルート・コンプレックス、Ｉ／Ｏデバイスであるエンド・ポイント、ポートを増やすためのスイッチ、及び、プロトコルを変換するブリッジ等を含んでよい。Ｉ／Ｏインターフェースは、送信するデータとクロック信号とをマルチプレクサによって多重化して送信してもよい。この場合、受信側は、デマルチプレクサでデータとクロック信号を分離してよい。
１ 情報処理システム
２ プラットフォーム
３ 中継装置
２１ プロセッサ
３０１ 通信制御マイコン
３０２ 電源制御マイコン
３０５ スロット
８０１ 通信異常監視部
８０２ ＯＳ起動状態検出部
８１０ 電源供給制御部
８１１ 異常判定部
８１２ 異常通知部

Claims (6)

  1. 第１プラットフォームと、第２プラットフォームと、前記第１プラットフォームおよび前記第２プラットフォームが接続可能な拡張バスを有する中継装置と、を備える情報処理システムであって、
    前記第１プラットフォームは、
    前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常を検出する通信異常監視部、を備え、
    前記中継装置は、
    前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信を制御する通信制御マイコンと、
    外部の電源から前記第２プラットフォームへの電源供給を制御し、前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常が検出された場合に、前記第２プラットフォームからの電気的な信号に基づいて、前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定し、その判定結果を前記第１プラットフォームに通知する電源制御マイコンと、
    を備える情報処理システム。
  2. 前記電源制御マイコンは、前記第２プラットフォームからの電気的な信号に基づいて、前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常が、ハードウェアおよびソフトウェアによる複数の通信の異常の候補うち、いずれの異常であるかを判定する請求項１に記載の情報処理システム。
  3. 前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信のハードウェアによる異常の候補には、前記第２プラットフォームが前記拡張バスに接続されていない状態が含まれる、請求項２に記載の情報処理システム。
  4. 前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信のハードウェアによる異常の候補には、前記第２プラットフォームに電源供給されていない状態が含まれる、請求項２または３に記載の情報処理システム。
  5. 前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信のソフトウェアによる異常の候補には、前記第２プラットフォームが実行するＯＳの起動状態の異常が含まれる、請求項２から４のいずれか一に記載の情報処理システム。
  6. 第１プラットフォームおよび第２プラットフォームが接続可能な拡張バスと、
    前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信を制御する通信制御マイコンと、
    前記第２プラットフォームへの電源供給を制御し、前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常が検出された場合に、前記第２プラットフォームからの電気的な信号に基づいて、前記拡張バスを介した前記第１プラットフォームと前記第２プラットフォーム間での通信の異常が、ハードウェアによるものか、若しくはソフトウェアによるものかを判定し、その判定結果を前記第１プラットフォームに通知する電源制御マイコンと、
    を備える中継装置。



JP2018247562A 2018-12-28 2018-12-28 情報処理システム、および中継装置 Active JP6579255B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018247562A JP6579255B1 (ja) 2018-12-28 2018-12-28 情報処理システム、および中継装置
GB1916818.6A GB2583797A (en) 2018-12-28 2019-11-19 System and device
US16/690,659 US20200209932A1 (en) 2018-12-28 2019-11-21 System and device
CN201911325271.3A CN111382096A (zh) 2018-12-28 2019-12-20 信息处理系统及中继装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018247562A JP6579255B1 (ja) 2018-12-28 2018-12-28 情報処理システム、および中継装置

Publications (2)

Publication Number Publication Date
JP6579255B1 true JP6579255B1 (ja) 2019-09-25
JP2020107225A JP2020107225A (ja) 2020-07-09

Family

ID=68053647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018247562A Active JP6579255B1 (ja) 2018-12-28 2018-12-28 情報処理システム、および中継装置

Country Status (4)

Country Link
US (1) US20200209932A1 (ja)
JP (1) JP6579255B1 (ja)
CN (1) CN111382096A (ja)
GB (1) GB2583797A (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229806A (ja) * 2001-02-02 2002-08-16 Hitachi Ltd 計算機システム
JP4102769B2 (ja) * 2004-02-25 2008-06-18 エヌイーシーコンピュータテクノ株式会社 情報処理システム、その故障箇所特定方法、情報処理装置
JP5084197B2 (ja) 2006-08-10 2012-11-28 株式会社ソニー・コンピュータエンタテインメント プロセッサノードシステムおよびプロセッサノードクラスタシステム
JP2008104108A (ja) * 2006-10-20 2008-05-01 Fujitsu Ltd 中継装置および障害監視方法
US8373709B2 (en) 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method
JP5212021B2 (ja) * 2008-10-29 2013-06-19 富士通株式会社 監視プログラム、監視方法及び監視装置
JP5281942B2 (ja) * 2009-03-26 2013-09-04 株式会社日立製作所 計算機およびその障害処理方法
US9424224B2 (en) * 2013-06-18 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. PCIe tunneling through SAS
JP6311174B2 (ja) * 2013-12-26 2018-04-18 インテル・コーポレーション 共有メモリ、およびノード間のｉ／ｏサービス
JP6427979B2 (ja) * 2014-06-19 2018-11-28 富士通株式会社 原因特定方法、原因特定プログラム、情報処理システム
JP6777848B2 (ja) * 2016-07-08 2020-10-28 富士通株式会社 制御装置、及びストレージ装置
JP7006151B2 (ja) * 2016-11-17 2022-01-24 株式会社リコー リブートシステム及び情報処理装置

Also Published As

Publication number Publication date
CN111382096A (zh) 2020-07-07
US20200209932A1 (en) 2020-07-02
GB2583797A (en) 2020-11-11
JP2020107225A (ja) 2020-07-09
GB201916818D0 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
TWI616758B (zh) 遠端多電腦切換技術之儲存裝置、系統及方法
US11061837B2 (en) UBM implementation inside BMC
EP3073377B1 (en) Hardware-based inter-device resource sharing
EP3851964A1 (en) Method and system to detect failure in pcie endpoint devices
TW201433923A (zh) 基板管理控制器串列埠調試系統及方法
JP4558519B2 (ja) 情報処理装置およびシステムバス制御方法
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
JP6604427B1 (ja) 情報処理システム
US9639489B2 (en) I/O device sharing system and I/O device sharing method
US8996734B2 (en) I/O virtualization and switching system
JP6579255B1 (ja) 情報処理システム、および中継装置
JP6575715B1 (ja) 情報処理システムおよび中継装置
US20200358637A1 (en) Information processing system, and platform
KR102519484B1 (ko) PCIe 인터페이스 장치 및 이를 포함하는 시스템
JP2019192217A (ja) 情報処理システム
JP6841876B2 (ja) プロセッサモジュールのフレキシブル接続
US20210064108A1 (en) Information processing system
JP6802511B1 (ja) 情報処理装置、およびプログラム
JP6802512B1 (ja) 情報処理装置、プログラム、および情報処理システム
JP6597925B1 (ja) 情報処理システム
JP2020135868A (ja) 情報処理システム
JP2015170873A (ja) 仮想ネットワークスイッチを有する計算機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190313

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190322

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190812

R150 Certificate of patent or registration of utility model

Ref document number: 6579255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250