[go: up one dir, main page]

JP6786416B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6786416B2
JP6786416B2 JP2017029088A JP2017029088A JP6786416B2 JP 6786416 B2 JP6786416 B2 JP 6786416B2 JP 2017029088 A JP2017029088 A JP 2017029088A JP 2017029088 A JP2017029088 A JP 2017029088A JP 6786416 B2 JP6786416 B2 JP 6786416B2
Authority
JP
Japan
Prior art keywords
metal
layer
wiring layer
metal wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017029088A
Other languages
English (en)
Other versions
JP2018137283A (ja
Inventor
達郎 刀禰館
達郎 刀禰館
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2017029088A priority Critical patent/JP6786416B2/ja
Priority to US15/687,378 priority patent/US10147707B2/en
Publication of JP2018137283A publication Critical patent/JP2018137283A/ja
Priority to US16/160,692 priority patent/US10861833B2/en
Application granted granted Critical
Publication of JP6786416B2 publication Critical patent/JP6786416B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体モジュールでは、例えば、金属基板の上に、絶縁層を間に挟んで複数のパワー半導体チップが実装される。パワー半導体チップは、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。
パワー半導体モジュールでは、内部のインダクタンスを低減することが望まれる。内部のインダクタンスが大きいと、例えば、スイッチングを高速で行う際に過電圧が発生するおそれがある。過電圧が発生するとパワー半導体モジュールの破壊が生じるおそれがある。このため、パワー半導体チップのスイッチングを高速で行うことができず、スイッチング損失が大きくなるという問題がある。
特許第２７４１６９７号公報
本発明が解決しようとする課題は、インダクタンスの低減を可能とする半導体装置を提供することにある。
本発明の一態様の半導体装置は、第１の金属層と、前記第１の金属層と略同一平面内に設けられた第２の金属層と、第１の端子と、第２の端子と、第３の端子と、前記第１の端子に電気的に接続された第１の金属配線層と、前記第２の端子と前記第２の金属層に電気的に接続され、前記第１の金属層との間に前記第１の金属配線層を挟む第２の金属配線層と、前記第３の端子と前記第１の金属層に電気的に接続された第３の金属配線層と、前記第１の金属配線層と前記第１の金属層との間に設けられ、前記第１の金属配線層に電気的に接続された第１の上部電極と、前記第１の金属層に電気的に接続された第１の下部電極とを有する第１の半導体チップと、前記第３の金属配線層と前記第２の金属層との間に設けられ、前記第３の金属配線層に電気的に接続された第２の上部電極と、前記第２の金属層に電気的に接続された第２の下部電極とを有する第２の半導体チップと、前記第１の金属配線層と前記第１の上部電極との間に設けられた金属の第１の接続部と、前記第３の金属配線層と前記第２の上部電極との間に設けられた金属の第２の接続部と、を備え、前記第１の接続部の少なくとも一部の、前記第１の金属層の法線に平行な方向の長さが前記法線に垂直な方向の長さよりも小さく、前記第１の接続部と前記第１の金属配線層とが接続される領域が、前記第１の金属層と前記第２の金属配線層との間に位置する。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の等価回路図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式図。 第３の実施形態の半導体装置の模式図。 第４の実施形態の半導体装置の模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、第１の金属層と、第１の金属層と略同一平面内に設けられた第２の金属層と、第１の端子と、第２の端子と、第３の端子と、第１の端子に電気的に接続された第１の金属配線層と、第２の端子と第２の金属層に電気的に接続され、第１の金属層との間に第１の金属配線層を挟む第２の金属配線層と、第３の端子と第１の金属層に電気的に接続された第３の金属配線層と、第１の金属配線層と第１の金属層との間に設けられ、第１の金属配線層に電気的に接続された第１の上部電極と、第１の金属層に電気的に接続された第１の下部電極とを有する第１の半導体チップと、第３の金属配線層と第２の金属層との間に設けられ、第３の金属配線層に電気的に接続された第２の上部電極と、第２の金属層に電気的に接続された第２の下部電極とを有する第２の半導体チップと、を備える。
図１、図２、図３は、本実施形態の半導体装置の模式図である。図１は上面図、図２及び図３は断面図である。図４は、本実施形態の半導体装置の等価回路図である。
本実施形態の半導体装置は、パワー半導体モジュールである。図４に示すように、本実施形態のパワー半導体モジュールは、並列に接続された２個のＩＧＢＴと２個のＳＢＤ（ショットキーバリアダイオード）が、同様に並列に接続された２個のＩＧＢＴと２個のＳＢＤと、直列に接続されている。本実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、本実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
本実施形態のパワー半導体モジュールは、樹脂ケース１０、蓋１２、Ｎ電力端子１４（第１の端子）、Ｐ電力端子１６（第２の端子）、ＡＣ出力端子１８（第３の端子）、ゲート端子２０ａ（第１のゲート端子）、ゲート端子２０ｂ（第２のゲート端子）、金属基板２２、樹脂絶縁層２４、第１の金属層２６、第２の金属層２８、ゲート金属層３０、ゲート金属層３２、ＩＧＢＴ３４（第１の半導体チップ）、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０、ＩＧＢＴ４４（第２の半導体チップ）、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０、Ｎ金属配線層５２（第１の金属配線層）、Ｐ金属配線層５４（第２の金属配線層）、ＡＣ金属配線層５６（第３の金属配線層）、金属プラグ５８（第１の接続部）、金属プラグ６０、金属プラグ６２（第２の接続部）、金属プラグ６４、金属プラグ６６、金属プラグ６８、はんだ層７０（第１の接着層）、はんだ層７２（第２の接着層）、ボンディングワイヤ７４、シリコーンゲル７６を備える。
図１（ａ）は、半導体モジュールから蓋１２及びシリコーンゲル７６を除いた状態の上面図である。また、図１（ｂ）は、半導体モジュールから蓋１２、Ｎ金属配線層５２、Ｐ金属配線層５４、ＡＣ金属配線層５６及びシリコーンゲル７６を除いた状態の上面図である。
図２（ａ）は、図１（ａ）、図１（ｂ）に示すＡＡ’方向の断面図である。図２（ｂ）は、図１（ａ）、図１（ｂ）に示すＢＢ’方向の断面図である。図２（ｃ）は、図１（ａ）、図１（ｂ）に示すＣＣ’方向の断面図である。図２（ｄ）は、図１（ａ）、図１（ｂ）に示すＤＤ’方向の断面図である。図３（ａ）は、図１（ａ）、図１（ｂ）に示すＥＥ’方向の断面図である。図３（ｂ）は、図１（ａ）、図１（ｂ）に示すＦＦ’方向の断面図である。
金属基板２２は、例えば、銅である。例えば、半導体モジュールを製品に実装する際、金属基板２２の裏面には、図示しない放熱板が接続される。
樹脂ケース１０は、金属基板２２の周囲に設けられる。樹脂ケース１０の上には蓋１２が設けられる。また、半導体モジュールの内部には、封止材としてシリコーンゲル７６が充填されている。樹脂ケース１０、金属基板２２、蓋１２、及びシリコーンゲル７６は、半導体モジュール内の部材を保護又は絶縁する機能を有する。
樹脂ケース１０の上部には、Ｎ電力端子１４、Ｐ電力端子１６、ＡＣ出力端子１８、ゲート端子２０ａ、ゲート端子２０ｂが設けられる。Ｐ電力端子１６には外部から、例えば、正電圧が印加される。Ｎ電力端子１４には外部から、例えば、負電圧が印加される。
樹脂絶縁層２４は、金属基板２２の上に設けられる。樹脂絶縁層２４は、金属基板２２と、第１の金属層２６及び第２の金属層２８を絶縁する機能を有する。樹脂絶縁層２４は、樹脂中に、例えば、窒化ホウ素などで形成される熱伝導率の高いフィラ―を含有する。
第１の金属層２６及び第２の金属層２８は、樹脂絶縁層２４上に設けられる。第１の金属層２６と第２の金属層２８は、略同一の平面に設けられる。
第１の金属層２６及び第２の金属層２８は、例えば、第１の金属層２６及び第２の金属層２８の上に設けられる半導体チップ同士を電気的に接続する機能を有する。第１の金属層２６及び第２の金属層２８は、例えば、銅である。
ゲート金属層３０及びゲート金属層３２は、樹脂絶縁層２４上に設けられる。第１の金属層２６、第２の金属層２８、ゲート金属層３０及びゲート金属層３２は、略同一の平面に設けられる。ゲート金属層３０及びゲート金属層３２は、半導体チップとゲート端子２０ａ及びゲート端子２０ｂを接続する機能を有する。
ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０は、第１の金属層２６の上に設けられる。ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０は、Ｎ金属配線層５２と第１の金属層２６との間に設けられる。ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０は、例えば、半田やＡｇナノ粒子を用いて、第１の金属層２６に接続される。
ＩＧＢＴ３４は、上面にエミッタ電極３４ａ（第１の上部電極）、下面にコレクタ電極３４ｂ（第１の下部電極）、上面にゲート電極３４ｃ（第１のゲート電極）を有する。エミッタ電極３４ａは、Ｎ金属配線層５２に電気的に接続される。コレクタ電極３４ｂは、第１の金属層２６に電気的に接続される。ゲート電極３４ｃは、ゲート金属層３０及びボンディングワイヤ７４を用いて、ゲート端子２０ａに接続される。ボンディングワイヤ７４は、例えば、アルミワイヤである。
ＩＧＢＴ４４、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０は、第２の金属層２８の上に設けられる。ＩＧＢＴ４４、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０は、ＡＣ金属配線層５６と第２の金属層２８との間に設けられる。ＩＧＢＴ４４、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０は、例えば、半田やＡｇナノ粒子を用いて、第２の金属層２８に接続される。
ＩＧＢＴ４４は、上面にエミッタ電極４４ａ（第２の上部電極）、下面にコレクタ電極４４ｂ（第２の下部電極）、上面にゲート電極４４ｃ（第２のゲート電極）を有する。エミッタ電極４４ａは、ＡＣ金属配線層５６に電気的に接続される。コレクタ電極４４ｂは、第２の金属層２８と電気的に接続される。ゲート電極４４ｃは、ゲート金属層３２及びボンディングワイヤを用いて、ゲート端子２０ｂに接続される。
ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０、ＩＧＢＴ４４、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０は、例えば、炭化珪素（ＳｉＣ）又はシリコン（Ｓｉ）を用いた半導体チップである。
Ｎ金属配線層５２は、ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、ＳＢＤ４０の上に設けられる。Ｎ金属配線層５２は、Ｎ電力端子１４に電気的に接続される。Ｎ金属配線層５２は、例えば、超音波接続によりＮ電力端子１４に接続される。
Ｎ金属配線層５２は、例えば、厚い銅材である。銅材の厚さは、例えば、１００μｍ以上５００μｍ以下である。
金属プラグ５８は、Ｎ金属配線層５２とＩＧＢＴ３４との間に設けられる。金属プラグ５８は、Ｎ金属配線層５２とエミッタ電極３４ａとの間に設けられる。金属プラグ５８は、Ｎ金属配線層５２とエミッタ電極３４ａを電気的に接続する。金属プラグ５８は、例えば、半田やＡｇナノ粒子を用いて、エミッタ電極３４ａに接続される。
同様に、Ｎ金属配線層５２とＩＧＢＴ３６との間に金属プラグ６０が設けられる。金属プラグ５８及び金属プラグ６０は、例えば、銅である。
Ｐ金属配線層５４は、Ｎ金属配線層５２の上に設けられる。Ｐ金属配線層５４と第１の金属層２６との間に、Ｎ金属配線層５２が設けられる。Ｎ金属配線層５２は、ＩＧＢＴ３４、ＩＧＢＴ３６、ＳＢＤ３８、及びＳＢＤ４０と、Ｐ金属配線層５４との間に設けられる。Ｎ金属配線層５２とＰ金属配線層５４とは、略平行である。
Ｐ金属配線層５４は、Ｐ電力端子１６と第２の金属層２８に電気的に接続される。Ｐ金属配線層５４は、例えば、超音波接続によりＰ電力端子１６に接続される。Ｐ金属配線層５４は、例えば、はんだ層７０を間に挟んで第２の金属層２８に接続される。Ｐ金属配線層５４は、例えば、超音波接続により直接第２の金属層２８に接続されても構わない。
Ｐ金属配線層５４は、例えば、厚い銅材である。銅材の厚さは、例えば、１００μｍ以上５００μｍ以下である。
ＡＣ金属配線層５６は、ＩＧＢＴ４４、ＩＧＢＴ４６、ＳＢＤ４８、ＳＢＤ５０の上に設けられる。ＡＣ金属配線層５６は、ＡＣ出力端子１８と第１の金属層２６に電気的に接続される。ＡＣ金属配線層５６は、例えば、超音波接続によりＡＣ出力端子１８に接続される。ＡＣ金属配線層５６は、例えば、はんだ層７２を間に挟んで第１の金属層２６に接続される。ＡＣ金属配線層５６は、例えば、超音波接続により直接第１の金属層２６に接続されても構わない。
ＡＣ金属配線層５６は、例えば、厚い銅材である。銅材の厚さは、例えば、１００μｍ以上５００μｍ以下である。
金属プラグ６２は、ＡＣ金属配線層５６とＩＧＢＴ４４との間に設けられる。金属プラグ６２は、ＡＣ金属配線層５６とエミッタ電極４４ａとの間に設けられる。金属プラグ６２は、ＡＣ金属配線層５６とエミッタ電極４４ａを電気的に接続する。金属プラグ６２は、例えば、半田やＡｇナノ粒子を用いて、エミッタ電極４４ａに接続される。
同様に、ＡＣ金属配線層５６とＩＧＢＴ４６との間に金属プラグ６４が設けられる。金属プラグ６２及び金属プラグ６４は、例えば、銅である。
次に、実施形態の半導体装置の作用及び効果について説明する。
図５は、本実施形態の半導体装置の作用及び効果の説明図である。図５は、半導体モジュールから蓋１２及びシリコーンゲル７６を除いた状態の上面図である。
パワー半導体モジュールでは、内部のインダクタンスを低減することが望まれる。内部のインダクタンスが大きいと、例えば、スイッチングを高速で行う際に過電圧が発生するおそれがある。過電圧が発生するとパワー半導体モジュールの破壊が生じるおそれがある。このため、パワー半導体チップのスイッチングを高速で行うことができず、スイッチング損失が大きくなるという問題がある。
本実施形態の半導体モジュールは、Ｎ金属配線層５２とＰ金属配線層５４が上下で重なる平行平板領域８０を備える。平行平板領域８０は、図５中でハッチングを施した領域である。
この平行平板領域８０では、電流が逆向きに流れ、Ｎ金属配線層５２とＰ金属配線層５４の間でインダクタンスを相互に打ち消し合う。したがって、半導体モジュールの内部のインダクタンスが低減する。よって、半導体モジュールの高速スイッチング、及び、スイッチング損失の低減が可能となる。
具体的には、例えば、平行平板領域８０が無い場合に２０ｎＨ程度であるインダクタンスを、１０ｎＨ以下に低減することが可能である。
本実施形態の半導体モジュールは、特に、シリコンを用いた半導体チップに比べて、高速でスイッチング動作が可能なＳｉＣを用いた半導体チップを用いる場合に有効である。
また、例えば、第１の金属層２６及び第２の金属層２８の上に半導体チップを実装し、ボンディングワイヤを用いて端子と半導体チップとの間の電気的接続を行う場合、樹脂絶縁層２４の上に、ワイヤボンディングのためのスペースや引き回し配線のためのスペースが必要となる。このため、樹脂絶縁層２４の上に、半導体チップの実装のために占有できるスペースが少なくなるという問題がある。
本実施の形態の半導体モジュールは、第１の金属層２６及び第２の金属層２８に加えて、第１の金属層２６及び第２の金属層２８とは別平面に存在するＮ金属配線層５２、Ｐ金属配線層５４、ＡＣ金属配線層５６を用いて端子と半導体チップとの間の電気的接続が行われる。このため、例えば、第１の金属層２６及び第２の金属層２８とボンディングワイヤのみを用いて端子と半導体チップとの間の電気的接続が行われる場合と比較すると、樹脂絶縁層２４の上に、ワイヤボンディングのためのスペースや引き回し配線のためのスペースが不要となる。言い換えれば、樹脂絶縁層２４の上の半導体チップの実装のために占有できるスペースが大きくなる。
したがって、樹脂絶縁層２４の上に、多数の半導体チップ、あるいは、サイズの大きい半導体チップを実装することが可能となる。よって、半導体モジュールの設計の自由度が増大する。
例えば、半導体チップを多数実装することや、サイズの大きな半導体チップを実装することで、半導体モジュールのサイズを変えずに定格電流を増加させることが容易となる。また、例えば、サイズの大きな半導体チップに代えて、高歩留りのため低価格となるサイズの小さい半導体チップを多数実装することで、半導体モジュールの製造価格を低減することが可能となる。
また、例えば、ボンディングワイヤを用いて端子と半導体チップとの間の電気的接続を行う場合、ボンディングワイヤの破断や溶断が生じるという問題がある。以下、ボンディングワイヤがアルミワイヤである場合を例に説明する。
例えば、ＩＧＢＴやＳＢＤなどの半導体チップへの通電時に半導体チップが発熱し、アルミワイヤと半導体チップの接続部分に線膨張係数の違いに起因する応力が発生する。この応力により、アルミワイヤの結晶粒（グレーン）の粗大化や亀裂が発生し、最終的にはアルミワイヤにクラックが入ることで破断し、オープン不良となるおそれがある。
また、アルミワイヤは、半導体チップの電極上の限られた部分にしかボンディングできないため、電極内での電流の分散が生じにくい。したがって、半導体チップとアルミワイヤとの接続部分に電流が集中し、接続部分の温度が上昇する傾向がある。よって、アルミワイヤにクラックが入りやすくなる。
さらに、例えば、半導体チップの電極、あるいは、半導体チップが実装される金属層の上でボンディングワイヤが占有できる面積には限りがある。このため、おのずとアルミワイヤの本数が制限され、アルミワイヤ１本あたりの電流負荷が増大し、アルミワイヤの溶断が生じやすくなる。
半導体モジュールに通電、遮断を繰り返す度に、アルミワイヤには熱と応力が繰り返し加わる。その結果、アルミワイヤの破断や溶断が生じ、信頼性不良となる。
本実施の形態の半導体モジュールは、ゲート端子２０ａ及びゲート端子２０ｂと半導体チップとの接続以外は、ボンディングワイヤを用いずに接続が行われる。したがって、ボンディングワイヤに起因する信頼性不良を低減できる。
そして、例えば、Ｎ電力端子１４及びＡＣ出力端子１８と半導体チップの電極との接続部分は、ボンディングワイヤのように点接触ではなく、接触面積の大きい面接触となる。したがって、接続部分での電流集中が生じにくく、温度上昇もおこりにくい。よって、接続に伴う信頼性不良が生じにくい。
また、例えば、Ｎ金属配線層５２、Ｐ金属配線層５４、及びＡＣ金属配線層５６に厚い金属材、例えば、銅材を用いることで、ボンディングワイヤを使う場合と比較して放熱性が向上する。
以上、本実施形態の半導体モジュールは、平行平板領域８０を有するＮ金属配線層５２、Ｐ金属配線層５４を用いることで、インダクタンスの低減が可能となる。したがって、高速スイッチング、及び、スイッチング損失の低減が可能となる。また、接続にボンディングワイヤを極力用いないことで、ボンディングワイヤに起因する信頼性不良を低減できる。また、放熱性が向上する。
（第２の実施形態）
本実施形態の半導体装置は、第１の金属配線層と第２の金属配線層が樹脂基板の中に設けられる点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記載を省略する。
図６は、本実施形態の半導体装置の模式図である。図６は、図２（ｂ）に示すＢＢ’方向の断面図に相当する断面図である。
Ｎ金属配線層５２及びＰ金属配線層５４の少なくとも一部が同一の樹脂基板８２内に設けられる。樹脂基板８２は、いわゆる多層配線基板である。さらに、樹脂基板８２には、金属プラグ５８及び金属プラグ６０の一部も埋め込まれている。
また、ＡＣ金属配線層５６の少なくとも一部が樹脂基板８４内に設けられる。さらに樹脂基板８４には、金属プラグ６６及び金属プラグ６８の一部も埋め込まれている。
樹脂基板８２及び樹脂基板８４は、例えば、ガラスエポキシ樹脂を含む基板である。
Ｎ金属配線層５２及びＰ金属配線層５４が樹脂基板８４内で一体化しているため、半導体モジュールの組み立てが容易となる。
また、金属基板２２と樹脂基板８４との線膨張係数の差を小さくすることが可能である。したがって、熱による応力の発生が抑制される。よって、金属層と半導体チップ、あるいは、金属配線層と半導体チップとの接続部分の信頼性が向上する。
また、例えば、Ｎ金属配線層５２とＰ金属配線層５４との間の絶縁性が、半導体モジュールの組み立て前に、樹脂基板８４の状態で試験することができる。したがって、半導体モジュールの絶縁性の信頼性の向上が可能となる。
以上、本実施形態の半導体モジュールによれば、第１の実施形態と同様の効果が得られる。さらに、半導体モジュールの組み立てが容易となる。また、半導体モジュールの更なる信頼性の向上が可能となる。
（第３の実施形態）
本実施形態の半導体装置は、第１の半導体チップのゲート電極とゲート端子を接続するゲート配線層を、更に備える以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記載を省略する。
図７は、本実施形態の半導体装置の模式図である。図７（ａ）は、図３（ａ）に示すＥＥ’方向の断面図に相当する断面図、図７（ｂ）は、図３（ｂ）に示すＦＦ’方向の断面図に相当する断面図である。
ゲート配線層８６は、ＩＧＢＴ３６の上面のゲート電極３４ｃと、ゲート端子２０ａとを電気的に接続する。ゲート配線層８６は、ゲート電極３４ｃとゲート端子２０ａとを直接接続する。
ゲート配線層８６は、例えば、半田を用いてゲート電極３４ｃに接続される。ゲート配線層８６は、例えば、超音波接続によりゲート端子２０ａに接続される。
ゲート配線層８６は、例えば、銅材である。ゲート配線層８６が、第２の実施形態の樹脂基板８２に含まれる構成としても構わない。
ゲート配線層８６が樹脂基板８２に含まれる構成とする場合、例えば、ゲート抵抗も樹脂基板８２に含まれる構成とすることも可能である。
また、樹脂絶縁層２４上のゲート金属層３０及びゲート金属層３２が不要となり、半導体チップの実装のために使えるスペースが拡大する。したがって、半導体モジュールの設計の自由度が更に増大する。
以上、本実施形態の半導体モジュールによれば、第１の実施形態と同様の効果が得られる。また、半導体モジュールの設計の自由度が更に増大する。
（第４の実施形態）
本実施形態の半導体装置は、樹脂絶縁層に代えて、裏面金属層とセラミック基板を備える点以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記載を省略する。
図８は、本実施形態の半導体装置の模式図である。図８は、図２（ｂ）に示すＢＢ’方向の断面図に相当する断面図である。
本実施形態の半導体モジュールは、第２の実施形態の樹脂絶縁層２４に代えて、裏面金属層９０、裏面金属層９２、セラミック基板９４、セラミック基板９６を備える。
セラミック基板９４は、裏面金属層９０と第１の金属層２６との間に設けられる。セラミック基板９６は、裏面金属層９２と第２の金属層２８との間に設けられる。
セラミック基板９４、セラミック基板９６は、例えば、アルミナ基板である。裏面金属層９０、裏面金属層９２は、例えば、例えば、銅である。
樹脂絶縁層２４に代えて、裏面金属層９０、裏面金属層９２、セラミック基板９４、セラミック基板９６を用いることにより、半導体モジュールの放熱性及び絶縁性が向上する。
以上、本実施形態の半導体モジュールによれば、第２の実施形態と同様の効果が得られる。さらに、放熱性及び絶縁性が向上する。
第１ないし第４の実施形態では、第１の金属層２６の上、及び、第２の金属層２８の上に、それぞれ、ＩＧＢＴが２個、ＳＢＤが２個、実装される場合を例に説明したが、ＩＧＢＴ及びＳＢＤの数は、これらの数に限定されるものではない。
第１ないし第４の実施形態では、半導体チップとしてＩＧＢＴ及びＳＢＤを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＭＯＳＦＥＴやＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、例えば、ダイオードを実装せず、ＭＯＳＦＥＴのみを実装することも可能である。
第１ないし第４の実施形態では、封止材としてシリコーンゲル７６を用いる場合を例に説明したが、シリコーンゲル７６に代えて、例えば、エポキシ樹脂など、その他の樹脂材料を用いることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ Ｎ電力端子（第１の端子）
１６ Ｐ電力端子（第２の端子）
１８ ＡＣ出力端子（第３の端子）
２０ａ ゲート端子（第１のゲート端子）
２０ｂ ゲート端子（第２のゲート端子）
２６ 第１の金属層
２８ 第２の金属層
３４ ＩＧＢＴ（第１の半導体チップ）
３４ａ エミッタ電極（第１の上部電極）
３４ｂ コレクタ電極（第１の下部電極）
３４ｃ ゲート電極（第１のゲート電極）
４４ ＩＧＢＴ（第２の半導体チップ）
４４ａ エミッタ電極（第２の上部電極）
４４ｂ コレクタ電極（第２の下部電極）
４４ｃ ゲート電極（第２のゲート電極）
５２ Ｎ金属配線層（第１の金属配線層）
５４ Ｐ金属配線層（第２の金属配線層）
５６ ＡＣ金属配線層（第３の金属配線層）
５８ 金属プラグ（第１の接続部）
６２ 金属プラグ（第２の接続部）
７０ はんだ層（第１の接着層）
７２ はんだ層（第２の接着層）
８２ 樹脂基板

Claims (6)

  1. 第１の金属層と、
    前記第１の金属層と同一平面内に設けられた第２の金属層と、
    第１の端子と、
    第２の端子と、
    第３の端子と、
    前記第１の端子に電気的に接続された第１の金属配線層と、
    前記第２の端子と前記第２の金属層に電気的に接続され、前記第１の金属層との間に前記第１の金属配線層を挟む第２の金属配線層と、
    前記第３の端子と前記第１の金属層に電気的に接続された第３の金属配線層と、
    前記第１の金属配線層と前記第１の金属層との間に設けられ、前記第１の金属配線層に電気的に接続された第１の上部電極と、前記第１の金属層に電気的に接続された第１の下部電極とを有する第１の半導体チップと、
    前記第３の金属配線層と前記第２の金属層との間に設けられ、前記第３の金属配線層に電気的に接続された第２の上部電極と、前記第２の金属層に電気的に接続された第２の下部電極とを有する第２の半導体チップと、
    前記第１の金属配線層と前記第１の上部電極との間に設けられた金属の第１の接続部と、
    前記第３の金属配線層と前記第２の上部電極との間に設けられた金属の第２の接続部と、
    を備え、
    前記第１の接続部の少なくとも一部の、前記第１の金属層の法線に平行な方向の長さが前記法線に垂直な方向の長さよりも小さく、
    前記第１の接続部と前記第１の金属配線層とが接続される領域が、前記第１の金属層と前記第２の金属配線層との間に位置する半導体装置。
  2. 第１のゲート端子と第２のゲート端子とを、更に備え、
    前記第１の半導体チップが前記第１のゲート端子に電気的に接続された第１のゲート電極を有し、
    前記第２の半導体チップが前記第２のゲート端子に電気的に接続された第２のゲート電極を有する請求項１記載の半導体装置。
  3. 前記第１の金属配線層と前記第２の金属配線層とが平行である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の金属配線層は、前記第１の半導体チップと前記第２の金属配線層との間に挟まれる請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の金属配線層と前記第２の金属層は直接、又は接着層を間に挟んで接続され、
    前記第３の金属配線層と前記第１の金属層は直接、又は接着層を間に挟んで接続される請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の金属配線層と前記第２の金属配線層が樹脂基板の中に設けられた請求項１ないし請求項５いずれか一項記載の半導体装置。
JP2017029088A 2017-02-20 2017-02-20 半導体装置 Active JP6786416B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017029088A JP6786416B2 (ja) 2017-02-20 2017-02-20 半導体装置
US15/687,378 US10147707B2 (en) 2017-02-20 2017-08-25 Semiconductor device
US16/160,692 US10861833B2 (en) 2017-02-20 2018-10-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017029088A JP6786416B2 (ja) 2017-02-20 2017-02-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2018137283A JP2018137283A (ja) 2018-08-30
JP6786416B2 true JP6786416B2 (ja) 2020-11-18

Family

ID=63167946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017029088A Active JP6786416B2 (ja) 2017-02-20 2017-02-20 半導体装置

Country Status (2)

Country Link
US (2) US10147707B2 (ja)
JP (1) JP6786416B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739941A (zh) * 2019-03-25 2020-10-02 台达电子企业管理（上海）有限公司 半导体芯片
JP7190985B2 (ja) * 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
WO2021029150A1 (ja) * 2019-08-13 2021-02-18 富士電機株式会社 半導体装置
CN113035787B (zh) * 2019-12-25 2024-04-19 株洲中车时代半导体有限公司 一种逆导型功率半导体模块封装结构及其封装方法
JP7428017B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
CN114284267A (zh) * 2020-11-13 2022-04-05 台湾积体电路制造股份有限公司 集成电路及其制造方法
JP7574134B2 (ja) * 2021-04-20 2024-10-28 株式会社東芝 半導体装置
JP2023061445A (ja) 2021-10-20 2023-05-02 富士電機株式会社 半導体装置及びその製造方法
CN113990837A (zh) * 2021-11-17 2022-01-28 海光信息技术股份有限公司 一种测试用封装基板、封装基板的测试方法及测试系统
CN116913910B (zh) * 2022-11-25 2024-03-22 苏州悉智科技有限公司 叠层布线的功率模块封装结构

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741697B2 (ja) 1990-07-17 1998-04-22 本田技研工業株式会社 半導体装置
JP3951400B2 (ja) 1998-01-05 2007-08-01 松下電器産業株式会社 電子回路モジュール
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
US8089147B2 (en) * 2005-11-02 2012-01-03 International Rectifier Corporation IMS formed as can for semiconductor housing
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2009043820A (ja) * 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
DE112009001638B4 (de) * 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
CN103229408A (zh) * 2010-12-01 2013-07-31 株式会社安川电机 电力变换装置
CN103238269B (zh) * 2010-12-01 2015-06-24 株式会社安川电机 电力变换装置
JP5692377B2 (ja) * 2011-06-16 2015-04-01 富士電機株式会社 半導体ユニットおよび半導体装置
EP2814059B1 (en) 2012-02-09 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置
CN104303297B (zh) * 2012-05-16 2017-05-17 松下知识产权经营株式会社 电力用半导体模块
JP2014033060A (ja) * 2012-08-03 2014-02-20 Mitsubishi Electric Corp 電力用半導体装置モジュール
JP6368646B2 (ja) * 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
CN104620372B (zh) * 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
JP6098452B2 (ja) * 2013-09-12 2017-03-22 株式会社デンソー バスバーモジュール
US9196510B2 (en) * 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
EP3073641A4 (en) * 2013-11-20 2017-09-13 Rohm Co., Ltd. Switching device and electronic circuit
CN104716128B (zh) * 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
WO2015111691A1 (ja) * 2014-01-27 2015-07-30 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
JP2015156972A (ja) 2014-02-25 2015-09-03 鈴木　達也 ノーズフィッター及マスク
JP6233507B2 (ja) * 2014-05-15 2017-11-22 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
WO2016002385A1 (ja) * 2014-07-03 2016-01-07 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP6405383B2 (ja) * 2014-07-15 2018-10-17 株式会社日立製作所 パワートランジスタモジュール
JP6769707B2 (ja) * 2015-12-03 2020-10-14 ローム株式会社 半導体モジュール
WO2018105075A1 (ja) * 2016-12-08 2018-06-14 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20190051636A1 (en) 2019-02-14
US20180240732A1 (en) 2018-08-23
US10861833B2 (en) 2020-12-08
JP2018137283A (ja) 2018-08-30
US10147707B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
JP6786416B2 (ja) 半導体装置
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
CN113630113B (zh) 半导体装置
US9966344B2 (en) Semiconductor device with separated main terminals
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
JP6885175B2 (ja) 半導体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
US20130112993A1 (en) Semiconductor device and wiring substrate
US11923266B2 (en) Semiconductor module circuit structure
JP7491043B2 (ja) 半導体モジュール
US9209099B1 (en) Power semiconductor module
JP7305603B2 (ja) 半導体装置
US11127714B2 (en) Printed board and semiconductor device
US10957673B2 (en) Semiconductor device
WO2024190132A1 (ja) 放熱ベース、半導体モジュール、及びエネルギー変換装置
JP6884723B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201028

R150 Certificate of patent or registration of utility model

Ref document number: 6786416

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150