JP6774464B2 - 半導体基板および発光装置 - Google Patents

Description

本開示は、半導体基板および発光装置に関する。

近年、アクティブマトリクス駆動方式のディスプレイの大画面化および高速駆動化に伴い、酸化物半導体膜をチャネルに用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１）。例えば、表示装置等を駆動するための半導体装置には、このような薄膜トランジスタとともに、保持容量が設けられ、薄膜トランジスタと保持容量とが電気的に接続される。

特開２０１５−１０８７３１号公報

ところで、高精細化に伴い、保持容量の確保が難しくなってきている。従って、保持容量を確保しつつ精細度を高くすることの可能な半導体基板およびそれを備えた発光装置を提供することが望ましい。

本開示の一実施の形態に係る半導体基板は、自発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、第１トランジスタのゲート−ソース間の電圧を保持する保持容量と、第１トランジスタ、第２トランジスタおよび保持容量を支持する基板とを備えている。第２トランジスタは、チャネル領域と、第１トランジスタのゲートに電気的に接続された、チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、低抵抗領域に接して設けられ、低抵抗領域を介した電気的な接続を補助する半導体補助層とを有している。保持容量は、第１絶縁層を介して半導体補助層と対向する位置に設けられた第１金属層と、第１金属層と第１トランジスタのゲートとを互いに接続する第２金属層とを有し、第１金属層、第１絶縁層および半導体補助層を基板側からこの順に積層して構成された第１積層体によって第１容量を形成し、第２絶縁層を介した低抵抗領域と第２金属層とによって第２容量を形成する。

本開示の一実施の形態に係る発光装置は、半導体基板上に、画素ごとに自発光素子を有する発光パネルと、発光パネルを駆動する駆動回路とを備えている。半導体基板は、自発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、第１トランジスタのゲート−ソース間の電圧を保持する保持容量とを備えている。半導体基板は、各画素の、第１トランジスタ、第２トランジスタおよび保持容量を支持する基板を更に有している。第２トランジスタは、チャネル領域と、第１トランジスタのゲートに電気的に接続された、チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、低抵抗領域に接して設けられ、低抵抗領域を介した電気的な接続を補助する半導体補助層とを有している。保持容量は、第１絶縁層を介して半導体補助層と対向する位置に設けられた第１金属層と、第１金属層と第１トランジスタのゲートとを互いに接続する第２金属層とを有し、第１金属層、第１絶縁層および半導体補助層を基板側からこの順に積層して構成された第１積層体によって第１容量を形成し、第２絶縁層を介した低抵抗領域と第２金属層とによって第２容量を形成する。

本開示の一実施の形態に係る半導体基板および発光装置では、第１金属層、第１絶縁層および半導体補助層を基板側からこの順に積層して構成された第１積層体によって第１容量が形成され、第２絶縁層を介した低抵抗領域と第２金属層とによって第２容量が形成される。このように、本開示では、第２トランジスタの一部が保持容量の一部を兼ねている。これにより、保持容量を別個に設けた場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

本開示の一実施の形態に係る半導体基板および発光装置によれば、第１金属層、第１絶縁層および半導体補助層を基板側からこの順に積層して構成された第１積層体によって第１容量を形成し、第２絶縁層を介した低抵抗領域と第２金属層とによって第２容量を形成するようにしたので、保持容量を確保しつつ精細度を高くすることができる。なお、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。

本開示の一実施の形態に係る有機電界発光装置の概略構成例を表す図である。 図１の各画素の回路構成例を表す図である。 図１の有機電界発光パネルの断面構成例を表す図である。 図３のＴＦＴ基板の断面構成例を表す図である。 図４のＴＦＴ基板の製造過程の一例を表す図である。 図５Ａに続く製造過程の一例を表す図である。 図５Ｂに続く製造過程の一例を表す図である。 図５Ｃに続く製造過程の一例を表す図である。 図５Ｄに続く製造過程の一例を表す図である。 図５Ｅの半導体補助層の平面構成例を表す図である。 図５Ｅに続く製造過程の一例を表す図である。 図５Ｇに続く製造過程の一例を表す図である。 図５Ｈの半導体補助層および酸化物半導体層の平面構成成例を表す図である。 図５Ｈに続く製造過程の一例を表す図である。 図５Ｊに続く製造過程の一例を表す図である。 図５Ｋに続く製造過程の一例を表す図である。 図５Ｌに続く製造過程の一例を表す図である。 図５Ｍに続く製造過程の一例を表す図である。 図５Ｎに続く製造過程の一例を表す図である。 図５Ｐに続く製造過程の一例を表す図である。 比較例に係るＴＦＴ基板の断面構成例を表す図である。

以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

＜実施の形態＞
[構成]
図１は、本開示の一実施の形態に係る有機電界発光装置１の概略構成例を表したものである。図２は、有機電界発光装置１に設けられた各画素１１の回路構成の一例を表したものである。有機電界発光装置１は、例えば、有機電界発光パネル１０、コントローラ２０およびドライバ３０を備えている。有機電界発光パネル１０は、本開示の「発光パネル」の一具体例に相当する。ドライバ３０は、例えば、有機電界発光パネル１０の外縁部分に実装されている。有機電界発光パネル１０は、行列状に配置された複数の画素１１を有している。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎに基づいて、有機電界発光パネル１０（複数の画素１１）を駆動する。

（有機電界発光パネル１０）
有機電界発光パネル１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎに基づく画像を表示する。有機電界発光パネル１０は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬおよび複数の電源線ＤＳＬと、行列状に配置された複数の画素１１とを有している。

走査線ＷＳＬは、各画素１１の選択に用いられるものであり、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給するものである。信号線ＤＴＬは、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの、各画素１１への供給に用いられるものであり、信号電圧Ｖｓｉｇを含むデータパルスを各画素１１に供給するものである。電源線ＤＳＬは、各画素１１に電力を供給するものである。

有機電界発光パネル１０に設けられた複数の画素１１には、赤色光を発する画素１１、緑色光を発する画素１１、および青色光を発する画素１１が含まれている。以下では、赤色光を発する画素１１は、画素１１Ｒと称され、緑色光を発する画素１１は、画素１１Ｇと称され、青色光を発する画素１１は、画素１１Ｂと称されるものとする。複数の画素１１において、画素１１Ｒ，１１Ｇ，１１Ｂは、カラー画像の表示単位である表示画素１２（後述の図３参照）を構成している。なお、各表示画素１２には、例えば、さらに、他の色（例えば、白色や、黄色など）を発する画素１１が含まれていてもよい。また、各表示画素１２には、例えば、同色の複数の画素１１（例えば、青色光を発する２つの画素１１）が含まれていてもよい。従って、有機電界発光パネル１０に設けられた複数の画素１１は、所定の数ごとに表示画素１２としてグループ分けされている。各表示画素１２において、複数の画素１１は、所定の方向（例えば、行方向）に一列に並んで配置されている。

各信号線ＤＴＬは、後述の水平セレクタ３１の出力端に接続されている。各画素列には、例えば、複数の信号線ＤＴＬが１本ずつ、割り当てられている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端に接続されている。各画素行には、例えば、複数の走査線ＷＳＬが１本ずつ、割り当てられている。各電源線ＤＳＬは、電源の出力端に接続されている。各画素行には、例えば、複数の電源線ＤＳＬが１本ずつ、割り当てられている。

各画素１１は、画素回路１１−１と、有機電界発光素子１１−２とを有している。有機電界発光素子１１−２の構成については、後に詳述する。

画素回路１１−１は、有機電界発光素子１１−２の発光・消光を制御する。画素回路１１−１は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１１−１は、例えば、駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳを含んで構成されている。駆動トランジスタＴＲ１が、本開示の「第１トランジスタ」の一具体例に相当する。書込トランジスタＴＲ２が、本開示の「第２トランジスタ」の一具体例に相当する。

書込トランジスタＴＲ２は、駆動トランジスタＴＲ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書込トランジスタＴＲ２は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴＲ１のゲートに書き込む。駆動トランジスタＴＲ１は、有機電界発光素子１１−２に直列に接続されている。駆動トランジスタＴＲ１は、有機電界発光素子１１−２を駆動する。駆動トランジスタＴＲ１は、書込トランジスタＴＲ２によってサンプリングされた電圧の大きさに応じて有機電界発光素子１１−２に流れる電流を制御する。保持容量ＣＳは、駆動トランジスタＴＲ１のゲート−ソース間に所定の電圧を保持するものである。保持容量ＣＳは、所定の期間中に駆動トランジスタＴＲ１のゲート−ソース間電圧Ｖｇｓを一定に保持する役割を有する。なお、画素回路１１−１は、上述の２ＴＲ１Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の２ＴＲ１Ｃの回路構成とは異なる回路構成となっていてもよい。

各信号線ＤＴＬは、後述の水平セレクタ３１の出力端と、書込トランジスタＴＲ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端と、書込トランジスタＴＲ２のゲートとに接続されている。各電源線ＤＳＬは、電源回路と、駆動トランジスタＴＲ１のソースまたはドレインに接続されている。

書込トランジスタＴＲ２のゲートは、走査線ＷＳＬに接続されている。書込トランジスタＴＲ２のソースまたはドレインが信号線ＤＴＬに接続されている。書込トランジスタＴＲ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴＲ１のゲートに接続されている。駆動トランジスタＴＲ１のソースまたはドレインが電源線ＤＳＬに接続されている。駆動トランジスタＴＲ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機電界発光素子１１−２の陽極２１に接続されている。保持容量ＣＳの一端が駆動トランジスタＴＲ１のゲートに接続されている。保持容量ＣＳの他端が駆動トランジスタＴＲ１のソースおよびドレインのうち有機電界発光素子１１−２側の端子に接続されている。

駆動トランジスタＴＲ１および書込トランジスタＴＲ２は、一般的な薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）により構成され、その構成は例えば逆スタガ構造（いわゆるボトムゲート型）でもよいしスタガ構造（トップゲート型）でもよく、特に限定されない。

（ドライバ３０）
ドライバ３０は、例えば、水平セレクタ３１およびライトスキャナ３２を有している。水平セレクタ３１は、例えば、制御信号の入力に応じて（同期して）、コントローラ２０から入力されたアナログの信号電圧Ｖｓｉｇを、各信号線ＤＴＬに印加する。ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。

（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。コントローラ２０は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。コントローラ２０は、例えば、映像信号Ｄｉｎから得られた制御信号に応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。

次に、図３を参照して、有機電界発光パネル１０の断面構成について説明する。図３は、有機電界発光パネル１０の断面構成例を表したものである。

有機電界発光パネル１０は、行列状に配置された複数の画素１１を有している。有機電界発光パネル１０に設けられた複数の画素１１には、上述したように、画素１１Ｒ、画素１１Ｂおよび画素１１Ｂが含まれており、画素１１Ｒ，１１Ｇ，１１Ｂごとに表示画素１２が割り当てられている。なお、各表示画素１２には、例えば、上述したように、さらに、他の色（例えば、白色や、黄色など）を発する画素１１が含まれていてもよい。また、各表示画素１２には、例えば、同色の複数の画素１１（例えば、青色光を発する２つの画素１１）が含まれていてもよい。

画素１１Ｒは、赤色の光を発する有機電界発光素子１１−２（１１ｒ）を含んで構成されている。画素１１Ｇは、緑色の光を発する有機電界発光素子１１−２（１１ｇ）を含んで構成されている。画素１１Ｂは、青色の光を発する有機電界発光素子１１−２（１１ｂ）を含んで構成されている。画素１１Ｒ，１１Ｇ，１１Ｂは、ストライプ配列となっており、色ごとに行方向に並んで配置されている。各画素行において、同一色の光を発する複数の画素１１が、列方向に並んで配置されている。

有機電界発光パネル１０は、ＴＦＴ基板１３を有している。ＴＦＴ基板１３については、後に詳述する。有機電界発光パネル１０は、ＴＦＴ基板１３上に、複数の画素１１を有している。有機電界発光パネル１０は、ＴＦＴ基板１３上に、画素１１ごとに有機電界発光素子１１−２を有している。有機電界発光パネル１０は、さらに、各画素１１を区画するバンク１７を有している。バンク１７は、例えば、絶縁性の樹脂材料によって形成されており、各画素１１の周囲を囲んでいる。バンク１７は、ピクセルバンクであってもよいし、ラインバンクであってもよい。有機電界発光パネル１０は、さらに、各画素１１を保護および封止する封止層１７を有している。封止層１７は、例えば、エポキシ樹脂や、ビニル系樹脂などの樹脂材料によって形成されている。

有機電界発光素子１１−２は、例えば、電極層１４、有機層１５および電極層１６をＴＦＴ基板１３側からこの順に積層して構成されている。有機層１５は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層および電子注入層をＴＦＴ基板１３側からこの順に積層して構成されている。正孔注入層は、正孔注入効率を高めるための層である。正孔輸送層は、電極層１３から注入された正孔を発光層へ輸送するための層である。発光層は、電子と正孔との再結合により、所定の色の光を発する層である。電子輸送層は、電極層１５から注入された電子を発光層へ輸送するための層である。電子注入層は、電子注入効率を高めるための層である。

電極層１４は、例えば、ＴＦＴ基板１３の上に形成されている。電極層１４は、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、アルミニウムもしくは銀の合金等、または、反射性を有する反射電極である。なお、電極層１４は、反射電極に限るものではなく、例えば、透光性を有する透明電極であってもよい。透明電極の材料としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又はＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明導電性材料が挙げられる。電極層１４は、反射電極と透明電極とが積層されたものであってもよい。

電極層１６は、例えば、ＩＴＯ膜等の透明電極である。なお、電極層１６は、透明電極に限るものではなく、光反射性を有する反射電極であってもよい。反射電極の材料としては、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、アルミニウム−リチウム合金、マグネシウム−銀合金等が用いられる。本実施の形態において、ＴＦＴ基板１３及び電極層１４が反射性を有し、電極層１６が透光性を有している場合には、有機電界発光素子１１−２は、電極層１６側から光を放出するトップエミッション構造となっている。なお、本実施の形態において、ＴＦＴ基板１３及び電極層１４が透光性を有し、電極層１６が反射性を有している場合には、有機電界発光素子１１−２は、ＴＦＴ基板１３側から光を放出するボトムエミッション構造となっている。

次に、図４を参照して、ＴＦＴ基板１３について説明する。図４は、ＴＦＴ基板１３の断面構成例を表したものである。

ＴＦＴ基板１３は、例えば、基板１１０上に、駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳ１，ＣＳ２を有している。保持容量ＣＳ１と、保持容量ＣＳ２とは、互いに並列接続されており、並列接続された保持容量ＣＳ１，ＣＳ２が、上述の保持容量ＣＳに対応している。駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳ１，ＣＳ２によって、画素回路１１−１が構成されている。

基板１１０は、例えば、電気絶縁性を有する材料から構成される基板である。基板１１０は、例えば、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、又は、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料から構成される基板である。基板１１０は、例えば、シート状又はフィルム状の可撓性を有するフレキシブル基板でもよい。基板１１０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのフィルム材料の単層又は積層で構成されたフレキシブル樹脂基板であってもよい。なお、基板１１０の表面には、基板１１０に含まれる不純物（例えば、ナトリウム（Ｎａ）及びリン（Ｐ）など）、又は、大気中の水分などが酸化物半導体層１３０に浸入するのを抑制するアンダーコート層が設けられていてもよい。

書込トランジスタＴＲ２は、例えば、酸化物半導体層１３０と、ゲート絶縁膜１３５と、ゲート電極１３６と、半導体補助層１２３とを有している。

酸化物半導体層１３０は、書込トランジスタＴＲ２のチャネル層である。酸化物半導体層１３０は、ゲート絶縁膜１３５を挟んでゲート電極１３６と対向している。本実施の形態では、酸化物半導体層１３０は、ＣＳ絶縁膜１１１上に形成されている。

酸化物半導体層１３０は、チャネル領域１３１、ソース領域１３２およびドレイン領域１３３を有している。チャネル領域１３１は、ゲート絶縁膜１３５を挟んでゲート電極１３６と対向する領域である。ソース領域１３２およびドレイン領域１３３は、チャネル領域１３１に隣接して設けられており、チャネル領域１３１の両脇に設けられている。ソース領域１３２およびドレイン領域１３３は、チャネル領域１３１より抵抗率の低い低抵抗領域である。ソース領域１３２およびドレイン領域１３３は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。酸素欠損を引き起こす方法は、例えば、アルゴン（Ａｒ）又は水素（Ｈ）ガスなどを用いたプラズマ処理などによって行われる。

酸化物半導体層１３０は、透明アモルファス酸化物半導体（ＴＡＯＳ）を主成分として含有する。具体的には、酸化物半導体層１３０は、金属の酸化物を主成分として含んでいる。金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１３０としては、例えば、ＩｎＧａＺｎＯ、ＩｎＴｉＺｎＯ、ＺｎＯ、ＩｎＧａＯ、ＩｎＺｎＯなどを用いることができる。ＩｎＧａＺｎＯの場合を例にとると、各元素の構成比の一例としては、ＩｎＧａＺｎＯｘである。酸化物半導体層１３０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。

ゲート絶縁膜１３５は、例えば、酸化シリコンによって形成されている。ゲート電極１３６は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極１３６の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極１３６の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。

半導体補助層１２３は、ソース領域１３２を介した書込トランジスタＴＲ２と保持容量ＣＳとの電気的な接続や、ドレイン領域１３３を介した書込トランジスタＴＲ２とドレイン電極１７２（後述）との電気的な接続を補助する。具体的には、半導体補助層１２３は、ソース領域１３２およびドレイン領域１３３に対してキャリア供与性を有しており、ソース領域１３２およびドレイン領域１３３にキャリアを供給する。これにより、ソース領域１３２およびドレイン領域１３３の導電性を高めることができる。あるいは、半導体補助層１２３は、導電性を有していてもよい。これにより、ソース領域１３２およびドレイン領域１３３が導体として機能し、半導体補助層１２３を介して電流が流れる。

半導体補助層１２３は、例えば、金属または低抵抗化された酸化物半導体等を含んでいる。具体的には、半導体補助層１２３として、ＡｌＳｉ（アルミニウムシリコン合金），アルミニウム（Ａｌ），ＩＺＯまたはＩＴＯ等を用いることができる。半導体補助層１２３を構成する酸化物半導体材料は、ソース領域１３２およびドレイン領域１３３を構成する酸化物半導体材料と異なる材料を含んでいるか、あるいは、ソース領域１３２およびドレイン領域１３３を構成する酸化物半導体材料とは異なる組成を有している。ウエットエッチング可能な材料を用いて半導体補助層１２３を構成することにより、半導体補助層１２３を形成する際のソース領域１３２およびドレイン領域１３３への影響を抑えることが可能となる。半導体補助層１２３の厚みは、例えば５ｎｍ〜２５ｎｍ程度である。このようなキャリア供与性または導電性を有する半導体補助層１２３を設けることにより、仮に、チャネル領域１３１からソース領域１３２およびドレイン領域１３３へのキャリアの拡散（キャリアの染み出し）が十分でない場合にも、ソース領域１３２およびドレイン領域１３３を介した電気的な接続が維持される。

半導体補助層１２３は、例えば、ＣＳ絶縁膜１１１とソース領域１３２およびドレイン領域１３３との間に設けられ、ソース領域１３２およびドレイン領域１３３の下面（基板１１０側の面）に接している。半導体補助層１２３は、チャネル領域１３１よりも広い領域にわたって設けられていることが好ましい。半導体補助層１２３は、例えば、チャネル領域１３１から、チャネル領域１３１に隣接する両側の領域に拡幅して設けられている。半導体補助層１２３は、より広い領域にわたって設けるようにしてもよく、半導体補助層１２３が、例えば、ソース領域１３２およびドレイン領域１３３の下面全体に接して設けられていてもよい。

書込トランジスタＴＲ２には、信号線ＤＴＬや走査線ＷＳＬと接続するための引出電極が接続されている。走査線ＷＳＬに接続された引出電極（ゲート電極（図示せず））は、コンタクトホール（図示せず）を介してゲート電極１３６と電気的に導通している。信号線ＤＴＬに接続された引出電極（ドレイン電極１７２）は、コンタクトホール１６１を介してドレイン領域１３３と電気的に導通している。ゲート電極（図示せず）およびドレイン電極１７２は、例えば、導電性材料又はその合金などの単層構造又は積層構造の電極である。信号線ＤＴＬや走査線ＷＳＬと接続するための引出電極の材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。

駆動トランジスタＴＲ１は、例えば、酸化物半導体層１４０と、ゲート絶縁膜１４５と、ゲート電極１４６と、半導体補助層１４４とを有している。

酸化物半導体層１４０は、駆動トランジスタＴＲ１のチャネル層である。酸化物半導体層１４０は、ゲート絶縁膜１４５を挟んでゲート電極１４６と対向している。本実施の形態では、酸化物半導体層１４０は、ＣＳ絶縁膜１１１上に形成されている。

酸化物半導体層１４０は、チャネル領域１４１、ソース領域１４３およびドレイン領域１４２を有している。チャネル領域１４１は、ゲート絶縁膜１４５を挟んでゲート電極１４６と対向する領域である。ソース領域１４３およびドレイン領域１４２は、チャネル領域１４１に隣接して設けられており、チャネル領域１４１の両脇に設けられている。ソース領域１４３およびドレイン領域１４２は、チャネル領域１４１より抵抗率の低い低抵抗領域である。ソース領域１４３およびドレイン領域１４２は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。酸素欠損を引き起こす方法は、例えば、アルゴン（Ａｒ）又は水素（Ｈ）ガスなどを用いたプラズマ処理などによって行われる。

酸化物半導体層１４０は、透明アモルファス酸化物半導体（ＴＡＯＳ）を主成分として含有する。具体的には、酸化物半導体層１４０は、金属の酸化物を主成分として含んでいる。金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１４０としては、例えば、ＩｎＧａＺｎＯ、ＩｎＴｉＺｎＯ、ＺｎＯ、ＩｎＧａＯ、ＩｎＺｎＯなどを用いることができる。ＩｎＧａＺｎＯの場合を例にとると、各元素の構成比の一例としては、ＩｎＧａＺｎＯｘである。酸化物半導体層１４０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。

ゲート絶縁膜１４５は、例えば、酸化シリコンによって形成されている。ゲート電極１４６は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極１４６の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極１４６の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。

半導体補助層１４４は、ソース領域１４３を介した駆動トランジスタＴＲ１と保持容量ＣＳとの電気的な接続や、ドレイン領域１４２を介した駆動トランジスタＴＲ１とドレイン電極１７３（後述）との電気的な接続を補助する。具体的には、半導体補助層１４４は、ソース領域１４３およびドレイン領域１４２に対してキャリア供与性を有しており、ソース領域１４３およびドレイン領域１４２にキャリアを供給する。これにより、ソース領域１４３およびドレイン領域１４２の導電性を高めることができる。あるいは、半導体補助層１４４は、導電性を有していてもよい。これにより、ソース領域１４３およびドレイン領域１４２が導体として機能し、半導体補助層１４４を介して電流が流れる。

半導体補助層１４４は、例えば、金属または低抵抗化された酸化物半導体等を含んでいる。具体的には、半導体補助層１４４として、ＡｌＳｉ（アルミニウムシリコン合金），アルミニウム（Ａｌ），ＩＺＯまたはＩＴＯ等を用いることができる。半導体補助層１４４を構成する酸化物半導体材料は、ソース領域１４３およびドレイン領域１４２を構成する酸化物半導体材料と異なる材料を含み、あるいは、異なる組成を有している。ウエットエッチング可能な材料を用いて半導体補助層１４４を構成することにより、半導体補助層１４４を形成する際のソース領域１４３およびドレイン領域１４２への影響を抑えることが可能となる。半導体補助層１４４の厚みは、例えば５ｎｍ〜２５ｎｍ程度である。このようなキャリア供与性または導電性を有する半導体補助層１４４を設けることにより、仮に、チャネル領域１４１からソース領域１４３およびドレイン領域１４２へのキャリアの拡散（キャリアの染み出し）が十分でない場合にも、ソース領域１４３およびドレイン領域１４２を介した電気的な接続が維持される。

半導体補助層１４４は、例えば、ＣＳ絶縁膜１１１とソース領域１４３およびドレイン領域１４２との間に設けられ、ソース領域１４３およびドレイン領域１４２の下面（基板１１１側の面）に接している。半導体補助層１４４は、チャネル領域１４１よりも広い領域にわたって設けられていることが好ましい。半導体補助層１４４は、例えば、チャネル領域１４１から、チャネル領域１４１に隣接する両側の領域に拡幅して設けられている。半導体補助層１４４は、より広い領域にわたって設けるようにしてもよく、半導体補助層１４４が、例えば、ソース領域１４３およびドレイン領域１４２の下面全体に接して設けられていてもよい。

駆動トランジスタＴＲ１には、電源線ＤＳＬや有機電界発光素子１１−２と接続するための引出電極が接続されている。電源線ＤＳＬに接続された引出電極（ドレイン電極１７３）は、コンタクトホール１６２を介してドレイン領域１４２と電気的に導通している。有機電界発光素子１１−２に接続された引出電極（ソース電極１７１）は、コンタクトホール１６３およびＣＳ上部電極１２６を介してソース領域１４３と電気的に導通している。ドレイン電極１７３およびソース電極１７１は、例えば、導電性材料又はその合金などの単層構造又は積層構造の電極である。電源線ＤＳＬや有機電界発光素子１１−２と接続するための引出電極の材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。

保持容量ＣＳは、互いに並列接続された２つの保持容量ＣＳ１，ＣＳ２によって構成されている。保持容量ＣＳ１および保持容量ＣＳ２は、基板１１０側からこの順に積層されている。保持容量ＣＳ１は、ＣＳ下部電極１２１と、ＣＳ絶縁膜１２２と、半導体補助層１２３とによって構成されている。ＣＳ下部電極１２１が、本開示の「第１金属層」の一具体例に相当する。ＣＳ絶縁膜１２２が、本開示の「第１絶縁層」の一具体例に相当する。保持容量ＣＳは、ＣＳ絶縁膜１２２を介して半導体補助層１２３と対向する位置に設けられたＣＳ下部電極１２１を有し、ＣＳ絶縁膜１２２を介したＣＳ下部電極１２１と半導体補助層１２３とによって保持容量ＣＳ１を形成する。保持容量ＣＳは、ＣＳ下部電極１２１、ＣＳ絶縁膜１２２および半導体補助層１２３を基板１１０からこの順に積層して構成された積層体によって保持容量ＣＳ１を形成する。保持容量ＣＳ２は、半導体補助層１２３と、ソース領域１２４と、ＣＳ絶縁膜１２５と、ＣＳ上部電極１２６とによって構成されている。ＣＳ上部電極１２６が、本開示の「第２金属層」の一具体例に相当する。ＣＳ絶縁膜１２５が、本開示の「第２絶縁層」の一具体例に相当する。保持容量ＣＳは、ＣＳ下部電極１２１と駆動トランジスタＴＲ１のゲート（ゲート電極１４６）とを互いに接続するＣＳ上部電極１２６を更に有し、ＣＳ絶縁膜１２５およびソース領域１２４を介した半導体補助層１２３およびＣＳ上部電極１２６によって保持容量ＣＳ２を形成する。保持容量ＣＳは、半導体補助層１２３、ソース領域１２４、ＣＳ絶縁膜１２５およびＣＳ上部電極１２６を基板１１０からこの順に積層して構成された積層体によって保持容量ＣＳ２を形成する。保持容量ＣＳ２は、保持容量ＣＳ１上に設けられている。

ＣＳ下部電極１２１は、導電性材料を主成分として含んでいる。具体的には、導電性材料は、例えば、チタン（Ｔｉ）又はアルミニウム（Ａｌ）などであるが、これに限定されない。例えば、導電性材料は、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）などの金属、又は、これらの中から選ばれる２以上の金属の合金（例えば、モリブデンタングステン（ＭｏＷ）など）によって構成されている。

ＣＳ絶縁膜１２２は、基板１１０の表面全体に設けられたＣＳ絶縁膜１１１の一部である。ＣＳ絶縁膜１２２は、ＣＳ下部電極１２１上に形成されている。ＣＳ絶縁膜１１１およびＣＳ絶縁膜１２２は、基板１１０上に設けられた無機層であり、例えば、アンダーコート層としての役割も有している。アンダーコート層としての役割も有するＣＳ絶縁膜１１１およびＣＳ絶縁膜１２２が設けられることにより、基板１１０に含まれる不純物（例えば、ナトリウム（Ｎａ）及びリン（Ｐ）など）、又は、大気中の水分などが酸化物半導体層１３０，１４０に浸入するのを抑制することができる。これにより、酸化物半導体層１３０，１４０の膜質を安定化させて、ＴＦＴ特性を安定化させることができる。ＣＳ絶縁膜１１１およびＣＳ絶縁膜１２２は、例えば、シリコン窒化膜（ＳｉＮｘ）からなるＣＳ絶縁膜と、シリコン酸化膜（ＳｉＯｘ）からなるＣＳ絶縁膜１との積層構造となっている。ＣＳ絶縁膜１１１およびＣＳ絶縁膜１２２の膜厚は、例えば、１００ｎｍ〜１０００ｎｍである。半導体補助層１４４は、ＣＳ絶縁膜１２２上に形成されている。

ソース領域１３２は、半導体補助層１４４上に形成されている。ソース領域１３２のうち、ＣＳ絶縁膜１２５と接する部分が、ソース領域１２４である。ソース領域１２４は、ソース領域１３２のうち、ＣＳ絶縁膜１２５と接していない部分と比べて高抵抗となっている。ＣＳ絶縁膜１２５は、半導体補助層１２３およびＣＳ絶縁膜１２２上に設けられた無機層である。ＣＳ絶縁膜１２５は、半導体補助層１２３およびソース領域１２４と、ＣＳ上部電極１２６との間に配置されており、半導体補助層１２３およびソース領域１２４と、ＣＳ上部電極１２６とを互いに絶縁分離する。ＣＳ絶縁膜１２５は、例えば、ＣＳ絶縁膜１１１，１２２と共通の材料によって形成されている。ＣＳ絶縁膜１２５は、例えば、シリコン窒化膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯｘ）等によって形成されている。ＣＳ上部電極１２６は、ＣＳ絶縁膜１２５、ＣＳ下部電極層１２１、ソース領域１４３および半導体補助層１４４上に形成されている。ＣＳ上部電極１２６は、ＣＳ下部電極層１２１、ソース領域１４３および半導体補助層１４４と電気的に導通している。ＣＳ上部電極１２６は、ゲート電極１３６，１４６と共通の材料によって形成されている。

ＴＦＴ基板１３は、さらに、例えば、各画素回路１１−１を覆う無機絶縁膜１５０および有機絶縁膜１６０を有している。ＴＦＴ基板１３は、例えば、無機絶縁膜１５０および有機絶縁膜１６０の積層体によって覆われている。無機絶縁膜１５０および有機絶縁膜１６０は、駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳを覆うように形成されている。無機絶縁膜１５０は、駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳの表面に接している。

無機絶縁膜１５０は、水素の透過を抑制するために設けられた絶縁膜である。無機絶縁膜１５０は、例えば、下部無機膜１５１と、中間無機膜１５２と、上部無機膜１５３とを基板１１０側からこの順に積層してなる３層構造の積層膜である。無機絶縁膜１５０は、駆動トランジスタＴＲ１および書込トランジスタＴＲ２の表面に接している。

下部無機膜１５１は、水素の透過を抑制する水素抑制層（水素ブロック層）である。下部無機膜１５１は、中間無機膜１５２に含まれる水素がチャネル領域１３１，１４１に供給されるのを抑制する。また、下部無機膜１５１は、基板１１０などに含まれる水素が中間無機膜１５２に供給されるのを抑制する。

下部無機膜１５１は、ゲート電極１３６、ソース領域１３２、ドレイン領域１３３、ＣＳ上部電極１２６、ソース領域１４３、ゲート電極１４６およびドレイン領域１４２の表面を覆うように設けられている。具体的には、下部無機膜１５１は、ゲート電極１３６、ソース領域１３２、ドレイン領域１３３、ＣＳ上部電極１２６、ソース領域１４３、ゲート電極１４６およびドレイン領域１４２の各々の表面に接触して設けられている。

下部無機膜１５１の膜厚は、酸化物半導体層１３０，１４０から酸素を引き抜くのに十分な厚さであればよく、例えば、１０ｎｍ以上であり、好ましくは、２０ｎｍ以上である。また、下部無機膜１５１の膜密度は、例えば、２．７ｇ／ｃｍ３以下である。下部無機膜１５１は、例えば、酸化アルミニウムによって形成されている。

中間無機膜１５２は、下部無機膜１５１を覆うように設けられている。具体的には、中間無機膜１５２は、画素回路１１−１が形成されている素子領域の全面を覆うように形成されている。中間無機膜１５２の膜厚は、特に限定されないが、例えば、２００ｎｍである。

中間無機膜１５２は、無機物を主成分とする材料によって形成される。中間無機膜１５２は、例えば、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）又は酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、積層膜である。このとき、中間無機膜１５２は、比誘電率が小さい材料を用いて、厚膜に形成してもよい。これにより、ゲート電極１３６とドレイン電極１７２との間の寄生容量や、ゲート電極１４６とドレイン電極１７３との間の寄生容量を低減することができる。

上部無機膜１５３は、水素の透過を抑制する水素抑制層（水素ブロック層）の一例である。上部無機膜１５３は、有機絶縁膜１６０に含まれる水素が中間無機膜１５２に供給されるのを抑制する。

上部無機膜１５３は、中間無機膜１５２を覆うように設けられている。具体的には、上部無機膜１５３は、画素回路１１−１が形成されている素子領域の全面を覆うように形成されている。上部無機膜１５３の膜厚は、特に限定されないが、例えば、１０ｎｍ以上である。上部無機膜１５３は、例えば、酸化アルミニウムによって形成されている。

有機絶縁膜１６０は、無機絶縁膜１５０上に形成される。有機絶縁膜１６０は、例えば、ポリイミドなどの有機材料を用いて形成されている。なお、有機絶縁膜１６０は、単層膜でもよく、積層膜でもよい。

無機絶縁膜１５０と有機絶縁膜１６０とには、各々を連続して貫通するように複数の開口部（コンタクトホール１６１，１６２，１６３）が形成されている。この開口部を介して、画素回路１１−１と、信号線ＤＴＬ，走査線ＷＳＬ，電源線ＤＳＬ，有機電界発光素子１１−２とが電気的に導通している。

［製造方法］
次に、本実施の形態に係るＴＦＴ基板１３の製造方法について、図５Ａ〜図５Ｑを用いて説明する。図５Ａ〜図５Ｑには、基板１１０を準備する工程から、各引出電極（例えばソース電極１７１，ドレイン電極１７２，１７３）を形成する直前までの工程が示されている。

まず、基板１１０を準備する（図５Ａ）。このとき、必要に応じて、基板１１０の表面を洗浄する。次に、例えば、スパッタ法を用いて、基板１１０の表面全体にＣＳ下部電極１２１を形成する。続いて、ＣＳ下部電極１２１上に所定のパターンのマスクを形成した後、ドライエッチングにより、ＣＳ下部電極１２１を選択的に除去する（図５Ｂ）。その後、マスクを除去する。

次に、例えば、ＣＶＤ法を用いて、ＣＳ下部電極１２１を含む表面全体に、ＣＳ絶縁膜１１１を形成する（図５Ｃ）。続いて、例えば、スパッタ法を用いて、ＣＳ絶縁膜１１１上に半導体補助層１８１を形成する（図５Ｄ）。半導体補助層１８１は、後に半導体補助層１２３，１４４になる層である。続いて、半導体補助層１８１上に所定のパターンのマスクを形成した後、ウエットエッチングにより、半導体補助層１８１を選択的に除去する。これにより、半導体補助層１８１に対して、後にチャネル領域１３１，１４１を形成する箇所に開口部１８１Ｈ１，１８１Ｈ２を形成する（図５Ｅ，図５Ｆ）。このとき、開口部１８１Ｈ１の、所定の方向の幅Ｌ１が書込トランジスタＴＲ２のＬ長に相当する。また、開口部１８１Ｈ２の、所定の方向の幅Ｌ２が駆動トランジスタＴＲ１のＬ長に相当する。このように、Ｌ長をパターニングにより規定することにより、Ｌ長を高精度に規定することができる。その後、マスクを除去する。

次に、例えば、スパッタ法を用いて、半導体補助層１８１を含む表面全体に、酸化物半導体層１８２を形成する（図５Ｇ）。酸化物半導体層１８２は、後に酸化物半導体層１３０，１４０になる層である。続いて、酸化物半導体層１８２上に所定のパターンのマスクを形成した後、ウエットエッチングにより、酸化物半導体層１８２と、半導体補助層１８１とを選択的に除去する。その後、マスクを除去し、アニールを行う。このようにして、幅Ｌ１の間隙を介して面内で対向する２つの半導体補助層１２３と、幅Ｌ２の間隙を介して面内で対向する２つの半導体補助層１４４とを形成する（図５Ｈ，図５Ｉ）。さらに、２つの半導体補助層１２３をまたぐように酸化物半導体層１８２Ａを形成するとともに、２つの半導体補助層１４４をまたぐように酸化物半導体層１８２Ｂを形成する（図５Ｈ，図５Ｉ）。このとき、積層されたＣＳ下部電極１２１、ＣＳ絶縁膜１２２および半導体補助層１２３によって、保持容量ＣＳ１が形成される。

次に、例えば、ＣＶＤ法を用いて、酸化物半導体層１８２Ａ，１８２Ｂを含む表面全体に、ゲート絶縁膜１８３を形成する（図５Ｊ）。ゲート絶縁膜１８３は、後にゲート絶縁膜１３５，１３６になる絶縁膜である。続いて、ゲート絶縁膜１８３上に所定のパターンのマスクを形成した後、ドライエッチングにより、ゲート絶縁膜１８３を選択的に除去する。このようにして、酸化物半導体層１８２Ａ上にゲート絶縁膜１３５を形成するとともに、酸化物半導体層１８２Ｂ上にゲート絶縁膜１４５を形成する（図５Ｋ）。その結果、酸化物半導体層１３０，１４０が形成される。

さらに、このときのドライエッチングにより、ＣＳ絶縁膜１１１のうち、ＣＳ下部電極１２１と対向する箇所（ＣＳ絶縁膜１２２）を選択的に除去する。このようにして、ＣＳ絶縁膜１２２に、底面にＣＳ下部電極１２１が露出した開口１１Ａを形成するとともに、開口１１Ａ近傍にある半導体補助層１２３およびソース領域１３２を覆うようにＣＳ絶縁膜１２５を形成する（図１４Ｋ）。その後、マスクを除去する。

次に、例えば、スパッタ法を用いて、ゲート絶縁膜１３５，１４５およびＣＳ絶縁膜１２５を含む表面全体にゲート電極１８４を形成する（図５Ｌ）。ゲート電極１８４は、後にゲート電極１３６，１４６およびＣＳ上部電極１２６になる金属層である。続いて、ゲート電極１８４上に所定のパターンのマスクを形成した後、ドライエッチングにより、ゲート電極１８４を選択的に除去する。このようにして、駆動トランジスタＴＲ１、書込トランジスタＴＲ２および保持容量ＣＳ２を形成する（図５Ｍ）。その後、マスクを除去する。

次に、例えば、スパッタ法を用いて、下部無機膜１５１を形成した後、例えば、ＣＶＤ法を用いて、中間無機膜１５２を形成し、さらに、例えば、スパッタ法を用いて、上部無機膜１５３を形成する（図５Ｎ）。これにより、無機絶縁膜１５０が形成される。ここで、下部無機膜１５１は酸化物半導体層を低抵抗に保つ機能を持つ。そのため、下部無機膜１５１に接しているソース領域１３２は低抵抗に保たれるが、下部無機膜１５１に接しておらず、かつＣＳ絶縁膜１２５に接しているソース領域１２４は高抵抗になり配線としての機能を果たさない。続いて、例えば、塗布により有機絶縁膜１６０を形成した後、アニールを行い、有機絶縁膜１６０を固化させる（図５Ｎ）。

次に、例えば、有機絶縁膜１６０上に所定のパターンのマスクを形成した後、ドライエッチングにより、有機絶縁膜１６０および無機絶縁膜１５０を選択的に除去する。これにより、有機絶縁膜１６０および無機絶縁膜１５０を貫通するコンタクトホール１６１，１６２，１６３を形成する（図５Ｐ）。その後、マスクを除去する。続いて、例えば、スパッタ法を用いて、各コンタクトホール１６１，１６２，１６３を含む表面全体に電極層１８５を形成する（図５Ｑ）。電極層１８５は、後に各引出電極（ソース電極１７１，ドレイン電極１７２，１７３）となる金属層である。続いて、電極層１８５上に所定のパターンのマスクを形成した後、ドライエッチングにより、電極層１８５を選択的に除去する。その後、アニールを行う。これにより、各引出電極（ソース電極１７１，ドレイン電極１７２，１７３）が形成される（図４）。このようにして、ＴＦＴ基板１３が製造される。

[効果]
次に、本実施の形態に係るＴＦＴ基板１３およびそれを備えた有機電界発光装置１における効果について、比較例と対比して説明する。

図６は、比較例に係るＴＦＴ基板２００の断面構成例を表したものである。比較例に係るＴＦＴ基板２００では、保持容量ＣＳは、金属層１７０を介して書込トランジスタＴＲ２に接続されており、ソース配線１４７を介して駆動トランジスタＴＲ１に接続されている。つまり、保持容量ＣＳが駆動トランジスタＴＲ１および書込トランジスタＴＲ２とは別個に設けられている。そのため、保持容量を確保しつつ、精細度を高くすることが容易ではない。

一方、本実施の形態では、ＣＳ絶縁膜１２２を介したＣＳ下部電極１２１と、ソース領域１３２に接して設けられた半導体補助層１２３とによって保持容量ＣＳ１が形成される。このように、本実施の形態では、書込トランジスタＴＲ２の一部が保持容量ＣＳ１の一部を兼ねている。これにより、保持容量ＣＳ１を別個に設けた場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

また、本実施の形態では、ＣＳ下部電極１２１、ＣＳ絶縁膜１２２および半導体補助層１２３を基板１１０側からこの順に積層して構成された積層体によって保持容量ＣＳ１が形成される。これにより、保持容量ＣＳ１を別個に設けた場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

また、本実施の形態では、ＣＳ絶縁膜１２５を介したソース領域１３２とＣＳ上部電極１２６とによって保持容量ＣＳ２が形成される。これにより、保持容量ＣＳ２を別個に設けた場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

また、本実施の形態では、ソース領域１３２、ＣＳ絶縁膜１２５およびＣＳ上部電極１２６を基板１１０側からこの順に積層して構成された積層体によって保持容量ＣＳ２が形成される。これにより、保持容量ＣＳ２を別個に設けた場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

また、本実施の形態では、保持容量ＣＳ２が保持容量ＣＳ１上に設けられている。これにより、保持容量ＣＳ１と保持容量ＣＳ２を平置きした場合と比べて、保持容量を確保しつつ精細度を高くすることができる。

以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

また、例えば、本開示は以下のような構成を取ることができる。
（１）
自発光素子に流れる電流を制御する第１トランジスタと、
前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、
前記第１トランジスタのゲート−ソース間の電圧を保持する保持容量と
を備え、
前記第２トランジスタは、
チャネル領域と、前記第１トランジスタのゲートに電気的に接続された、前記チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、
前記低抵抗領域に接して設けられ、前記低抵抗領域を介した電気的な接続を補助する半導体補助層と
を有し、
前記保持容量は、第１絶縁層を介して前記半導体補助層と対向する位置に設けられた第１金属層を有し、前記第１絶縁層を介した前記第１金属層と前記半導体補助層とによって第１容量を形成する
半導体基板。
（２）
前記第１トランジスタ、前記第２トランジスタおよび前記保持容量を支持する基板を更に備え、
前記保持容量は、前記第１金属層、前記第１絶縁層および前記半導体補助層を前記基板側からこの順に積層して構成された第１積層体によって前記第１容量を形成する
（１）に記載の半導体基板。
（３）
前記保持容量は、前記第１金属層と前記第１トランジスタのゲートとを互いに接続する第２金属層を更に有し、第２絶縁層を介した前記低抵抗領域と前記第２金属層とによって第２容量を形成する
（２）に記載の半導体基板。
（４）
前記保持容量は、前記低抵抗領域、前記第２絶縁層および前記第２金属層を前記基板側からこの順に積層して構成された第２積層体によって前記第２容量を形成する
（３）に記載の半導体基板。
（５）
前記第２積層体は、前記第１積層体上に設けられている
（４）に記載の半導体基板。
（６）
前記半導体補助層は、金属または酸化物半導体を含む
（１）から（５）のいずれか１つに記載の半導体基板。
（７）
半導体基板上に、画素ごとに自発光素子を有する発光パネルと、
前記発光パネルを駆動する駆動回路と
を備え、
前記半導体基板は、
前記自発光素子に流れる電流を制御する第１トランジスタと、
前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、
前記第１トランジスタのゲート−ソース間の電圧を保持する保持容量と
を前記画素ごとに有し、
前記第２トランジスタは、
チャネル領域と、前記第１トランジスタのゲートに電気的に接続された、前記チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、
前記低抵抗領域に接して設けられ、前記低抵抗領域を介した電気的な接続を補助する半導体補助層と
を有し、
前記保持容量は、第１絶縁層を介して前記半導体補助層と対向する位置に設けられた第１金属層を有し、前記第１絶縁層を介した前記第１金属層と前記半導体補助層とによって第１容量を形成する
発光装置。

１…有機電界発光装置、１０…有機電界発光パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１１−１…画素回路、１１−２，１１ｒ，１１ｇ，１１ｂ…有機電界発光素子、１２…表示画素、１３，１５…電極層、１４…有機層、１６…バンク、１８…封止層、２０…コントローラ、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、１１０…基板、１１１…ＣＳ絶縁膜、１２１…ＣＳ下部電極、１２２…ＣＳ絶縁膜、１２３，１４４，１８１…半導体補助層、１２４…ソース領域、１２５…ＣＳ絶縁膜、１２６…ＣＳ上部電極、１３０，１４０，１８２，１８２Ａ，１８２Ｂ…酸化物半導体層、１３１，１４１…チャネル領域、１３３，１４２…ドレイン領域、１３５，１４５，１８３…ゲート絶縁膜、１３６，１４６，１８４…ゲート電極、１４３…ソース領域、１４７…ソース配線、１５０…無機絶縁膜、１５１…下部無機絶縁膜、１５２…中間無機絶縁膜、１５３…上部無機膜、１６０…有機絶縁膜、１６１，１６２，１６３…コンタクトホール、１７０，１８５…金属層、１７１…ソース電極、１７２，１７３…ドレイン電極、１８１Ｈ１，１８１Ｈ２…開口、２００…ＴＦＴ基板、ＣＳ，ＣＳ１，ＣＳ２…保持容量、Ｄｉｎ…映像信号、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｌ１，Ｌ２…幅、ＴＲ１…駆動トランジスタ、ＴＲ２…書込トランジスタ、ＷＳＬ…走査線。

Claims (5)

1. 自発光素子に流れる電流を制御する第１トランジスタと、
   前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、
   前記第１トランジスタのゲート−ソース間の電圧を保持する保持容量と、
   前記第１トランジスタ、前記第２トランジスタおよび前記保持容量を支持する基板と
   を備え、
   前記第２トランジスタは、
   チャネル領域と、前記第１トランジスタのゲートに電気的に接続された、前記チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、
   前記低抵抗領域に接して設けられ、前記低抵抗領域を介した電気的な接続を補助する半導体補助層と
   を有し、
   前記保持容量は、第１絶縁層を介して前記半導体補助層と対向する位置に設けられた第１金属層と、前記第１金属層と前記第１トランジスタのゲートとを互いに接続する第２金属層とを有し、前記第１金属層、前記第１絶縁層および前記半導体補助層を前記基板側からこの順に積層して構成された第１積層体によって第１容量を形成し、第２絶縁層を介した前記低抵抗領域と前記第２金属層とによって第２容量を形成する
   半導体基板。
2. 前記保持容量は、前記低抵抗領域、前記第２絶縁層および前記第２金属層を前記基板側からこの順に積層して構成された第２積層体によって前記第２容量を形成する
   請求項１に記載の半導体基板。
3. 前記第２積層体は、前記第１積層体上に設けられている
   請求項２に記載の半導体基板。
4. 前記半導体補助層は、金属または酸化物半導体を含む
   請求項１から請求項３のいずれか一項に記載の半導体基板。
5. 半導体基板上に、画素ごとに自発光素子を有する発光パネルと、
   前記発光パネルを駆動する駆動回路と
   を備え、
   前記半導体基板は、
   前記自発光素子に流れる電流を制御する第１トランジスタと、
   前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと、
   前記第１トランジスタのゲート−ソース間の電圧を保持する保持容量と
   を前記画素ごとに有し、
   前記半導体基板は、各前記画素の、前記第１トランジスタ、前記第２トランジスタおよび前記保持容量を支持する基板を更に有し、
   前記第２トランジスタは、
   チャネル領域と、前記第１トランジスタのゲートに電気的に接続された、前記チャネル領域より抵抗率の低い低抵抗領域とを含む酸化物半導体層と、
   前記低抵抗領域に接して設けられ、前記低抵抗領域を介した電気的な接続を補助する半導体補助層と
   を有し、
   前記保持容量は、第１絶縁層を介して前記半導体補助層と対向する位置に設けられた第１金属層と、前記第１金属層と前記第１トランジスタのゲートとを互いに接続する第２金属層とを有し、前記第１金属層、前記第１絶縁層および前記半導体補助層を前記基板側からこの順に積層して構成された第１積層体によって第１容量を形成し、第２絶縁層を介した前記低抵抗領域と前記第２金属層とによって第２容量を形成する
   発光装置。