JP6733829B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１２−４３８９１号公報

解決しようとする課題

半導体装置においては、リーク電流等の特性を改善することが好ましい。

一般的開示

本発明の一つの態様においては、第１導電型のドリフト領域を有する半導体基板と、半導体基板に設けられたトランジスタ部と、半導体基板に設けられ、予め定められた配列方向に沿って前記トランジスタ部と配列された隣接素子部と、を備える半導体装置を提供する。トランジスタ部および隣接素子部の双方は、半導体基板の内部においてドリフト領域の上方に設けられた第２導電型のベース領域と、半導体基板の上面からベース領域を貫通し、半導体基板の上面において配列方向と直交する延伸方向に延伸し、内部に導電部が設けられた複数のトレンチ部と、半導体基板の下面側に、トランジスタ部から隣接素子部まで連続して設けられ、ライフタイムキラーを含む第１下面側ライフタイム制御領域と、を有する。第１下面側ライフタイム制御領域は、半導体基板の上面視で、配列方向において、トランジスタ部の全体および隣接素子部の一部に設けられる。

半導体基板の下面側には、半導体基板の下面を基準として第１下面側ライフタイム制御領域よりも深い位置に設けられ、且つ、半導体基板の上面視において第１下面側ライフタイム制御領域と重なって設けられ、ライフタイムキラーを含む第２下面側ライフタイム制御領域をさらに有してよい。第２下面側ライフタイム制御領域は、配列方向において、前記トランジスタ部から前記隣接素子部まで連続して設けられ、且つトランジスタ部の一部および隣接素子部の一部に設けられてよい。

トランジスタ部は、半導体基板の上面側に、ライフタイムキラーを含む上面側ライフタイム制御領域をさらに有してよい。トランジスタ部において、第２下面側ライフタイム制御領域の端部は、上面側ライフタイム制御領域の端部よりも、配列方向における隣接素子部の側に設けられてよい。

トランジスタ部の配列方向における端部において、第１下面側ライフタイム制御領域および第２下面側ライフタイム制御領域は、半導体基板の深さ方向において重なってよい。隣接素子部は、ダイオード部と、配列方向にダイオード部とトランジスタ部とに挟まれた境界部と、を有してよい。第１下面側ライフタイム制御領域および第２下面側ライフタイム制御領域は、境界部において、前記半導体基板の深さ方向において重なってよい。

ダイオード部の配列方向における端部において、第１下面側ライフタイム制御領域および第２下面側ライフタイム制御領域は、半導体基板の深さ方向において重ならなくてよい。上面側ライフタイム制御領域は、半導体基板の上面側に、トランジスタ部から隣接素子部まで、配列方向に連続して設けられてよい。上面側ライフタイム制御領域は、配列方向において、トランジスタ部の一部および隣接素子部の全体に設けられてよい。

半導体装置は、半導体基板の上面視で、複数のトレンチ部と重なって設けられた第２導電型のウェル領域をさらに備えてよい。上面側ライフタイム制御領域の一部は、ウェル領域の端部からウェル領域の外に、延伸方向に予め定められた長さで設けられてよい。予め定められた長さは、半導体基板の深さ方向の厚さよりも大きくてよい。

第２下面側ライフタイム制御領域の一部は、半導体基板の上面視で、ウェル領域の端部からウェル領域の外に、延伸方向に予め定められた長さで設けられてよい。予め定められた長さは、前記半導体基板の深さ方向の厚さよりも大きくてよい。第１下面側ライフタイム制御領域の一部は、半導体基板の上面視で、ウェル領域の端部からウェル領域の外に、延伸方向に予め定められた長さで設けられてよい。予め定められた長さは、半導体基板の深さ方向の厚さよりも大きくてよい。

半導体装置は、トランジスタ部および隣接素子部が設けられた活性部を備えてよい。半導体装置は、上面視において活性部を囲むエッジ終端構造部を備えてよい。エッジ終端構造部の少なくとも一部の領域には、第１下面側ライフタイム制御領域が設けられていなくてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１ａにおけるａ−ａ'断面の一例を示す図である。 図１ｂのｂ−ｂ'断面における上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の一例を示す図である。 比較例の半導体装置１５０の上面を部分的に示す図である。 図２ａにおけるｚ−ｚ'断面の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図３ａのｃ−ｃ'断面における上面側ライフタイム制御領域７２、並びに第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図５ａのｄ−ｄ'断面における上面側ライフタイム制御領域７２、並びに第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５のライフタイムキラー濃度分布を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおけるａ−ａ'断面の他の一例を示す図である。 図１ａにおける半導体装置１００において、ウェル領域１１の外側に位置するエッジ終端構造部９６を含めた上面の一例を示す図である。 図１ｂに示す断面図を、トランジスタ部７０にＹ軸方向正側で隣り合う隣接素子部８０まで含めて示す図である。 図３ａに示す断面図を、トランジスタ部７０にＹ軸方向正側で隣り合う隣接素子部８０まで含めて示す図である。 図５ａに示す断面図を、トランジスタ部７０にＹ軸方向正側で隣り合う隣接素子部８０まで含めて示す図である。 半導体基板１０の上面の構造を示す図である。 半導体基板１０の上面視において、上面側ライフタイム制御領域７２が設けられる範囲を示す図である。 半導体基板１０の上面視において、第１下面側ライフタイム制御領域７４が設けられる範囲を示す図である。 第１下面側ライフタイム制御領域７４が設けられる範囲の他の例を示す図である。 図１１の領域Ａを拡大した上面図である。 図１２におけるｅ−ｅ'断面の一例を示す図である。 図１１におけるｆ−ｆ'断面の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

図１ａは、本実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびトランジスタ部７０と隣り合って設けられた隣接素子部８０を備える半導体チップである。一例としてトランジスタ部７０および隣接素子部８０は、Ｙ軸方向に並んで配置されている。トランジスタ部７０および隣接素子部８０は、Ｙ軸方向において交互に配置されていてよい。トランジスタ部７０および隣接素子部８０は、Ｙ軸方向において接して設けられていてよい。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。隣接素子部８０は、ダイオード部８１を有する。また、隣接素子部８０は、Ｙ軸方向においてダイオード部８１およびトランジスタ部７０に挟まれる境界部９０を有してもよい。図１ａにおいては、隣接素子部８０がダイオード部８１および境界部９０を有する例を示している。ダイオード部８１は、半導体基板の上面において境界部９０またはトランジスタ部７０と接して設けられたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図１ａにおいては、チップ端部周辺のチップ上面を示しており、他の領域を省略している。

また、図１ａにおいては、半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。

本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。

エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が設けられるが、図１ａでは省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。

エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。

ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。

本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部において、ゲート導電部は半導体基板の上面に露出している。ゲートトレンチ部４０は、ゲート導電部の当該露出した部分にて、ゲートランナー４８と接触する。

エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。また、エミッタ電極５２およびゲート金属層５０は、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は、曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲート導電部と接続してよい。

本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板の上面においてＵ字形状を有してよい。即ち、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１１は第２導電型である。ウェル領域１１は、一例としてＰ＋型である。本例のウェル領域１１は、活性領域の端部から、活性領域の内側に向かって予め定められた範囲で設けられる。本例のウェル領域１１は、上面視において、活性領域の端部に配置されたゲート金属層５０およびゲートランナー４８の全体と重なって設けられている。ウェル領域１１は、上面視において、ゲート金属層５０およびゲートランナー４８より、活性領域の内側にも設けられてよい。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１１に設けられる。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われてよい。

トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。ダイオード部８１において、コンタクトホール５４は、ベース領域１４の上方に設けられる。境界部９０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。いずれのコンタクトホール５４も、Ｘ軸方向両端に設けられたベース領域１４およびウェル領域１１の上方には設けられていない。

半導体基板の上面と平行な面内において、Ｙ軸方向には各トレンチ部に接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分（３９、２９）を１つのトレンチ部としてよい。即ち、２つの延伸部分（３９、２９）に挟まれる領域をメサ部としてよい。

トランジスタ部７０においては、第１メサ部６０が設けられる。トランジスタ部７０のメサ部は、全て第１メサ部６０であってよい。境界部９０のメサ部のうち、Ｙ軸方向においてトランジスタ部７０側に配置された１つ以上のメサ部が第１メサ部６０である。本明細書において、トランジスタ部７０側のように、所定の部材側と称した場合、当該部材との距離が近い側を指す。また、境界部９０のメサ部のうち、Ｙ軸方向においてダイオード部８１側に配置された１つ以上のメサ部が第２メサ部６２である。ダイオード部８１においては、隣り合うダミートレンチ部３０に挟まれた領域に第３メサ部６４が設けられる。ダイオード部８１のメサ部は、全て第３メサ部６４であってよい。

一例として、第１メサ部６０、第２メサ部６２および第３メサ部６４の各メサ部において、Ｘ軸方向の両端部には、半導体基板の上面に、第２導電型のベース領域１４が設けられる。本例のベース領域１４は、Ｐ−型である。なお、図１ａは、各メサ部のＸ軸方向の一方の端部のみを示している。

第１メサ部６０の上面には、ゲートトレンチ部４０と接してエミッタ領域１２が設けられる。エミッタ領域１２は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。図１ａにおいては、半導体基板の上面視でコンタクトホール５４と重なるエミッタ領域１２の境界を、破線で示している。

エミッタ領域１２は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、エミッタ領域１２がダミートレンチ部３０と接する。本例のエミッタ領域１２は第１導電型である。本例のエミッタ領域１２は、一例としてＮ＋型である。

第１メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、一例としてＰ＋型である。第１メサ部６０において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向に沿って交互に設けられてよい。コンタクト領域１５は、第１メサ部６０を挟んでＸ軸方向に延伸する２本のトレンチ部の一方から他方まで、Ｙ軸方向に延伸して設けられてよい。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。図１ａにおいては、半導体基板の上面視でコンタクトホール５４と重なるコンタクト領域１５の境界を、破線で示している。

コンタクト領域１５は、ゲートトレンチ部４０と接してよく、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してよく、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。

第２メサ部６２の上面には、コンタクト領域１５が設けられる。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第１メサ部６０の上面に設けられるコンタクト領域１５の面積よりも大きい。一つの第２メサ部６２の上面に設けられるコンタクト領域１５の面積は、一つの第３メサ部６４の上面に設けられるコンタクト領域１５の面積よりも大きくてよい。第２メサ部６２のＸ軸方向における両端部にはベース領域１４が設けられている。第２メサ部６２の上面におけるコンタクト領域１５は、当該両端部のベース領域１４に挟まれる領域全体に設けられてよい。第２メサ部６２に大きい面積のコンタクト領域１５を設けることで、ターンオフ時のキャリアの引き抜きを容易に行うことができる。

第３メサ部６４の上面には、Ｘ軸方向における両端部にコンタクト領域１５が設けられる。また、第３メサ部６４の上面において、当該両端部に設けられるコンタクト領域１５に挟まれる領域には、ベース領域１４が設けられる。ベース領域１４は、Ｘ軸方向において当該コンタクト領域１５に挟まれる領域全体に設けられてよい。

第３メサ部６４には、コンタクト領域１５およびベース領域１４が、第３メサ部６４を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って設けられる。即ち、半導体基板の上面において、第３メサ部６４のＹ軸方向の幅と、第３メサ部６４に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は、等しい。

第３メサ部６４には、エミッタ領域１２が設けられなくてよく、設けられてもよい。本例においては、第３メサ部６４にエミッタ領域１２が設けられない。

本例の半導体装置１００は、ダイオード部８１において、ダミートレンチ部３０が設けられる。隣り合うダミートレンチ部３０のそれぞれの直線状の延伸部分２９は、接続部分３１で接続されてよい。本例の第３メサ部６４は、それぞれのダミートレンチ部３０の延伸部分２９に挟まれる領域である。

ダイオード部８１は、半導体基板の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、一例としてＮ＋型である。図１ａに、半導体基板の上面視でカソード領域８２が設けられる領域を一点鎖線部で示している。ダイオード部８１は、カソード領域８２を半導体基板の上面に投影した領域であってよい。また、カソード領域８２が部分的に設けられた第３メサ部６４全体と、当該第３メサ部６４に接するダミートレンチ部３０とをダイオード部８１に含めてもよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５からＸ軸方向正側に離れていてよい。

半導体基板の下面においてカソード領域８２が設けられていない領域には、第２導電型のコレクタ領域が設けられてよい。本例のコレクタ領域は、一例としてＰ＋型である。ダイオード部８１におけるコンタクトホール５４のＸ軸方向の端部を半導体基板の下面に投影した位置には、コレクタ領域が設けられてよい。

トランジスタ部７０は、コレクタ領域を半導体基板の上面に投影した領域のうち、ゲートトレンチ部４０がＹ軸方向に一定の周期で配置される領域である。本例では、Ｙ軸方向でダイオード部８１に挟まれた領域において、それぞれのダイオード部８１に最も近いゲートトレンチ部４０を、トランジスタ部７０のＹ軸方向における両端とする。また、Ｙ軸方向においてトランジスタ部７０と、ダイオード部８１とに挟まれた領域を境界部９０とする。境界部９０は、２つのダミートレンチ部３０に挟まれた１つ以上のメサ部を有してよい。図１ａにおいては、境界部９０に接するゲートトレンチ部４０と、当該ゲートトレンチ部４０よりもＹ軸方向正側の領域とが、トランジスタ部７０である。トランジスタ部７０のＹ軸方向正側には、図１ａに図示されない境界部９０が存在してよい。図１ａのトランジスタ部７０は、Ｙ軸方向正側の境界部９０（境界部９０が設けられない場合はダイオード部８１）に接するゲートトレンチ部４０から、Ｙ軸方向負側の境界部９０（境界部９０が設けられない場合はダイオード部８１）に接するゲートトレンチ部４０までの領域である。なお、トランジスタ部７０のＹ軸方向の範囲については、図７ａにおいて詳細に説明する。各図においてＸ軸、Ｙ軸、Ｚ軸の各矢印が指す側を正側、矢印とは逆側を負側として説明する場合がある。正側および負側は、当該方向における相対的な位置を指している。

本例の半導体装置１００は、少なくとも一部のメサ部において、蓄積領域１６を有する。蓄積領域１６は、ベース領域１４の下方に設けられたＮ＋型の領域である。図１ａにおいては、上面視において蓄積領域１６が設けられる範囲を破線で示している。

本例の半導体装置１００は、ライフタイムキラーを含む上面側ライフタイム制御領域７２が、半導体基板の深さ方向（Ｚ軸方向）において局所的に設けられている。図１ａにおいて、半導体基板の上面視で、上面側ライフタイム制御領域７２が設けられた領域を破線部で示している。

本例の上面側ライフタイム制御領域７２は、半導体基板の上面側に、トランジスタ部７０から隣接素子部８０まで、Ｙ軸方向に連続して設けられてよい。即ち、上面側ライフタイム制御領域７２は、トランジスタ部７０における境界部９０に接する領域から、境界部９０およびダイオード部８１にわたって、Ｙ軸方向に連続して設けられてよい。

本例の上面側ライフタイム制御領域７２は、Ｘ軸方向においてトランジスタ部７０の少なくとも一部および隣接素子部８０の少なくとも一部に設けられてよい。上面側ライフタイム制御領域７２は、Ｘ軸方向においてトランジスタ部７０の少なくとも一部の第１メサ部６０と、隣接素子部８０の少なくとも一部のメサ部を覆う範囲に設けられてよい。上面側ライフタイム制御領域７２は、ゲート金属層５０と重ならない範囲に設けられてよく、ゲート金属層５０と重なる範囲に設けられてもよい。なお、上面側ライフタイム制御領域７２のＹ軸方向の範囲については、図７ａにおいて詳細に説明する。

また、上面側ライフタイム制御領域７２は、Ｙ軸方向において、トランジスタ部７０の一部に設けられてよい。また、上面側ライフタイム制御領域７２は、隣接素子部８０の全体に設けられてよい。本例の上面側ライフタイム制御領域７２は、トランジスタ部７０のうち、Ｙ軸方向において隣接素子部８０から離れた領域の一部には設けられない。上面側ライフタイム制御領域７２は、隣接素子部８０のＹ軸方向における全範囲と、Ｙ軸方向において隣接素子部８０に接する２つのトランジスタ部７０の一部分とに連続して設けられてよい。

本例の半導体装置１００は、ライフタイムキラーを含む第１下面側ライフタイム制御領域７４が、半導体基板の深さ方向において、上面側ライフタイム制御領域７２の下方に局所的に設けられる。つまり、第１下面側ライフタイム制御領域７４は、半導体基板の上面を基準として、上面側ライフタイム制御領域７２よりも深い位置に設けられている。上面視において第１下面側ライフタイム制御領域７４が設けられる範囲は、上面側ライフタイム制御領域７２と重なる範囲に限定されない。図１ａにおいて、半導体基板の上面視で第１下面側ライフタイム制御領域７４が設けられる領域を破線部で示している。ライフタイムキラーは、キャリアの再結合中心であって、結晶欠陥であってよく、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、転位、ヘリウム、ネオンなどの希ガス元素、白金などの金属元素などでよい。ライフタイムキラーを半導体基板に注入することで、半導体基板中のキャリアのライフタイムを調整できる。

本例の第１下面側ライフタイム制御領域７４は、Ｙ軸方向において、トランジスタ部７０の全体および隣接素子部８０の一部に設けられる。第１下面側ライフタイム制御領域７４は、隣接素子部８０のうち、トランジスタ部７０に接する隣接領域に設けられてよい。第１下面側ライフタイム制御領域７４は、トランジスタ部７０から、隣接素子部８０の当該隣接領域まで連続して設けられる。なお、第１下面側ライフタイム制御領域７４のＹ軸方向の範囲については、図７ａにおいて詳細に説明する。

半導体基板の上面視で、上面側ライフタイム制御領域７２が設けられる領域内のトレンチ部は、全てダミートレンチ部３０であってもよい。この場合、トランジスタ部７０のＹ軸方向における端部には、１つ以上のダミートレンチ部３０が配置される。これにより、上面側から粒子線を注入して上面側ライフタイム制御領域７２を形成する場合でも、粒子線によるゲートトレンチ部４０のゲート絶縁膜へのダメージを避けることができる。このため、上面側ライフタイム制御領域７２内のトレンチ部をダミートレンチ部３０にすることで、ゲート閾値変動やゲート絶縁膜の破壊を防ぐことができる。

図１ｂは、図１ａにおけるａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、トランジスタ部７０のエミッタ領域１２、境界部９０のコンタクト領域１５およびダイオード部８１のベース領域１４を通過するＹＺ面である。本例の半導体装置１００は、ａ−ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。

コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で設けられる。

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。

本例の半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８は、一例としてＮ−型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。

ドリフト領域１８の下方には第１導電型のバッファ領域２０が設けられてよい。本例のバッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

ダイオード部８１は、バッファ領域２０の下方に第１導電型のカソード領域８２を有する。トランジスタ部７０および境界部９０は、バッファ領域２０の下方に第２導電型のコレクタ領域２２を有する。

カソード領域８２は、半導体基板１０の深さ方向において、コレクタ領域２２と同じ深さに設けられてよい。カソード領域８２が、コレクタ領域２２と同じ深さに設けられることにより、ダイオード部８１は、インバータ等の電力変換回路で、他の半導体装置１００のトランジスタ部７０がターンオフする場合に、逆方向に導通する還流電流を流す還流ダイオード（ＦＷＤ）として機能してよい。

コレクタ領域２２は、境界部９０までＹ軸方向に延伸して設けられてよい。コレクタ領域２２は、境界部９０の全体にわたって設けられてよい。本例のコレクタ領域２２は、境界部９０においてダイオード部８１に最も近い第２メサ部６２の下面２３側の領域までＹ軸方向に延伸して設けられてよい。第２メサ部６２の下面２３までコレクタ領域２２が延伸していることにより、トランジスタ部７０のエミッタ領域１２とダイオード部８１のカソード領域８２との距離を確保できる。また、境界部９０のエミッタ領域１２とダイオード部８１のカソード領域８２との距離も確保できる。このため、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２を含むゲート構造部からドリフト領域１８に注入される電子が、ダイオード部８１のカソード領域８２に流出することを防ぐことができる。

本例においては、カソード領域８２が第２メサ部６２の直下まで設けられる場合と比べて、第２メサ部６２のコンタクト領域１５と、ダイオード部８１のカソード領域８２との距離も長くできる。これにより、ダイオード部８１が導通する場合に、ベース領域１４よりも高いドーピング濃度のコンタクト領域１５から、カソード領域８２へ正孔が注入されることを抑えることができる。

第１メサ部６０および第２メサ部６２においては、ドリフト領域１８の上方に第１導電型の蓄積領域１６が設けられてよい。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してよく、接さなくてもよい。

蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６は、ドリフト領域１８と同じ導電型のドーパントが蓄積した領域であってよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。

第１メサ部６０および第２メサ部６２においては、蓄積領域１６の上方に第２導電型のベース領域１４が設けられる。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。

第１メサ部６０においては、ベース領域１４と上面２１との間にエミッタ領域１２が設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してよく、接さなくてもよい。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。

第２メサ部６２においては、蓄積領域１６の上方に第２導電型のコンタクト領域１５が設けられる。第２メサ部６２において、コンタクト領域１５はゲートトレンチ部４０に接して設けられる。第２メサ部６２には、エミッタ領域１２が設けられなくてよい。

第３メサ部６４においては、ドリフト領域１８の上方に第１導電型の蓄積領域１６が設けられてよい。また、第３メサ部６４においては、蓄積領域１６の上方にベース領域１４が設けられてよい。第３メサ部６４においては、エミッタ領域１２は設けられなくてよい。

上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１からドリフト領域１８まで設けられる。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。

ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、図１ｂにおいて、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われる。

本例の半導体装置１００は、半導体基板１０の下面２３側に設けられた第１下面側ライフタイム制御領域７４を有する。本例の第１下面側ライフタイム制御領域７４は、ダイオード部８１の一部から、境界部９０およびトランジスタ部７０にわたってＹ軸方向に連続して設けられている。半導体基板１０の下面２３側とは、上面側ライフタイム制御領域７２よりも下方の領域である。下面２３側とは、半導体基板１０の厚さ方向における中央よりも下側を指してよい。つまり第１下面側ライフタイム制御領域７４は、半導体基板１０の下面２３から、半導体基板１０の厚さＴの１／２の範囲に設けられてよい。同様に、半導体基板１０の上面２１側とは、半導体基板１０の厚さ方向における中央よりも上側を指してよい。つまり半導体基板１０の上面２１側とは、半導体基板１０の上面２１から、半導体基板１０の厚さＴの１／２の範囲を指してよい。第１下面側ライフタイム制御領域７４は、ダイオード部８１のうち、境界部９０に接する領域に設けられ、境界部９０から離れた領域の少なくとも一部には設けられない。即ち、第１下面側ライフタイム制御領域７４のＹ軸方向の端部（図１ｂではＹ軸方向負側の端部Ｋｒｂを示している）は、ダイオード部８１に設けられる。

第１下面側ライフタイム制御領域７４は、Ｙ軸方向においてトランジスタ部７０を挟む２つのダイオード部８１の一方から他方まで、Ｙ軸方向に連続して設けられてよい。この場合、第１下面側ライフタイム制御領域７４は、Ｙ軸方向において、トランジスタ部７０の全体にわたって設けられている。なお、第１下面側ライフタイム制御領域７４のＹ軸方向の範囲については、図７ａにおいて詳細に説明する。

第１下面側ライフタイム制御領域７４は、下面２３から、半導体基板１０の厚さＴの１／３の範囲に設けられてよく、１／４の範囲に設けられてもよい。第１下面側ライフタイム制御領域７４を深い位置に設けることで、トランジスタ部７０のリーク電流を抑制できる。

本例の半導体装置１００は、上面２１側に、上面側ライフタイム制御領域７２を有する。本例の上面側ライフタイム制御領域７２は、トランジスタ部７０の一部から境界部９０およびダイオード部８１にわたって、Ｙ軸方向に連続して設けられている。上面側ライフタイム制御領域７２は、トランジスタ部７０のうち境界部９０に接する領域に設けられ、境界部９０から離れた領域の少なくとも一部には設けられない。即ち、上面側ライフタイム制御領域７２のＹ軸方向の端部（図１ｂでは、Ｙ軸方向正側の端部Ｋｌｓを示している）は、トランジスタ部７０に設けられる。上面側ライフタイム制御領域７２は、Ｙ軸方向において隣接素子部８０を挟む２つのトランジスタ部７０の一方から他方まで、Ｙ軸方向に連続して設けられてよい。この場合、上面側ライフタイム制御領域７２は、Ｙ軸方向において、隣接素子部８０の全体にわたって設けられている。

上面側ライフタイム制御領域７２は、上面２１から、半導体基板１０の厚さＴの１／３の範囲に設けられてよく、１／４の範囲に設けられてもよい。ただし、上面側ライフタイム制御領域７２は、トレンチ部の底部よりも深い位置に設けられる。上面側ライフタイム制御領域７２を、上面２１を基準として浅い位置に設けることで、ダイオード部８１のベース領域１４からカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善できる。また、境界部９０のドリフト領域１８において、ダイオード部８１よりも高濃度のキャリアが過剰に蓄積されることを防ぎ、境界部９０でのスイッチング時の破壊を防ぐことができる。

上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４は、半導体基板１０の深さ方向において局所的に設けられている。即ち、上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４は、半導体基板１０の他の領域に比べ、欠陥密度が高くなっている。ライフタイムキラーの一例は、所定の深さ位置に注入されたヘリウムである。ヘリウムを注入することで、半導体基板１０の内部に結晶欠陥を形成できる。

ライフタイムキラーを半導体基板１０に注入することで、ドリフト領域１８に生じる少数キャリアである正孔のキャリアライフタイムを短くできる。一方で、結晶欠陥等に起因してトランジスタ部７０のリーク電流をもたらし得る。上面側ライフタイム制御領域７２は、上面２１を基準として、半導体基板１０の深さ方向に浅い位置に設けられるので、第１下面側ライフタイム制御領域７４よりもトランジスタ部７０のリーク電流をもたらし易い。本例の半導体装置１００は、トランジスタ部７０において、境界部９０と接する領域を除き、上面側ライフタイム制御領域７２が存在しないので、上面側ライフタイム制御領域７２がトランジスタ部７０のＹ軸方向全体に存在する場合よりも、トランジスタ部７０のリーク電流を抑制できる。

また、本例の半導体装置１００は、トランジスタ部７０において、境界部９０と接する領域を除き、上面側ライフタイム制御領域７２が存在しないので、上面側ライフタイム制御領域７２がトランジスタ部７０のＹ軸方向全体に存在する場合よりも、キャリアライフタイムを長くできる。このため、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善できる。

上面側ライフタイム制御領域７２に加え、第１下面側ライフタイム制御領域７４が存在する場合、ドリフト領域１８をドリフトするキャリアの一部は、上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４の双方において再結合して消滅する。本例の半導体装置１００は、第１下面側ライフタイム制御領域７４の下面２３からの深さを調整することで、半導体基板１０の下面２３側から注入されたキャリアのライフタイムを調整することできる。例えば、第１下面側ライフタイム制御領域７４と下面２３との距離を小さくすると、下面２３側から注入されたキャリアが第１下面側ライフタイム制御領域７４にとらえられやすくなるので、平均ライフタイムは短くなる。このため、トランジスタ部７０におけるリーク電流への寄与が大きい上面側ライフタイム制御領域７２の濃度および深さ位置を所定の範囲に維持しつつ、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善できる。なお、第１下面側ライフタイム制御領域７４を、Ｙ軸方向においてトランジスタ部７０の全体に設けても、トランジスタ部７０の特性は、オン電圧とターンオフ損失のトレードオフの範囲内で変化する。このため、トランジスタ部７０の特性は悪化しない。

端部Ｒは、ダイオード部８１のＹ軸方向における端部である。本例では、端部Ｒは、カソード領域８２と、コレクタ領域２２との境界部分である。ダイオード部８１は、端部Ｒにおいて、ＸＺ面と平行な端面を有してよい。

幅Ｗａは、上面側ライフタイム制御領域７２のＹ軸方向における端部Ｋｌｓから、端部ＲまでのＹ軸方向の幅である。ライフタイム制御領域の端部は、Ｙ軸方向においてドリフト領域１８からライフタイム制御領域に向けてライフタイムキラーの濃度分布を測定した場合に、ライフタイムキラーの濃度がドリフト領域１８におけるライフタイムキラーの濃度よりも高くなり始める点である。ただし、当該点が不明瞭な場合には、ライフタイムキラーの濃度が、ライフタイム制御領域におけるピーク濃度の半値（または１／１０）となる位置を端部としてもよい。

幅Ｗｂは、第１下面側ライフタイム制御領域７４の端部Ｋｒｂから、端部ＲまでのＹ軸方向の幅である。幅Ｗａは、幅Ｗｂの３倍以上１５倍以下であってよい。幅Ｗａは、９０μｍ以上１５０μｍ以下であってよい。幅Ｗｂは、１０μｍ以上３０μｍ以下であってよい。

本例の半導体装置１００は、第１下面側ライフタイム制御領域７４が、トランジスタ部７０からダイオード部８１まで連続して設けられ、且つトランジスタ部７０の全体およびダイオード部の一部に設けられる。このため、ダイオード部８１が動作する場合に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２から、ダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善できる。

図１ｃは、図１ｂのｂ−ｂ'断面における上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の一例を示す図である。図１ｃにおいて縦軸は、ライフタイムキラー濃度を示す対数軸である。横軸は、半導体基板１０の深さ方向における位置を示す線形軸である。上面側ライフタイム制御領域７２は、ヘリウムイオンを上面２１側から注入した例である。また、第１下面側ライフタイム制御領域７４は、ヘリウムイオンを下面２３側から注入した例である。図１ｂでは、ライフタイム制御領域のライフタイムキラー濃度のピーク位置を×印で示している。ヘリウムイオン等を上面２１側から注入する場合は、ピーク位置より上面２１側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。

第１下面側ライフタイム制御領域７４を、ヘリウムイオンを下面２３側から注入して形成する場合は、ピーク位置よりも下面２３側に、ピーク濃度より低い濃度のライフタイムキラー（ライフタイムキラーのテイル部分）が分布してよい。第１下面側ライフタイム制御領域７４における、このライフタイムキラーのテイル部分７８−２は、ライフタイムキラーの通過領域である。テイル部分７８−２は、ライフタイムキラーの注入面（本例では下面２３）からピーク濃度の位置７６−２まで分布してよい。これに対し、第１下面側ライフタイム制御領域７４におけるライフタイムキラーのピーク濃度位置７６−２を挟む前後の高濃度領域を、ライフタイムキラーの飛程領域と言ってもよい。飛程領域は、ピーク濃度位置７６−２から、濃度がほぼゼロに減衰するエンド位置７７−２までの領域を含んでよい。第１下面側ライフタイム制御領域７４のエンド位置７７−２は、ピーク位置７６−２よりも上面２１側に配置している。

上面側ライフタイム制御領域７２についても同様であり、ヘリウムイオンを上面２１側から注入して形成する場合は、ピーク位置よりも上面２１側に、ピーク濃度より低い濃度のライフタイムキラー（ライフタイムキラーのテイル部分７８−１）が分布してよい。上面側ライフタイム制御領域７２における、このライフタイムキラーのテイル部分７８−１は、ライフタイムキラーの通過領域である。テイル部分７８−１は、ライフタイムキラーの注入面（本例では上面２１）からピーク濃度の位置７６−１まで分布してよい。これに対し、上面側ライフタイム制御領域７２におけるライフタイムキラーのピーク濃度位置７６−１を挟む前後の高濃度領域を、ライフタイムキラーの飛程領域と言ってもよい。飛程領域は、ピーク濃度位置７６−１から、濃度がほぼゼロに減衰するエンド位置７７−１までの領域を含んでよい。上面側ライフタイム制御領域７２のエンド位置７７−１は、ピーク位置７６−１よりも下面２３側に配置している。

第１下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク濃度Ｐ２は、上面側ライフタイム制御領域７２のピーク濃度Ｐ１より高くてよく、低くてもよい。第１下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク濃度Ｐ２は、上面側ライフタイム制御領域７２のライフタイムキラー濃度のピーク濃度Ｐ１よりも２倍から５倍高くてよい。

上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の幅ｗ２より大きくてよい。幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の半値全幅（ＦＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１０％の値における全幅（Ｆ１０％ＷＨＭ）であってよい。あるいは、幅ｗ１およびｗ２は、ピーク濃度Ｐ１またはピーク濃度Ｐ２の１％の値における全幅（Ｆ１％ＷＨＭ）であってよい。

幅ｗ１が幅ｗ２よりも大きい場合は、上面２１から、ピーク濃度Ｐ１の深さ位置Ｄｐ１までの距離が、下面２３から、ピーク濃度Ｐ２の深さ位置Ｄｐ２までの距離より大きくてよい。逆に、幅ｗ１が幅ｗ２よりも小さい場合は、上面２１から、ピーク濃度Ｐ１の深さ位置Ｄｐ１までの距離が、下面２３から、ピーク濃度Ｐ２の深さＤｐ２までの距離より小さくてよい。ピーク濃度の位置を深くする場合、半導体基板１０の深さ方向においてライフタイム制御領域を大きな幅で形成すると、再結合中心の濃度分布がなだらかにできる。これにより、印加電圧の増加によってリーク電流が急激に増加することを防ぐことができる。

なお、図１ｃの縦軸に示される、上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４の濃度分布は、ヘリウム濃度であってもよいし、ヘリウム注入によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等であってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。形成された再結合中心のエネルギー準位（トラップ準位）を介して、キャリアの再結合が促進される。ライフタイムキラー濃度は、トラップ準位密度に対応する。図１ｃの縦軸に示される、上面側ライフタイム制御領域７２および第１下面側ライフタイム制御領域７４の濃度分布は、再結合中心の濃度であってもよく、再結合中心のエネルギー準位の密度であってもよい。

第１下面側ライフタイム制御領域７４のピーク濃度の位置７６−２は、バッファ領域２０よりも上面２１側にあってもよく、バッファ領域２０の内部にあってもよい。本例では、第１下面側ライフタイム制御領域７４のピーク濃度の位置７６−２はバッファ領域２０よりも上面２１側にある。

上面側ライフタイム制御領域７２のピーク濃度の位置７６−１は、トレンチ部の底よりも下面２３側にあってもよく、第１メサ部６０、第２メサ部６２または第３メサ部６４の内部にあってもよい。上述したように、第１メサ部６０、第２メサ部６２または第３メサ部６４は、トレンチ部の底よりも上面２１側の領域である。本例では、上面側ライフタイム制御領域７２のピーク濃度の位置は、トレンチ部の底よりも下面２３側にある。

上面側ライフタイム制御領域７２のピーク濃度の位置は、半導体基板１０の深さ方向における中央（すなわち、上面２１からＴ／２の深さ位置）よりも深い位置に設けられてもよい。この場合は、上面側ライフタイム制御領域７２のテイル部分７８−１が、ピーク濃度位置７６−１よりも上面２１側に設けられてよい。これにより、特にダイオード部８１の上面２１側の蓄積キャリアを低減し、ソフトリカバリを達成できる。

本例においては、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２を、上面側ライフタイム制御領域７２のライフタイムキラー濃度Ｐ１よりも高くすることで、リーク電流に寄与する上面側ライフタイム制御領域７２のライフタイムキラー濃度を維持しつつ、半導体基板１０全体のライフタイムキラー濃度を高めることができる。これにより、トランジスタ部７０のリーク電流特性を維持しつつ、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを調整できる。

図２ａは、比較例の半導体装置１５０の上面を部分的に示す図である。図２ａの半導体装置１５０は、下面２３側に第１下面側ライフタイム制御領域７４が設けられない。上面側ライフタイム制御領域２７２は、半導体基板１０の上面視で図１ａと同じ位置に設けられる。

図２ｂは、図２ａにおけるｚ−ｚ'断面の一例を示す図である。図２ｂに示すように、比較例の半導体装置１５０は、下面２３側に第１下面側ライフタイム制御領域７４が設けられない。上面側ライフタイム制御領域２７２は、ｚ−ｚ'断面において図１ｂと同じ位置に設けられる。

比較例の半導体装置１５０は、第１下面側ライフタイム制御領域７４が設けられないので、ダイオード部８１の動作時にトランジスタ部７０のエミッタ側からの正孔の注入と、注入された正孔のカソード領域８２への流入を抑制することができない。また、第１下面側ライフタイム制御領域７４の深さ等を調整することができない。このため、トランジスタ部７０のリーク電流特性を改善することができず、また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができない。

図３ａは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図３ａに示す半導体装置１００は、図１ｂに示す半導体装置１００において、第２下面側ライフタイム制御領域７５−１がさらに設けられる点で、図１ｂに示す半導体装置１００と異なる。また、第１下面側ライフタイム制御領域７４の端部Ｋｒｂ１が、Ｙ軸方向において境界部９０に設けられる点で、図１ｂに示す半導体装置１００と異なる。

第２下面側ライフタイム制御領域７５−１は、下面２３側に設けられている。第２下面側ライフタイム制御領域７５−１は、下面２３を基準として第１下面側ライフタイム制御領域７４よりも深い位置に設けられる。本例の第２下面側ライフタイム制御領域７５−１は、深さ方向において、第１下面側ライフタイム制御領域７４と、上面側ライフタイム制御領域７２との間に配置されている。第２下面側ライフタイム制御領域７５−１は、半導体基板１０の上面視において第１下面側ライフタイム制御領域７４と重なって設けられてよい。また、第２下面側ライフタイム制御領域７５−１は、トランジスタ部７０から隣接素子部８０まで、Ｙ軸方向に連続して設けられてよい。本例の第２下面側ライフタイム制御領域７５−１のＹ軸方向における一方の端部Ｋｌｂ２はトランジスタ部７０に配置され、他方の端部Ｋｒｂ２は隣接素子部８０に配置されている。より具体的には、端部Ｋｒｂ２は、ダイオード部８１に配置されている。

本例の半導体装置１００において、幅Ｗｂ'は、第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｒｂ２から、端部ＲまでのＹ軸方向の幅である。幅Ｗｃは、上面側ライフタイム制御領域７２のＹ軸方向の端部Ｋｌｓから、第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｌｂ２までのＹ軸方向の幅である。本例の端部Ｋｌｓは、トランジスタ部７０に配置されている。幅Ｗｔｋは、第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｌｂ２から、端部ＲまでのＹ軸方向の幅である。

端部Ｓは、図３ａに示す通り、トランジスタ部７０のＹ軸方向における端部である。本例では、Ｙ軸方向においてダイオード部８１の最も近くに配置されたゲートトレンチ部４０の、Ｙ軸方向における中央を端部Ｓとする。端部Ｓを通過するＸＺ面を、トランジスタ部７０と隣接素子部８０との境界とする。本例の半導体装置１００において、幅Ｗｔは、第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｌｂ２から、端部ＳまでのＹ軸方向の幅である。幅Ｗｋは、第１下面側ライフタイム制御領域７４のＹ軸方向の端部Ｋｒｂ１から、端部ＳまでのＹ軸方向の幅である。端部Ｋｒｂ１は、隣接素子部８０に配置されている。

本例の半導体装置１００において、幅Ｗａは、幅Ｗｂ'の３倍以上１５倍以下であってよい。幅Ｗｃは、幅Ｗａの０．１倍以上０．３倍以下であってよい。幅Ｗｔｋは、幅Ｗａの０．５倍以上０．９倍以下であってよい。幅Ｗｔは、幅Ｗａの０．１倍以上０．３倍以下であってよい。幅Ｗｋは、幅Ｗａの０．０５倍以上０．２倍以下であってよい。

本例の半導体装置１００において、幅Ｗａは、９０μｍ以上１５０μｍ以下であってよい。幅Ｗｂ'は、１０μｍ以上３０μｍ以下であってよい。幅Ｗｃは、２０μｍ以上３０μｍ以下であってよい。幅Ｗｔｋは、８０μｍ以上１２０μｍ以下であってよい。幅ｔは、２０μｍ以上３０μｍ以下であってよい。幅Ｗｋは、１０μｍ以上２０μｍ以下であってよい。

第２下面側ライフタイム制御領域７５−１は、Ｙ軸方向において、トランジスタ部７０から隣接素子部８０まで連続して設けられよい。第２下面側ライフタイム制御領域７５−１は、トランジスタ部７０の一部および隣接素子部８０の一部に設けられてよい。これにより、ダイオード部８１が動作する場合に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２から、ダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善し、さらに境界部９０のスイッチング破壊を防止できる。

トランジスタ部７０において、第２下面側ライフタイム制御領域７５−１の端部Ｋｌｂ２のＹ軸方向における位置は、上面側ライフタイム制御領域７２の端部Ｋｌｓよりも、隣接素子部８０（またはダイオード部８１）側に設けられてよい。つまり、Ｙ軸方向において、第２下面側ライフタイム制御領域７５−１がトランジスタ部７０に設けられる長さは、上面側ライフタイム制御領域７２がトランジスタ部７０に設けられる長さよりも小さい。端部Ｋｌｂ２が端部Ｋｌｓよりも隣接素子部８０側に設けられることで、ダイオード部８１が動作する場合に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２から、ダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善し、さらに境界部９０のスイッチング破壊を防止できる。

コレクタ領域２２は、図３ａにおいてｒ−ｒ'線で示すように、端部Ｋｌｓから端部Ｋｌｂ２へ至る経路の延長線上に設けられてよい。即ち、端部Ｋｌｓと端部Ｋｌｂ２を結ぶ直線は、コレクタ領域２２と交差してよい。当該直線は、第１下面側ライフタイム制御領域７４とも交差してよい。端部Ｋｌｓと端部Ｋｌｂ２を結ぶ直線がコレクタ領域２２と交差するように設けられることで、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、第１下面側ライフタイム制御領域７４等のライフタイム制御領域において再結合して消滅しやすくなる。このため、本例の半導体装置１００は、ダイオード部８１の動作時に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善し、さらに境界部９０のスイッチング破壊を防止できる。

端部Ｓにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、図３ａに示す通り、半導体基板１０の深さ方向において重なってよい。Ｙ軸方向において、トランジスタ部７０のうち境界部９０と接する領域において、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が重なっていてよい。また、境界部９０のうちトランジスタ部７０と接する領域において、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が重なってよい。第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、トランジスタ部７０および境界部９０の両方において重なっていてよい。

本例の半導体装置１００は、端部Ｓにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が半導体基板１０の深さ方向に重なる。このため、端部Ｓにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が半導体基板１０の深さ方向に重ならない場合よりも、トランジスタ部７０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、再結合して消滅しやすくなる。このため、ダイオード部８１の逆回復特性を図１ａに示す半導体装置１００よりも改善し、さらに境界部９０のスイッチング破壊を防止できる。

端部Ｒおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、図３ａに示す通り、半導体基板１０の深さ方向において重ならなくてよい。本例の半導体装置１００は、第２下面側ライフタイム制御領域７５−１が、トランジスタ部７０からダイオード部８１にわたってＹ軸方向に連続して設けられる。このため、端部Ｒにおいて第１下面側ライフタイム制御領域７４が設けられなくても、第２下面側ライフタイム制御領域７５−１の存在により、ダイオード部８１が動作する場合に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善し、さらに境界部９０のスイッチング破壊を防止できる。

第１下面側ライフタイム制御領域７４は、トランジスタ部７０から境界部９０まで、Ｙ軸方向に連続して設けられてよい。第１下面側ライフタイム制御領域７４は、ダイオード部８１に接する境界部９０の一部と、ダイオード部８１には設けられなくてよい。第１下面側ライフタイム制御領域７４が、境界部９０においてダイオード部８１に接する領域に設けられないことで、境界部９０のコレクタ領域２２からダイオード部８１への正孔を注入できる。このため、ダイオード部８１のソフトリカバリ特性を良好にできる。

図３ｂは、図３ａのｃ−ｃ'断面における上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布を示す図である。図３ｂにおいて縦軸は、ライフタイムキラー濃度を示す対数軸である。横軸は、半導体基板１０の深さ方向における位置を示す線形軸である。上面側ライフタイム制御領域７２は、ヘリウムイオンを上面２１側から注入した例である。また、第１下面側ライフタイム制御領域７４は、ヘリウムイオンを下面２３側から注入した例である。図３ａでは、ライフタイム制御領域のライフタイムキラー濃度のピーク位置を×印で示している。ヘリウムイオン等を上面２１側から注入する場合は、ピーク位置より上面２１側に、ピーク濃度より低い濃度のライフタイムキラーが分布してよい。

図３ｂに示すように、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度のピーク濃度Ｐ２は、第１下面側ライフタイム制御領域７４よりも上面２１側に設けられた第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度のピーク値Ｐ３よりも高くてよい。第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２は、第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度Ｐ３の２倍から５倍高くてよい。

上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布の幅ｗ３より大きくてよい。第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布の幅ｗ３は、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の幅ｗ２より大きくてよい。

なお、図３ｂの縦軸に示される、上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１の濃度分布は、ヘリウム濃度であってもよいし、ヘリウム注入によって形成された結晶欠陥密度であってもよい。結晶欠陥は、格子間ヘリウム、空孔、複空孔等であってよい。これらの結晶欠陥により、キャリアの再結合中心が形成される。図３ｂの縦軸に示される、上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１の濃度分布は、再結合中心の濃度であってもよく、再結合中心のエネルギー準位の密度であってもよい。

第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１のピーク濃度の位置７６−２、７６−３は、バッファ領域２０よりも上面２１側にあってもよく、バッファ領域２０の内部にあってもよい。本例では、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１のピーク濃度の位置７６−２、７６−３はバッファ領域２０よりも上面２１側にある。

第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２を第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度Ｐ３よりも高くしてよい。第２下面側ライフタイム制御領域７５−１を設けることで、上面側ライフタイム制御領域７２のライフタイムキラー濃度を高くせずに、半導体基板１０の全体ライフタイムキラー濃度を高くできる。このため、上面側ライフタイム制御領域７２のライフタイムキラーに起因する、トランジスタ部７０のリーク電流特性を、図１ｂに示す半導体装置１００よりも改善できる。また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを良好にできる。

図３ｃは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図３ｃに示す半導体装置１００は、第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｌｂ２が、境界部９０に設けられる点で、図３ａに示す半導体装置１００と異なる。即ち、本例の半導体装置１００は、第２下面側ライフタイム制御領域７５−１が、境界部９０からダイオード部８１にわたってＹ軸方向に連続して設けられる。トランジスタ部７０には、第２下面側ライフタイム制御領域７５−１が設けられていない。第１下面側ライフタイム制御領域７４のＹ軸方向の端部Ｋｒｂ１は、図３ａに示す半導体装置１００と同様に、境界部９０に設けられる。

本例の半導体装置１００において、幅Ｗｃ'は、幅Ｗａの０．１倍以上０．３倍以下であってよい。幅Ｗｔｋ'は、幅Ｗａの０．３倍以上０．８倍以下であってよい。幅Ｗｔ'は、幅Ｗａの０．１倍以上０．３倍以下であってよい。幅Ｗｋ'は、幅Ｗａの０．２５倍以上０．６倍以下であってよい。

本例の半導体装置１００において、幅Ｗｃ'は、５０μｍ以上７０μｍ以下であってよい。幅Ｗｔｋ'は、５０μｍ以上８０μｍ以下であってよい。幅Ｗｔ'は、２０μｍ以上３０μｍ以下であってよい。幅Ｗｋ'は、４０μｍ以上６０μｍ以下であってよい。

本例の半導体装置１００は、図３ｃに示す通り、境界部９０において、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、半導体基板１０の深さ方向において重なる。境界部９０において、トランジスタ部７０と接するトランジスタ側領域には第１下面側ライフタイム制御領域７４が設けられ、第２下面側ライフタイム制御領域７５−１が設けられていなくてよい。境界部９０において、ダイオード部８１と接するダイオード側領域には第２下面側ライフタイム制御領域７５−１が設けられ、第１下面側ライフタイム制御領域７４が設けられていなくてよい。境界部９０において、トランジスタ側領域とダイオード側領域との間の中間領域には、第１下面側ライフタイム制御領域７４と第２下面側ライフタイム制御領域７５−１の両方が設けられてよい。本例の半導体装置１００は、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が境界部９０においてＺ軸方向に重なるので、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、再結合して消滅する。このため、ダイオード部８１の逆回復特性を改善できる。

本例の半導体装置１００は、第２下面側ライフタイム制御領域７５−１が、境界部９０からダイオード部８１にわたってＹ軸方向に連続して設けられる。このため、第１下面側ライフタイム制御領域７４をダイオード部８１に設けなくても、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、図３ａに示す半導体装置１００と同様に、ダイオード部８１の逆回復特性を改善できる。

本例の半導体装置１００は、図３ａに示す半導体装置１００と同様に、第２下面側ライフタイム制御領域７５−１の端部Ｋｌｂ２が、上面側ライフタイム制御領域７２の端部Ｋｌｓよりも、Ｙ軸方向においてダイオード部８１側に設けられる。このため、図３ａに示す半導体装置１００と同様に、ダイオード部８１の逆回復特性を改善できる。

本例の半導体装置１００は、コレクタ領域２２が、図３ｃにおいてｒ−ｒ'線で示すように、端部Ｋｌｓから端部Ｋｌｂへ至る経路の延長線上に設けられる。このため、図３ａに示す半導体装置１００と同様に、ダイオード部８１の逆回復特性を改善できる。第１下面側ライフタイム制御領域７４も、当該経路の延長線上に設けられてよい。

本例の半導体装置１００は、端部Ｒにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、Ｚ軸方向において重ならない。本例の半導体装置１００は、境界部９０からダイオード部８１にわたってＹ軸方向に連続して第２下面側ライフタイム制御領域７５−１が設けられる。このため、第１下面側ライフタイム制御領域７４をダイオード部８１に設けなくても、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、図３ａに示す半導体装置１００と同様に、ダイオード部８１の逆回復特性を改善できる。

本例の半導体装置１００は、図３ａに示す半導体装置１００と同様に、第１下面側ライフタイム制御領域７４は、トランジスタ部７０から境界部９０の一部の領域まで、Ｙ軸方向に連続して設けられてよい。第１下面側ライフタイム制御領域７４は、境界部９０の一部とダイオード部８１では、設けられなくてよい。第１下面側ライフタイム制御領域７４が、境界部９０の一部に設けられないことで、境界部９０のコレクタ領域２２からダイオード部８１への正孔の注入が阻害されない。このため、ダイオード部８１のソフトリカバリ特性を良好にできる。

図４ａは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図４ａに示す半導体装置１００は、第１下面側ライフタイム制御領域７４が、トランジスタ部７０から、ダイオード部８１のうち境界部９０に接する一部の領域まで、Ｙ軸方向に連続して設けられる点で、図３ａに示す半導体装置１００と異なる。第１下面側ライフタイム制御領域７４のＹ軸方向の端部Ｋｒｂ１および第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｒｂ２は、ダイオード部８１に配置されている。端部Ｋｒｂ１および端部Ｋｒｂ２は、Ｙ軸方向における位置が一致してよいが、異なってもよい。

本例の半導体装置１００は、図４ａに示す通り、端部Ｓおよび端部Ｒの双方において、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、半導体基板１０の深さ方向において重なる。本例の第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、Ｙ軸方向において、トランジスタ部７０のうち境界部９０に接する領域と、境界部９０全体と、ダイオード部８１のうち境界部９０に接する領域において、Ｚ軸方向に重なっている。このため、トランジスタ部７０および境界部９０から、ダイオード部８１のカソード領域８２の端部Ｒの近傍に流れる正孔が、図３ａおよび図３ｃに示す半導体装置１００よりも、再結合して消滅しやすくなる。このため、ダイオード部８１の逆回復特性を、図３ａおよび図３ｃに示す半導体装置１００よりも改善できる。

図４ｂは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図４ｂに示す半導体装置１００は、第１下面側ライフタイム制御領域７４が、トランジスタ部７０から、ダイオード部８１のうち境界部９０に接する一部の領域まで、Ｙ軸方向に連続して設けられる点で、図３ｃに示す半導体装置１００と異なる。第１下面側ライフタイム制御領域７４のＹ軸方向の端部Ｋｒｂ１および第２下面側ライフタイム制御領域７５−１のＹ軸方向の端部Ｋｒｂ２は、ダイオード部８１に配置されている。端部Ｋｒｂ１および端部Ｋｒｂ２は、Ｙ軸方向における位置が一致してよいが、異なってもよい。

本例の半導体装置１００は、図４ｂに示す通り、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、端部Ｒにおいて、半導体基板１０の深さ方向に重なる。本例の第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、Ｙ軸方向において、境界部９０のうちダイオード部８１に接する領域と、ダイオード部８１のうち境界部９０に接する領域において、Ｚ軸方向に重なっている。このため、トランジスタ部７０および境界部９０から、ダイオード部８１のカソード領域８２の端部Ｒの近傍に流れる正孔が、図３ａおよび図３ｃに示す半導体装置１００よりも、再結合して消滅しやすくなる。このため、ダイオード部８１の逆回復特性を、図３ａおよび図３ｃに示す半導体装置１００よりも改善できる。

図５ａは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図５ａに示す半導体装置１００は、第２下面側ライフタイム制御領域７５が、Ｚ軸方向に異なる深さで複数設けられる点で、図３ａに示す半導体装置１００と異なる。図５ａは、第２下面側ライフタイム制御領域７５が４つ設けられる一例を示している。本例では、複数の第２下面側ライフタイム制御領域７５を、下面２３側から順番に、第２下面側ライフタイム制御領域７５−１、７５−２、７５−３、７５−４とする。

それぞれの第２下面側ライフタイム制御領域７５は、図５ａに示すように、トランジスタ部７０内に端部Ｋｌｂを有する。より下面２３側に設けられた第２下面側ライフタイム制御領域７５の端部Ｋｌｂの方が、より上面２１側に設けられた第２下面側ライフタイム制御領域７５の端部Ｋｌｂよりも、Ｙ軸方向においてダイオード部８１側に設けられてよい。即ち、図５ａの破線ｔ−ｔ'で示すように、より下面２３側に配置された端部Ｋｌｂほど、Ｙ軸方向においてダイオード部８１側に配置されてよい。

それぞれの第２下面側ライフタイム制御領域７５は、図５ａに示すように、ダイオード部８１内に端部Ｋｒｂを有する。より下面２３側に設けられた第２下面側ライフタイム制御領域７５の端部Ｋｒｂの方が、より上面２１側に設けられた第２下面側ライフタイム制御領域７５の端部Ｋｒｂよりも、トランジスタ部７０から離れて設けられてよい。即ち、図５ａの破線ｕ−ｕ'で示すように、より下面２３側に配置された端部Ｋｒｂほど、Ｙ軸方向においてトランジスタ部７０から離れて配置されてよい。

本例の半導体装置１００は、第２下面側ライフタイム制御領域７５の端部Ｋｌｂが、上面側ライフタイム制御領域７２の端部Ｋｌｓよりもダイオード部８１側に設けられている。また、複数の第２下面側ライフタイム制御領域７５の複数の端部Ｋｌｂは、下面２３に近いほど、ダイオード部８１側に設けられる。このため、ダイオード部８１の動作時に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善できる。なお、複数の第２下面側ライフタイム制御領域７５のＹ軸方向のそれぞれの長さは、相互に異なっていてもよい。

本例の半導体装置１００は、第１下面側ライフタイム制御領域７４のダイオード部８１側のＹ軸方向の端部Ｋｒｂ１が、境界部９０に設けられる。本例の半導体装置１００は、端部Ｓにおいて、第１下面側ライフタイム制御領域７４および２つ以上の第２下面側ライフタイム制御領域７５が、Ｚ軸方向において重なる。端部Ｓにおいては、全ての（本例では４つ）第２下面側ライフタイム制御領域７５がＺ軸方向において重なってよい。本例においては、第２下面側ライフタイム制御領域７５が複数設けられるので、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、図３ａに示す半導体装置１００よりも再結合して消滅しやすくなる。このため、本例の半導体装置１００は、図３ａに示す半導体装置１００よりも、ダイオード部８１の逆回復特性を改善できる。

本例では、図３ａおよび図３ｃに示す半導体装置１００と同様に、第１下面側ライフタイム制御領域７４は、トランジスタ部７０から境界部９０まで、Ｙ軸方向に連続して設けられてよい。また、第１下面側ライフタイム制御領域７４は、ダイオード部８１に接する境界部９０の領域と、ダイオード部８１には設けられなくてよい。第１下面側ライフタイム制御領域７４が、境界部９０の一部およびダイオード部８１に設けられないことで、境界部９０のコレクタ領域２２からダイオード部８１へ正孔を注入できる。このため、ダイオード部８１のソフトリカバリ特性を良好にできる。

図５ｂは、図５ａのｄ−ｄ'断面における上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度分布を示す図である。図５ｂにおいて縦軸は、ライフタイムキラー濃度を示す対数軸である。横軸は、半導体基板１０の深さ方向における位置を示す線形軸である。下面２３側に設けられた第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２は、第１下面側ライフタイム制御領域７４よりも上面２１側に設けられた複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３−１、Ｐ３−２、Ｐ３−３、Ｐ３−４のいずれよりも高くてよい。また、複数の第２下面側ライフタイム制御領域７５に関しては、より下面２３側に設けられた第２下面側ライフタイム制御領域７５ほど、ライフタイムキラー濃度Ｐ３が高くてよい。第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２は、第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３のうちの最大濃度（本例ではＰ３−１）の２倍から５倍高くてよい。

本例の半導体装置１００は、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度Ｐ２を、第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３よりも高く、且つ、複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３を下面２３側ほど高くしている。本例の半導体装置１００は、リーク電流に寄与しやすい上面側ライフタイム制御領域７２のライフタイムキラー濃度Ｐ１を維持しつつ、半導体基板１０全体のライフタイムキラー濃度を高めることができる。これにより、トランジスタ部７０のリーク電流特性を維持しつつ、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを調整できる。

なお、複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３は、上面２１側から下面２３側にかけて、全体的に高くなっていればよい。即ち、第２下面側ライフタイム制御領域７５−３のライフタイムキラー濃度Ｐ３−３が、第２下面側ライフタイム制御領域７５−２のライフタイムキラー濃度Ｐ３−２より高い等、局所的にライフタイムキラー濃度の高低が逆になっていてもよい。複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３のうち、最も下面２３側の第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度Ｐ３−１が最大値であってよい。複数の第２下面側ライフタイム制御領域７５のライフタイムキラー濃度Ｐ３のうち、最も上面２１側の第２下面側ライフタイム制御領域７５−４のライフタイムキラー濃度Ｐ３−４が最小値であってよい。

また、ライフタイムキラー濃度の分布は、各ピーク濃度Ｐ３の間に谷の部分を有する。ライフタイムキラー濃度のそれぞれの谷の部分の濃度の極小値Ｖ３は、下面２３側ほど高くてよい。さらに、最も下面２３側に設けられる第１下面側ライフタイム制御領域７４の濃度のピークＰ２から下面２３までの間におけるライフタイムキラー濃度の極小値は、複数のピークＰ３の間におけるそれぞれの谷の部分の濃度の極小値Ｖ３より高くてよい。

また、それぞれの谷の部分の濃度の極小値Ｖ３は、下面２３側の谷の部分の濃度が、上面２１側の谷の部分の濃度より全体的に高くなっていればよい。即ち、第２下面側ライフタイム制御領域７５―３と第２下面側ライフタイム制御領域７５−４との間の谷の部分のライフタイムキラー濃度が、第２下面側ライフタイム制御領域７５―２と第２下面側ライフタイム制御領域７５−３との間の谷の部分のライフタイムキラー濃度よりも高い等、局所的にライフタイムキラー濃度の高低が逆になっていてもよい。複数の谷の部分のライフタイムキラー濃度Ｖ３のうち、最も下面２３側の谷のライフタイムキラー濃度Ｖ３−１が最大値であってよい。複数の谷の部分のライフタイムキラー濃度Ｖ３のうち、最も上面２１側の谷のライフタイムキラー濃度Ｖ３−４が最小値であってよい。

第２下面側ライフタイム制御領域７５−４のライフタイムキラー濃度分布の幅ｗ３−４は、第２下面側ライフタイム制御領域７５−３のライフタイムキラー濃度分布の幅ｗ３−３より大きくてよい。第２下面側ライフタイム制御領域７５−３のライフタイムキラー濃度分布の幅ｗ３−３は、第２下面側ライフタイム制御領域７５−２のライフタイムキラー濃度分布の幅ｗ３−２より大きくてよい。第２下面側ライフタイム制御領域７５−２のライフタイムキラー濃度分布の幅ｗ３−２は、第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布の幅ｗ３−１より大きくてよい。第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布の幅ｗ３−１は、第１下面側ライフタイム制御領域７４のライフタイムキラー濃度分布の幅ｗ２より大きくてよい。上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第２下面側ライフタイム制御領域７５−４のライフタイムキラー濃度分布の幅ｗ３−４より大きくてよい。上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第２下面側ライフタイム制御領域７５−３のライフタイムキラー濃度分布の幅ｗ３−３より大きく、第２下面側ライフタイム制御領域７５−４のライフタイムキラー濃度分布の幅ｗ３−４より小さくてもよい。上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第２下面側ライフタイム制御領域７５−２のライフタイムキラー濃度分布の幅ｗ３−２より大きく、第２下面側ライフタイム制御領域７５−３のライフタイムキラー濃度分布の幅ｗ３−３より小さくてもよい。上面側ライフタイム制御領域７２のライフタイムキラー濃度分布の幅ｗ１は、第２下面側ライフタイム制御領域７５−１のライフタイムキラー濃度分布の幅ｗ３−１より大きく、第２下面側ライフタイム制御領域７５−２のライフタイムキラー濃度分布の幅ｗ３−２より小さくてもよい。

図５ｃは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図５ｃに示す半導体装置１００は、２つ以上の第２下面側ライフタイム制御領域７５のＹ軸方向の端部Ｋｌｂが、それぞれ境界部９０に設けられる点で、図５ａに示す半導体装置１００と異なる。全ての第２下面側ライフタイム制御領域７５のＹ軸方向の端部Ｋｌｂが、境界部９０に設けられてよい。

本例の半導体装置１００は、第１下面側ライフタイム制御領域７４および複数の第２下面側ライフタイム制御領域７５が、境界部９０においてＺ軸方向に重なる。本例においても図５ａに示す半導体装置１００と同様に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、各ライフタイム制御領域において再結合して消滅する。このため、本例の半導体装置１００は、図５ａに示す半導体装置１００と同様に、ダイオード部８１の逆回復特性を改善できる。

図５ｄは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図５ｄに示す半導体装置１００は、第１下面側ライフタイム制御領域７４が、トランジスタ部７０からダイオード部８１にわたってＹ軸方向に連続して設けられる点で、図５ａに示す半導体装置１００と異なる。

本例の半導体装置１００は、図５ｄに示す通り、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５が、トランジスタ部７０からダイオード部８１にわたってＺ軸方向に重なる。このため、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、再結合して消滅しやすくなる。このため、ダイオード部８１の逆回復特性を、図５ａおよび図５ｃに示す半導体装置１００よりも改善できる。本例の第１下面側ライフタイム制御領域７４は、ダイオード部８１内にＹ軸方向の端部Ｋｒｂ１を有する。端部Ｋｒｂ１は、それぞれの第２下面側ライフタイム制御領域７５の端部Ｋｒｂに比べて、トランジスタ部７０から離れて配置されてよい。つまりダイオード部８１において、第１下面側ライフタイム制御領域７４は、それぞれの第２下面側ライフタイム制御領域７５よりも、Ｙ軸方向に長く設けられていてよい。

図５ｅは、図１ａにおけるａ−ａ'断面の他の一例を示す図である。図５ｅに示す半導体装置１００は、第１下面側ライフタイム制御領域７４が、トランジスタ部７０からダイオード部８１にわたってＹ軸方向に連続して設けられる点で、図５ｃに示す半導体装置１００と異なる。

本例の半導体装置１００は、図５ｅに示す通り、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、境界部９０からダイオード部８１にわたってＺ軸方向に重なる。このため、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、図５ａおよび図５ｃに示す半導体装置１００よりも、再結合して消滅しやすくなる。このため、ダイオード部８１の逆回復特性を、図５ａおよび図５ｃに示す半導体装置１００よりも改善できる。

図６は、図１ａにおける半導体装置１００において、ウェル領域１１の外側に位置するエッジ終端構造部９６を含めた上面の一例を示す図である。端部Ｅは、ウェル領域１１のＸ軸方向負側の端であり、且つエッジ終端構造部９６のＸ軸方向正側の端である。また、端部Ｆは、エッジ終端構造部９６のＸ軸方向負側の端である。端部Ｆは、半導体装置１００を含む半導体チップの外周端であってよい。図６において、Ｘ軸方向負側は半導体チップの外周端側を指し、Ｘ軸方向正側は半導体チップの中央側を指す。

エッジ終端構造部９６には、ガードリング９７が設けられてよい。本例において、ガードリング９７はＰ＋型である。ガードリング９７は、トランジスタ部７０の耐圧維持のために設けられる。ガードリング９７は、ウェル領域１１のＸ軸方向負側においては、トランジスタ部７０と隣接素子部８０の配列方向に延伸して設けられてよい。また、ガードリング９７は、半導体基板１０の上面視でＸ軸方向に複数設けられてよい。図６においては、ガードリング９７−１からガードリング９７−４の４つを明示しているが、４つ以上設けられてもよい。本例において、ガードリング９７−４は、ガードリング９７のうち、Ｘ軸方向の最も負側に設けられるガードリングである。

端部Ｇは、上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５のＸ軸方向負側の端である。端部Ｇは、半導体基板１０の上面視で、Ｘ軸方向の最も負側に設けられるガードリング９７−４と、ガードリング９７−４にＸ軸方向正側で隣りあうガードリング９７−３とのＸ軸方向における間に設けられてよい。

上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５は、図６に示すように、ウェル領域１１の外に、Ｘ軸方向に予め定められた長さＬで設けられてよい。図６の例では、端部Ｅから端部ＧまでのＸ軸方向における距離がＬである。長さＬは、半導体基板１０の厚さＴよりも大きくてよい。長さＬは、厚さＴの１．２倍以上であってよい。長さＬが厚さＴよりも大きいことで、トランジスタ部７０の耐圧を維持できる。

上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５の端部ＧのＸ軸方向における位置は、図６において、理解を容易にするため異ならせて示しているが、半導体基板１０の上面視で一致してよい。また、上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５の端部ＧのＸ軸方向における位置は、半導体基板１０の上面視で一致しなくてもよい。即ち、上面側ライフタイム制御領域７２、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５は、端部Ｅからウェル領域１１の外に、Ｘ軸方向に相互に異なる長さで設けられてもよい。

また、第１下面側ライフタイム制御領域７４のＹ軸方向負側の端と、第２下面側ライフタイム制御領域７５のＹ軸方向負側の端のＹ軸方向における位置は、図６において、理解を容易にするため異ならせて示しているが、半導体基板１０の上面視で一致してよい。また、第１下面側ライフタイム制御領域７４のＹ軸方向負側の端と、第２下面側ライフタイム制御領域７５のＹ軸方向負側の端のＹ軸方向における位置は、半導体基板１０の上面視で異なっていてもよい。

図７ａは、図１ｂに示す断面図を、トランジスタ部７０をＹ軸方向に挟む２つの隣接素子部８０−１、８０−２まで含めて示す図である。トランジスタ部７０および隣接素子部８０−２の構造は、図１ｂに示した構造と同様である。つまり、上面側ライフタイム制御領域７２−２が、トランジスタ部７０のうち隣接素子部８０−２に接する一部の領域から、隣接素子部８０−２にわたって、Ｙ軸方向に連続して設けられている。

隣接素子部８０−１と、隣接素子部８０−１に接するトランジスタ部７０の領域とにおける各ライフタイム制御領域は、隣接素子部８０−２と、隣接素子部８０−２に接するトランジスタ部７０の領域とにおける各ライフタイム制御領域を、Ｙ軸方向において反転した構造を有する。つまり、上面側ライフタイム制御領域７２−１が、トランジスタ部７０のうち隣接素子部８０−１に接する一部の領域から、隣接素子部８０−１にわたって、Ｙ軸方向に連続して設けられている。また、図７ａに示す半導体装置１００は、第１下面側ライフタイム制御領域７４が、隣接素子部８０−１から、隣接素子部８０−２まで、Ｙ軸方向に連続して、幅Ｗｂｂにて設けられている。なお、隣接素子部８０−２と、隣接素子部８０−１に接するトランジスタ部７０の領域とにおける各ライフタイム制御領域の構造は、図１ａから図６において説明したいずれかの態様の半導体装置１００と同一であってよい。この場合においても、隣接素子部８０−１と、隣接素子部８０−１に接するトランジスタ部７０の領域とにおける各ライフタイム制御領域は、隣接素子部８０−２と、隣接素子部８０−２に接するトランジスタ部７０の領域とにおける各ライフタイム制御領域を、Ｙ軸方向において反転した構造を有する。

上面側ライフタイム制御領域７２−１は、トランジスタ部７０において端部Ｋｒｓを有する。上面側ライフタイム制御領域７２−２は、トランジスタ部７０において端部Ｋｌｓを有する。Ｙ軸方向において、端部Ｋｒｓと端部Ｋｌｓとの間のトランジスタ部７０には、上面側ライフタイム制御領域７２が設けられない。

幅ＷＩは、トランジスタ部７０のＹ軸方向における幅である。トランジスタ部７０の幅ＷＩは、トランジスタ部７０と隣接素子部８０−１との境界から、トランジスタ部７０と隣接素子部８０−２との境界までの幅である。幅ＷＩは、一例として１５００μｍである。

幅Ｗｓは、トランジスタ部７０において、端部Ｋｒｓから端部ＫｌｓまでのＹ軸方向における幅である。半導体基板１０の上面２１側に設けられる上面側ライフタイム制御領域７２は、トランジスタ部７０のリーク電流をもたらし得る。本例においては、幅Ｗｓは、幅ＷＩの９５％以上９９％以下であってよい。即ち、上面側ライフタイム制御領域７２は、幅ＷＩの大半にわたり、設けられなくてよい。これにより、トランジスタ部７０のリーク電流を抑制できる。

第１下面側ライフタイム制御領域７４は、Ｙ軸方向に幅Ｗｂｂにわたって設けられる。幅Ｗｂｂは、幅ＷＩの１０５％以上１２０％以下であってよい。即ち、第１下面側ライフタイム制御領域７４は、Ｙ軸方向においてトランジスタ部７０を含む範囲であって、トランジスタ部７０の幅ＷＩ以上の幅の範囲に設けられてよい。半導体基板１０の下面２３側に設けられる第１下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりもトランジスタ部７０のリーク電流への影響が小さい。このため、第１下面側ライフタイム制御領域７４をトランジスタ部７０のＹ軸方向全体にわたり設けることで、トランジスタ部７０のリーク電流の増大を抑制しつつ、半導体基板１０の全体のライフタイムキラーの量を調整できる。

図７ｂは、図３ａに示す断面図を、トランジスタ部７０をＹ軸方向に挟む２つの隣接素子部８０−１、８０−２まで含めて示す図である。本例では、トランジスタ部７０および隣接素子部８０−２の各ライフタイム制御領域の構造は、図３ａに示した構造と同様である。また、トランジスタ部７０および隣接素子部８０−１の各ライフタイム制御領域は、トランジスタ部７０および隣接素子部８０−２の各ライフタイム制御領域をＹ軸方向に反転した構造を有する。図７ｂに示す半導体装置１００は、第２下面側ライフタイム制御領域７５−１ａ、７５−１ｂがさらに設けられる点で、図７ａに示す半導体装置１００と異なる。また、図７ｂに示す半導体装置１００は、第１下面側ライフタイム制御領域７４の端部Ｋｌｂ１および端部Ｋｒｂ１が、Ｙ軸方向において境界部９０に設けられる点で、図７ａに示す半導体装置１００と異なる。

本例では、第２下面側ライフタイム制御領域７５−１ｂの端部Ｋｌｂ２が、Ｙ軸方向においてトランジスタ部７０に設けられる。また、第２下面側ライフタイム制御領域７５−１ｂの端部Ｋｒｂ２が、Ｙ軸方向においてダイオード部８１−２に設けられる。また、第２下面側ライフタイム制御領域７５−１ａの端部Ｋｒｂ２が、Ｙ軸方向においてトランジスタ部７０に設けられる。また、第２下面側ライフタイム制御領域７５−１ａの端部Ｋｌｂ２が、Ｙ軸方向においてダイオード部８１−１に設けられる。

それぞれの第２下面側ライフタイム制御領域７５−１は、下面２３を基準として、第１下面側ライフタイム制御領域７４よりも深い位置に設けられてよい。それぞれの第２下面側ライフタイム制御領域７５−１は、トランジスタ部７０からダイオード部８１まで、Ｙ軸方向に連続して設けられてよい。それぞれの第２下面側ライフタイム制御領域７５−１は、Ｙ軸方向においてトランジスタ部７０の一部と、隣接素子部８０の一部に設けられてよい。第２下面側ライフタイム制御領域７５−１ｂの端部Ｋｌｂ２は、上面側ライフタイム制御領域７２−２の端部Ｋｌｓよりも、配列方向（Ｙ軸方向）における隣接素子部８０−２側に設けられてよい。第２下面側ライフタイム制御領域７５−１ａの端部Ｋｒｂ２は、上面側ライフタイム制御領域７２−１の端部Ｋｒｓよりも、配列方向（Ｙ軸方向）における隣接素子部８０−１側に設けられてよい。

本例の半導体装置１００は、第２下面側ライフタイム制御領域７５−１が、Ｙ軸方向において、トランジスタ部７０から隣接素子部８０まで連続して設けられ、且つトランジスタ部７０の一部および隣接素子部８０の一部に設けられる。このため、ダイオード部８１が動作する場合に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２から、ダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善できる。

幅Ｗｂｂ'は、第１下面側ライフタイム制御領域７４の端部Ｋｌｂ１から端部Ｋｒｂ１までのＹ軸方向の幅である。本例の第１下面側ライフタイム制御領域７４は、端部Ｋｌｂ１および端部Ｋｒｂ１が、Ｙ軸方向において境界部９０に設けられる。このため、幅Ｗｂｂ'は、図７ａに示す半導体装置１００における幅Ｗｂｂよりも小さい。

それぞれの端部Ｓにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、半導体基板１０の深さ方向において重なってよい。本例の半導体装置１００は、端部Ｓにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１が、半導体基板１０の深さ方向に重なるので、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、再結合して消滅する。このため、ダイオード部８１の逆回復特性を改善できる。

それぞれの端部Ｒにおいて、第１下面側ライフタイム制御領域７４および第２下面側ライフタイム制御領域７５−１は、半導体基板１０の深さ方向において重ならなくてよい。本例の半導体装置１００は、第２下面側ライフタイム制御領域７５−１が、トランジスタ部７０からダイオード部８１にわたってＹ軸方向に連続して設けられる。このため、第１下面側ライフタイム制御領域７４が、Ｙ軸方向にトランジスタ部７０からダイオード部８１まで設けられなくても、第２下面側ライフタイム制御領域７５−１の存在により、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。

図７ｃは、図５ａに示す断面図を、トランジスタ部７０をＹ軸方向に挟む２つの隣接素子部８０−１、８０−２まで含めて示す図である。本例では、トランジスタ部７０および隣接素子部８０−２の各ライフタイム制御領域の構造は、図５ａに示した構造と同様である。また、トランジスタ部７０および隣接素子部８０−１の各ライフタイム制御領域は、トランジスタ部７０および隣接素子部８０−２の各ライフタイム制御領域をＹ軸方向に反転した構造を有する。図７ｃに示す半導体装置１００は、第２下面側ライフタイム制御領域７５が、下面２３を基準として、Ｚ軸方向に異なる深さで複数設けられる点で、図７ｂに示す半導体装置１００と異なる。図７ｃは、第２下面側ライフタイム制御領域７５が４つ設けられる一例を示している。

第２下面側ライフタイム制御領域７５は、図７ｃに示すように、下面２３側に設けられた第２下面側ライフタイム制御領域７５−１の方が、上面２１側に設けられた第２下面側ライフタイム制御領域７５−４よりも、配列方向（Ｙ軸方向）における隣接素子部８０の側に設けられてよい。即ち、第２下面側ライフタイム制御領域７５のトランジスタ部７０における端部Ｋｌｂは、下面２３側ほど、Ｙ軸方向において隣接素子部８０の側に設けられてよい。また、第２下面側ライフタイム制御領域７５のダイオード部８１における端部Ｋｒｂは、下面２３側ほど、Ｙ軸方向において隣接素子部８０の側に設けられてよい。

本例の半導体装置１００は、第２下面側ライフタイム制御領域７５の端部Ｋｌｂが、上面側ライフタイム制御領域７２の端部Ｋｌｓよりも、ダイオード部８１側に設けられている。また、複数の第２下面側ライフタイム制御領域７５の複数の端部Ｋｌｂは、下面２３に近いほどダイオード部８１側に設けられる。このため、ダイオード部８１の動作時に、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２への正孔の注入を抑制できる。このため、ダイオード部８１の逆回復特性を改善できる。

本例の半導体装置１００は、複数の第２下面側ライフタイム制御領域７５が、Ｚ軸方向に異なる深さで４つ設けられる。このため、トランジスタ部７０のエミッタ領域１２および境界部９０のエミッタ領域１２からダイオード部８１のカソード領域８２へ移動する正孔の一部は、図７ｂに示す半導体装置１００よりも、再結合して消滅しやすくなる。このため、本例の半導体装置１００は、図７ｂに示す半導体装置１００よりも、ダイオード部８１の逆回復特性を改善できる。なお、複数の第２下面側ライフタイム制御領域７５のＹ軸方向のそれぞれの長さは、相互に異なっていてもよい。

図８は、半導体基板１０の上面の構造を示す図である。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１４０とする。上面視とは、半導体基板１０の上面側からＺ軸と平行に見た場合を指す。

半導体装置１００は、活性部１２０およびエッジ終端構造部９６を備える。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で主電流が流れる領域である。つまり、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。活性部１２０は、半導体基板１０の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極が設けられた領域に挟まれた領域とすることもできる。

活性部１２０には、トランジスタ部７０および隣接素子部８０が設けられている。図８においては、隣接素子部８０としてダイオード部８１だけを示しているが、ダイオード部８１とトランジスタ部７０の間には、境界部９０が設けられていてよい。各上面図において、トランジスタ部７０の領域に記号Ｉ、ダイオード部８１の領域に記号Ｆを付す場合がある。図８に示すように、トランジスタ部７０およびダイオード部８１は、Ｙ軸方向において交互に配置されていてよい。

それぞれのダイオード部８１には、半導体基板１０の下面２３に接する領域にカソード領域８２が設けられている。図８においては、カソード領域８２が設けられた領域を実線で示している。半導体装置１００において、半導体基板１０の下面２３に接する領域のうちカソード領域８２以外の領域は、Ｐ＋型のコレクタ領域である。

ダイオード部８１は、カソード領域８２をＺ軸方向に投影した領域である。本明細書では、カソード領域８２をＺ軸方向に投影した領域を、Ｘ軸方向に活性部１２０の端部、または、ゲートランナー４８まで伸ばした延長領域８３も、ダイオード部８１に含める。活性部１２０において、Ｙ軸方向における両端には、トランジスタ部７０が設けられてよい。

エッジ終端構造部９６は、半導体基板１０の上面において、活性部１２０と半導体基板１０の外周端１４０との間に設けられる。エッジ終端構造部９６は、半導体基板１０の上面において活性部１２０を囲むように環状に配置されてよい。本例のエッジ終端構造部９６は、半導体基板１０の外周端１４０に沿って配置されている。

半導体基板１０の上面において、エッジ終端構造部９６および活性部１２０の間には、ゲート金属層５０が設けられている。ゲート金属層５０と半導体基板１０との間には層間絶縁膜が設けられているが、図８では省略している。

ゲート金属層５０は、半導体基板１０の上面視で、活性部１２０を囲うように設けられてよい。ゲート金属層５０は、活性部１２０の外に設けられるゲートパッド１１６と電気的に接続される。ゲートパッド１１６は、ゲート金属層５０と、活性部１２０との間に配置されてよい。ゲート金属層５０と活性部１２０との間には、エミッタ電極と電気的に接続されるエミッタパッド１１８等のパッドが設けられてよい。ゲート金属層５０は、トランジスタ部７０に電気的に接続され、トランジスタ部７０にゲート電圧を供給する。

ゲートランナー４８は、ゲート金属層５０と、トランジスタ部７０のゲート電極とを電気的に接続する。ゲートランナー４８は、ゲート金属層５０に沿って設けられてよい。本例のゲートランナー４８は、ゲート金属層５０に沿って、活性部１２０を囲んで設けられている。ゲートランナー４８は、ゲート金属層５０と重なるように設けられてよい。この場合、ゲートランナー４８とゲート金属層５０との間には層間絶縁膜が設けられてよい。層間絶縁膜に設けられたコンタクトホールにより、ゲートランナー４８とゲート金属層５０とが接続される。

ゲートランナー４８は、活性部１２０の上方まで延伸して設けられてよい。ゲートランナー４８を活性部１２０の上方まで設けることで、ゲート金属層５０から離れた領域に供給されるゲート電圧の遅延および減衰を抑制できる。少なくとも一つのゲートランナー４８は、活性部１２０をＹ軸方向に横断して設けられてよい。つまり活性部１２０は、ゲートランナー４８によりＸ軸方向に分割されてよい。活性部１２０のそれぞれの分割領域には、トランジスタ部７０およびダイオード部８１がＹ軸方向に交互に配置されている。

本例の半導体装置１００は、温度センス部１１０、温度センス配線１１２および温度測定用パッド１１４を備える。温度センス部１１０は、活性部１２０の上方に設けられる。温度センス部１１０は、半導体基板１０の上面視で、活性部１２０の中央に設けられてよい。温度センス部１１０は、活性部１２０の温度を検知する。温度センス部１１０は、単結晶または多結晶のシリコンで形成されるＰＮ型温度センスダイオードであってよい。

温度センス配線１１２は、半導体基板１０の上面視で、活性部１２０の上方に設けられる。温度センス配線１１２は、温度センス部１１０と接続される。温度センス配線１１２は、半導体基板１０の上面において活性部１２０と外周端１４０との間の領域まで延伸し、温度測定用パッド１１４と接続される。温度センス配線１１２は、ＰＮ型温度センスダイオードのＰ型層に電気的に接続するアノード電極の配線１１２−１と、Ｎ型層に電気的に接続するカソード電極の配線１１２−２とを含んでよい。温度測定用パッド１１４は、アノードパッド１１４−１と、カソードパッド１１４−２とを含んでよい。

図８においては、各ライフタイム制御領域を省略している。それぞれのライフタイム制御領域が設けられる範囲は、図１ａから図７ｃにおいて説明したいずれかの半導体装置１００と同一である。

図９は、半導体基板１０の上面視において、上面側ライフタイム制御領域７２が設けられる範囲を示す図である。図９においては、上面側ライフタイム制御領域７２が設けられる範囲に斜線のハッチングを付している。なお図９においては、図８に示した符号の一部を省略しているが、上面側ライフタイム制御領域７２以外の構成は、図８において説明した例と同一である。

Ｙ軸方向における上面側ライフタイム制御領域７２の範囲は、図１ａから図７ｃにおいて説明したいずれかの半導体装置１００と同一である。Ｘ軸方向において上面側ライフタイム制御領域７２は、ダイオード部８１の全体と重なっていてよい。また、上面側ライフタイム制御領域７２は、延長領域８３の少なくとも一部と重なっていてよい。図９の例では、上面側ライフタイム制御領域７２は、延長領域８３の全体と重なっている。

上面側ライフタイム制御領域７２は、Ｘ軸方向において、ゲート金属層５０と重なる位置まで延伸して設けられていてよい。上面側ライフタイム制御領域７２は、エッジ終端構造部９６と重なる位置にも設けられていてよい。本例の上面側ライフタイム制御領域７２のＸ軸方向の端部は、エッジ終端構造部９６に配置されている。上面側ライフタイム制御領域７２を、Ｘ軸方向においてカソード領域８２よりも外側まで設けることで、エッジ終端構造部９６等からカソード領域８２に流れるキャリアを抑制できる。

図１０は、半導体基板１０の上面視において、第１下面側ライフタイム制御領域７４が設けられる範囲を示す図である。図１０においては、第１下面側ライフタイム制御領域７４が設けられる範囲に斜線のハッチングを付している。Ｙ軸方向における第１下面側ライフタイム制御領域７４の範囲は、図１ａから図７ｃにおいて説明したいずれかの半導体装置１００と同一である。

Ｘ軸方向において第１下面側ライフタイム制御領域７４は、上面側ライフタイム制御領域７２よりも外側まで設けられている。本例において外側とは、外周端１４０に近い側を指す。第１下面側ライフタイム制御領域７４は、上面視において、半導体基板１０の全面に設けられてよい。第１下面側ライフタイム制御領域７４を広範囲に設けることで、エッジ終端構造部９６等からカソード領域８２に流れるキャリアを抑制できる。

図１１は、第１下面側ライフタイム制御領域７４が設けられる範囲の他の例を示す図である。Ｙ軸方向における第１下面側ライフタイム制御領域７４の範囲は、図１ｂ等に示した例と同様である。つまり、第１下面側ライフタイム制御領域７４は、Ｙ軸方向において、トランジスタ部７０（または境界部９０）に接するダイオード部８１の領域には設けられているが、トランジスタ部７０（または境界部９０）から離れたダイオード部８１の領域には設けられていない。図１ｂ等に示すように、Ｙ軸方向において、第１下面側ライフタイム制御領域７４が設けられる範囲と、上面側ライフタイム制御領域７２が設けられる範囲は、部分的に重複している。

Ｙ軸方向において、第１下面側ライフタイム制御領域７４は、エッジ終端構造部９６にも設けられてよい。第１下面側ライフタイム制御領域７４は、外周端１４０まで設けられてもよい。Ｘ軸方向において、第１下面側ライフタイム制御領域７４の範囲は、上面側ライフタイム制御領域７２の範囲と同一であってよく、より広くてもよい。Ｘ軸方向において、第１下面側ライフタイム制御領域７４は、外周端１４０まで設けられていてもよい。

図１２は、図１１の領域Ａを拡大した上面図である。領域Ａは、活性部１２０のＹ軸方向における端部を含む。活性部１２０のＹ軸方向の端部には、トランジスタ部７０が設けられている。本例では、Ｙ軸方向におけるトランジスタ部７０とゲート金属層５０との間に、第１終端領域１５２および第２終端領域１５４が設けられている。半導体装置１００は、第１終端領域１５２および第２終端領域１５４の一方だけを備えていてもよい。第１終端領域１５２および第２終端領域１５４において、半導体基板１０の下面２３にはコレクタ領域２２が設けられている。

図１３は、図１２におけるｅ−ｅ'断面の一例を示す図である。ｅ−ｅ'断面は、ゲート金属層５０、第１終端領域１５２、第２終端領域１５４およびトランジスタ部７０を含むＹＺ断面である。

第２終端領域１５４は、Ｙ軸方向においてトランジスタ部７０と接している。第２終端領域１５４は、Ｙ軸方向に配列された複数のダミートレンチ部３０が設けられている。第２終端領域１５４は、第２メサ部６２が設けられていてよい。つまり、第２終端領域１５４には、コンタクト領域１５の面積が大きいメサ部が設けられてよい。これにより、第２終端領域１５４において正孔が引き抜きやすくなる。このため、外周端１４０側から流れる正孔が、トランジスタ部７０のＹ軸方向の端部近傍に流れるのを抑制できる。

第２終端領域１５４の少なくとも一部のメサ部は、蓄積領域１６が設けられなくてよい。図１２および図１３の例では、第２終端領域１５４において、トランジスタ部７０側の一部のメサ部には蓄積領域１６が設けられ、ゲート金属層５０側の一部のメサ部には蓄積領域１６が設けられていない。

第２終端領域１５４の少なくとも一部のダミートレンチ部３０は、ウェル領域１１の内部に設けられてもよい。図１２および図１３の例では、第２終端領域１５４において、ゲート金属層５０側の一部のダミートレンチ部３０が、ウェル領域１１の内部に設けられている。つまり、活性部１２０において、Ｙ軸方向に配列されたトレンチ部のうち、最も外側に配置されたトレンチ部が、ウェル領域１１の内部に設けられている。これにより、比較的に電界が集中しやすいトレンチ部を保護できる。

第１終端領域１５２は、Ｙ軸方向において第２終端領域１５４とゲート金属層５０間に設けられている。第１終端領域１５２には、トレンチ部が設けられていない。第１終端領域１５２の上面には、コンタクト領域１５が露出していてよい。第１終端領域１５２は、Ｘ軸方向に延伸する複数のコンタクトホール５４を有してよい。コンタクトホール５４は、エミッタ電極５２と、コンタクト領域１５とを接続する。第１終端領域１５２は、上面視においてウェル領域１１と重なって設けられてよい。第１終端領域１５２におけるコンタクトホール５４のＸ軸方向における長さは、トランジスタ部７０におけるコンタクトホール５４のＸ軸方向における長さと同一であってよく、より長くてもよい。

第１終端領域１５２を設けることで、第２終端領域１５４の外側でも正孔を引き抜くことができる。このため、外周端１４０側から流れる正孔が、トランジスタ部７０のＹ軸方向の端部近傍に流れるのを抑制できる。

図１４は、図１１におけるｆ−ｆ'断面の一例を示す図である。ｆ−ｆ'断面は、エッジ終端構造部９６、ゲート金属層５０、第１終端領域１５２、第２終端領域１５４、複数のトランジスタ部７０および複数のダイオード部８１を含むＹＺ断面である。

エッジ終端構造部９６は、複数のガードリング９７を有してよい。本例のガードリング９７は、半導体基板１０の上面２１に設けられたＰ＋型の領域である。ガードリング９７は、ウェル領域１１よりも外側において、活性部１２０を囲んで設けられている。ガードリング９７を設けることで、活性部１２０からの空乏層を、外周端１４０の方向に伸ばすことができる。これにより、活性部１２０の耐圧を向上できる。

エッジ終端構造部９６は、複数のフィールドプレート１６２を有してよい。本例のフィールドプレート１６２は、導電性の材料で形成されている。フィールドプレート１６２は、ガードリング９７の上方に設けられており、ガードリング９７と電気的に接続されてよい。フィールドプレート１６２に電圧を印加することで、ガードリング９７からドリフト領域１８に延びる空乏層を広げることができる。フィールドプレート１６２は、エミッタ電極５２と電気的に接続されてよい。

エッジ終端構造部９６は、チャネルストッパ１６４を有してよい。本例のチャネルストッパ１６４は、半導体基板１０の上面２１に設けられたＮ＋型の領域である。チャネルストッパ１６４は、複数のガードリング９７よりも外側において、ガードリング９７を囲んで設けられている。チャネルストッパ１６４を設けることで、ガードリング９７から伸びる空乏層が、半導体基板１０の外周端１４０に到達することを抑制できる。エッジ終端構造部９６は、チャネルストッパ１６４に接続された電極１６６を有してよい。電極１６６は、エミッタ電極５２と電気的に接続されていてよい。

当該断面においては、第１下面側ライフタイム制御領域７４−ａと、第１下面側ライフタイム制御領域７４−ｂとが設けられている。第１下面側ライフタイム制御領域７４−ｂは、図１ａから図１３において説明した第１下面側ライフタイム制御領域７４と同様である。

第１下面側ライフタイム制御領域７４−ａは、Ｙ軸方向において最も端のトランジスタ部７０−ａの全体に設けられている。第１下面側ライフタイム制御領域７４−ａは、トランジスタ部７０−ａに接するダイオード部８１にも設けられている。

第１下面側ライフタイム制御領域７４−ａは、ゲート金属層５０の下方まで連続して設けられてよい。本例の第１下面側ライフタイム制御領域７４−ａは、Ｙ軸方向において、ゲート金属層５０の全体、第１終端領域１５２の全体、および、第２終端領域１５４の全体に設けられている。本例の第１下面側ライフタイム制御領域７４−ａは、エッジ終端構造部９６の少なくとも一部には設けられていない。本例のエッジ終端構造部９６は、第１下面側ライフタイム制御領域７４が設けられていないキラー無し領域１７２を有する。キラー無し領域１７２を設けることで、ダイオード部８１が逆回復動作をするときに、ハードリカバリーを抑え、逆回復波形の発振を抑えることができる。

キラー無し領域１７２は、第１下面側ライフタイム制御領域７４が設けられていない領域を、Ｚ軸方向に投影した領域である。本例のキラー無し領域１７２には、他のライフタイム制御領域も設けられていない。キラー無し領域１７２は、Ｙ軸方向において、エッジ終端構造部９６の幅の半分以上にわたって設けられてよく、エッジ終端構造部９６の全体にわたって設けられてもよい。キラー無し領域１７２は、半導体基板１０の外周端１４０と接していてよい。

図８から図１４において説明した半導体装置１００においては、第２下面側ライフタイム制御領域７５を省略しているが、図８から図１４において説明した半導体装置１００も、図１ａから図７ｃにおいて説明したいずれかの第２下面側ライフタイム制御領域７５を有してよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・第１メサ部、６２・・・第２メサ部、６４・・・第３メサ部、７０・・・トランジスタ部、７２・・・上面側ライフタイム制御領域、７４・・・第１下面側ライフタイム制御領域、７５・・・第２下面側ライフタイム制御領域、７５−１・・・第２下面側ライフタイム制御領域、７５−２・・・第２下面側ライフタイム制御領域、７５−３・・・第２下面側ライフタイム制御領域、７５−４・・・第２下面側ライフタイム制御領域、７６・・・位置、７７・・・エンド位置、７８・・・テイル部分、８０・・・隣接素子部、８１・・・ダイオード部、８２・・・カソード領域、８３・・・延長領域、９０・・・境界部、９６・・・エッジ終端構造部、９７・・・ガードリング、９７−１・・ガードリング、９７−２、ガードリング、９７−３・・・ガードリング、９７−４・・・ガードリング、９８・・・半導体チップ、１００・・・半導体装置、１１０・・・温度センス部、１１２・・・温度センス配線、１１４・・・温度測定用パッド、１１６・・・ゲートパッド、１１８・・・エミッタパッド、１２０・・・活性部、１４０・・・外周端、１５０・・・半導体装置、１５２・・・第１終端領域、１５４・・・第２終端領域、１６２・・・フィールドプレート、１６４・・・チャネルストッパ、１６６・・・電極、１７２・・・キラー無し領域、２７２・・・上面側ライフタイム制御領域

Claims (13)

1. 第１導電型のドリフト領域を有する半導体基板と、
   前記半導体基板に設けられたトランジスタ部と、
   前記半導体基板に設けられ、予め定められた配列方向に沿って前記トランジスタ部と配列された隣接素子部と、
   を備え、
   前記トランジスタ部および前記隣接素子部の双方は、
   前記半導体基板の内部において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
   前記半導体基板の上面から前記ベース領域を貫通し、前記半導体基板の上面において前記配列方向と直交する延伸方向に延伸し、内部に導電部が設けられた複数のトレンチ部と、
   前記半導体基板の下面側に、前記トランジスタ部から前記隣接素子部まで連続して設けられ、ライフタイムキラーを含む第１下面側ライフタイム制御領域と、
   を有し、
   前記第１下面側ライフタイム制御領域は、前記半導体基板の上面視で、前記配列方向において、前記トランジスタ部の全体および前記隣接素子部の一部に設けられる、
   半導体装置。
2. 前記半導体基板の下面側に、前記半導体基板の下面を基準として前記第１下面側ライフタイム制御領域よりも深い位置に設けられ、且つ、前記半導体基板の上面視において前記第１下面側ライフタイム制御領域と重なって設けられ、ライフタイムキラーを含む第２下面側ライフタイム制御領域をさらに有する、
   請求項１に記載の半導体装置。
3. 前記第２下面側ライフタイム制御領域は、前記配列方向において、前記トランジスタ部から前記隣接素子部まで連続して設けられ、且つ前記トランジスタ部の一部および前記隣接素子部の一部に設けられる、
   請求項２に記載の半導体装置。
4. 前記トランジスタ部の前記配列方向における端部において、前記第１下面側ライフタイム制御領域および前記第２下面側ライフタイム制御領域が、前記半導体基板の深さ方向において重なる、
   請求項２または３に記載の半導体装置。
5. 前記トランジスタ部は、前記半導体基板の上面側に、ライフタイムキラーを含む上面側ライフタイム制御領域をさらに有し、
   前記トランジスタ部において、前記第２下面側ライフタイム制御領域の端部が、前記上面側ライフタイム制御領域の端部よりも、前記配列方向における前記隣接素子部の側に設けられる、
   請求項２から４のいずれか一項に記載の半導体装置。
6. 前記隣接素子部は、ダイオード部と、前記配列方向に前記ダイオード部と前記トランジスタ部とに挟まれた境界部と、を有し、
   前記第１下面側ライフタイム制御領域および前記第２下面側ライフタイム制御領域が、前記境界部において、前記半導体基板の深さ方向において重なる、請求項５に記載の半導体装置。
7. 前記ダイオード部の前記配列方向における端部において、前記第１下面側ライフタイム制御領域および前記第２下面側ライフタイム制御領域が、前記半導体基板の深さ方向において重ならない、
   請求項６に記載の半導体装置。
8. 前記上面側ライフタイム制御領域は、前記半導体基板の上面側に、前記トランジスタ部から前記隣接素子部まで、前記配列方向に連続して設けられる、請求項５から７のいずれか一項に記載の半導体装置。
9. 前記上面側ライフタイム制御領域は、前記配列方向において、前記トランジスタ部の一部および前記隣接素子部の全体に設けられる、請求項５から８のいずれか一項に記載の半導体装置。
10. 前記半導体基板の上面視で、前記複数のトレンチ部と重なって設けられた第２導電型のウェル領域をさらに備え、
    前記上面側ライフタイム制御領域の一部は、前記ウェル領域の端部から前記ウェル領域の外に、前記延伸方向に予め定められた長さで設けられ、
    予め定められた前記長さは、前記半導体基板の深さ方向の厚さよりも大きい、
    請求項５から９のいずれか一項に記載の半導体装置。
11. 前記第２下面側ライフタイム制御領域の一部は、前記半導体基板の上面視で、前記ウェル領域の端部から前記ウェル領域の外に、前記延伸方向に予め定められた長さで設けられ、
    予め定められた前記長さは、前記半導体基板の深さ方向の厚さよりも大きい、
    請求項１０に記載の半導体装置。
12. 前記第１下面側ライフタイム制御領域の一部は、前記半導体基板の上面視で、前記ウェル領域の端部から前記ウェル領域の外に、前記延伸方向に予め定められた長さで設けられ、
    予め定められた前記長さは、前記半導体基板の深さ方向の厚さよりも大きい、
    請求項１０または１１に記載の半導体装置。
13. 前記トランジスタ部および前記隣接素子部が設けられた活性部と、
    前記半導体基板の上面視において前記活性部を囲むエッジ終端構造部と
    を更に備え、
    前記エッジ終端構造部の少なくとも一部の領域には、前記第１下面側ライフタイム制御領域が設けられていない
    請求項１から１２のいずれか一項に記載の半導体装置。

Images