[go: up one dir, main page]

JP6181597B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6181597B2
JP6181597B2 JP2014092438A JP2014092438A JP6181597B2 JP 6181597 B2 JP6181597 B2 JP 6181597B2 JP 2014092438 A JP2014092438 A JP 2014092438A JP 2014092438 A JP2014092438 A JP 2014092438A JP 6181597 B2 JP6181597 B2 JP 6181597B2
Authority
JP
Japan
Prior art keywords
region
igbt
diode
impurity concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014092438A
Other languages
English (en)
Other versions
JP2015211149A (ja
Inventor
康弘 平林
康弘 平林
悟 町田
悟 町田
侑佑 山下
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2014092438A priority Critical patent/JP6181597B2/ja
Priority to PCT/JP2015/055954 priority patent/WO2015166703A1/ja
Priority to US15/119,420 priority patent/US9620499B2/en
Priority to DE112015002028.4T priority patent/DE112015002028B4/de
Priority to CN201580023346.6A priority patent/CN106463529B/zh
Publication of JP2015211149A publication Critical patent/JP2015211149A/ja
Application granted granted Critical
Publication of JP6181597B2 publication Critical patent/JP6181597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/128—Anode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
特許文献１には、ダイオードとＩＧＢＴを有する半導体装置（いわゆる、ＲＣ−ＩＧＢＴ）が開示されている。この半導体装置では、ダイオードのカソード領域とドリフト領域の間に、ｎ型不純物濃度が比較的高いバッファ領域が形成されている。ダイオードがオフしている際には、バッファ領域によって、空乏層がカソード領域まで伸展することが防止される。
特開２００７−２８８１５８号公報
特許文献１に記載されているように、ダイオードとＩＧＢＴが同一の半導体基板に形成されている半導体装置では、ＩＧＢＴがオンする際に、ＩＧＢＴのドリフト層からダイオードのバッファ領域に電子が流入する。このため、ＩＧＢＴがオンする際に、エミッタ‐コレクタ間電圧が一時的に上昇してから、ＩＧＢＴに流れる電流が増加する。このような特性は、スナップバックと呼ばれる。ＩＧＢＴがスナップバックを示すと、ＩＧＢＴの損失が増大し、問題となる。特許文献１の技術では、各半導体層の抵抗率、厚さ及び幅を所定の関係とすることで、スナップバックの発生を抑制している。しかしながら、各半導体層の抵抗率、厚さ及び幅は半導体装置のその他の特性に大きく影響する。このため、特許文献１のように各半導体層の抵抗率、厚さ及び幅に制約を設けると、半導体装置の特性を最適化することができないという問題があった。
本発明の半導体装置は、ＩＧＢＴ領域とダイオード領域を有する半導体基板を有する。ＩＧＢＴ領域内の半導体基板の表面に、エミッタ電極が形成されており、ダイオード領域内の半導体基板の表面に、アノード電極が形成されており、半導体基板の裏面に、裏面電極が形成されている。ＩＧＢＴ領域内に、前記エミッタ電極に接するｎ型のエミッタ領域と、前記エミッタ電極に接するｐ型のボディ領域と、前記ボディ領域によって前記エミッタ領域から分離されているｎ型のＩＧＢＴドリフト領域と、前記ＩＧＢＴドリフト領域によって前記ボディ領域から分離されており、前記裏面電極に接するｐ型のコレクタ領域と、前記ボディ領域に接するゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極が形成されている。ダイオード領域内に、前記アノード電極に接するｐ型のアノード領域と、前記アノード領域に対して前記裏面側で隣接しており、前記ＩＧＢＴドリフト領域と繋がっているｎ型のダイオードドリフト領域と、前記ダイオードドリフト領域に対して前記裏面側で隣接しているｎ型のバッファ領域と、前記バッファ領域に対して前記裏面側で隣接しており、前記裏面電極に接するｎ型のカソード領域が形成されている。前記表面から前記裏面に向かう方向におけるｎ型不純物濃度分布を見たときに、前記カソード領域と前記バッファ領域の境界においてｎ型不純物濃度の極小値が形成されており、前記バッファ領域内にｎ型不純物濃度の極大値が形成されている。前記カソード領域内のｎ型不純物濃度のピーク値及び前記極大値が、前記ダイオードドリフト領域のｎ型不純物濃度よりも高い。前記バッファ領域と前記カソード領域の少なくとも一方に、周囲よりも高濃度に結晶欠陥が分布している結晶欠陥領域が形成されている。前記表面から前記裏面に向かう方向における前記結晶欠陥の濃度分布を見たときの前記結晶欠陥の濃度のピーク値が、前記極大値の位置よりも前記表面側に位置する前記極大値の半分のｎ型不純物濃度を有する位置よりも前記裏面側の領域に形成されている。
この半導体装置では、バッファ領域とカソード領域の少なくとも一方に、バッファ領域またはカソード領域内に結晶欠陥の濃度のピーク値が形成されるように、結晶欠陥領域が形成されている。このように結晶欠陥領域が形成されていると、ＩＧＢＴがオンする際に、ＩＧＢＴドリフト領域からバッファ領域やカソード領域に電子が流れることが抑制される。これによって、スナップバックが抑制される。
実施例１の半導体装置１０の縦断面図。 実施例１の半導体装置１０の深さ方向におけるｎ型不純物と結晶欠陥の濃度分布を示すグラフ。 比較例の半導体装置の縦断面図。 図３の半導体装置のＩＧＢＴの特性を示すグラフ。 結晶欠陥を形成する工程の説明図。 実施例２の半導体装置の縦断面図。 実施例２の半導体装置の深さ方向におけるｎ型不純物と結晶欠陥の濃度分布を示すグラフ。 実施例３の半導体装置の縦断面図。 実施例３の半導体装置の深さ方向におけるｎ型不純物と結晶欠陥の濃度分布を示すグラフ。 実施例４の半導体装置の縦断面図。 実施例４の半導体装置の深さ方向におけるｎ型不純物と結晶欠陥の濃度分布を示すグラフ。 実施例５の半導体装置の深さ方向におけるｎ型不純物と結晶欠陥の濃度分布を示すグラフ。
最初に、実施例の特徴について、以下に列記する。
（特徴１）結晶欠陥の濃度のピーク値が、バッファ領域内に形成されている。バッファ領域はカソード領域よりも、結晶欠陥によって電気抵抗が上昇し易いので、このような態様によれば、より好適にスナップバックを抑制することができる。
（特徴２）結晶欠陥の濃度のピーク値が、極大値の半分のｎ型不純物濃度よりも高いｎ型不純物濃度を有する領域に形成されている。
（特徴３） 半導体基板に荷電粒子を注入することによって結晶欠陥領域を形成する。
図１に示す実施例１の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面（表面）に形成されている。下部電極１６は、半導体基板１２の下面（裏面）に形成されている。
半導体基板１２は、縦型のＩＧＢＴが形成されているＩＧＢＴ領域２０と、縦型のダイオードが形成されているダイオード領域４０を有している。上部電極１４は、ＩＧＢＴのエミッタ電極とダイオードのアノード電極を兼ねている。下部電極１６は、ＩＧＢＴのコレクタ電極とダイオードのカソード電極を兼ねている。
ＩＧＢＴ領域２０内の半導体基板１２内には、エミッタ領域２２、ボディ領域２４、ＩＧＢＴドリフト領域２６、ＩＧＢＴバッファ領域２８及びコレクタ領域３０が形成されている。
エミッタ領域２２は、ｎ型領域であり、半導体基板１２の上面に露出する範囲に形成されている。エミッタ領域２２は、上部電極１４に対してオーミック接続されている。
ボディ領域２４は、ｐ型領域であり、エミッタ領域２２に接している。ボディ領域２４は、半導体基板１２の上面に露出する範囲に形成されている。ボディ領域２４は、エミッタ領域２２の側方からエミッタ領域２２の下側まで伸びている。ボディ領域２４は、ボディコンタクト領域２４ａと、低濃度ボディ領域２４ｂを有している。ボディコンタクト領域２４ａは、高いｐ型不純物濃度を有している。ボディコンタクト領域２４ａは、半導体基板１２の上面に露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度ボディ領域２４ｂは、ボディコンタクト領域２４ａよりも低いｐ型不純物濃度を有している。低濃度ボディ領域２４ｂは、エミッタ領域２２とボディコンタクト領域２４ａの下側に形成されている。
ＩＧＢＴドリフト領域２６は、ｎ型領域であり、ボディ領域２４に接している。ＩＧＢＴドリフト領域２６は、ボディ領域２４の下側に形成されている。ＩＧＢＴドリフト領域２６は、ボディ領域２４によってエミッタ領域２２から分離されている。
ＩＧＢＴバッファ領域２８は、ｎ型領域であり、ＩＧＢＴドリフト領域２６に接している。ＩＧＢＴバッファ領域２８は、ＩＧＢＴドリフト領域２６の下側に形成されている。ＩＧＢＴバッファ領域２８のｎ型不純物濃度は、ＩＧＢＴドリフト領域２６よりも高い。
コレクタ領域３０は、ｐ型領域であり、ＩＧＢＴバッファ領域２８に接している。コレクタ領域３０は、ＩＧＢＴバッファ領域２８の下側に形成されている。コレクタ領域３０は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ領域３０は、下部電極１６に対してオーミック接続されている。コレクタ領域３０は、ＩＧＢＴドリフト領域２６及びＩＧＢＴバッファ領域２８によって、ボディ領域２４から分離されている。
ＩＧＢＴ領域２０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチは、エミッタ領域２２に隣接する位置に形成されている。各トレンチは、ＩＧＢＴドリフト領域２６に達する深さまで伸びている。
ＩＧＢＴ領域２０内の各トレンチの内面は、ゲート絶縁膜３２によって覆われている。また、各トレンチ内には、ゲート電極３４が配置されている。各ゲート電極３４は、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。各ゲート電極３４は、ゲート絶縁膜３２を介して、エミッタ領域２２、低濃度ボディ領域２４ｂ及びＩＧＢＴドリフト領域２６に対向している。各ゲート電極３４の上部には、絶縁膜３６が形成されている。各ゲート電極３４は、絶縁膜３６によって上部電極１４から絶縁されている。
ダイオード領域４０内の半導体基板１２内には、アノード領域４２、ダイオードドリフト領域４４、ダイオードバッファ領域４６及びカソード領域４８が形成されている。
アノード領域４２は、半導体基板１２の上面に露出する範囲に形成されている。アノード領域４２は、アノードコンタクト領域４２ａと低濃度アノード領域４２ｂを有している。アノードコンタクト領域４２ａは、高いｐ型不純物濃度を有している。アノードコンタクト領域４２ａは、半導体基板１２の上面に露出する範囲に形成されており、上部電極１４に対してオーミック接続されている。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａよりも低いｐ型不純物濃度を有している。低濃度アノード領域４２ｂは、アノードコンタクト領域４２ａの側方及び下側に形成されている。
ダイオードドリフト領域４４は、ｎ型領域であり、アノード領域４２に接している。ダイオードドリフト領域４４は、アノード領域４２の下側に形成されている。ダイオードドリフト領域４４のｎ型不純物濃度は、ＩＧＢＴドリフト領域２６のｎ型不純物濃度と略等しい。ダイオードドリフト領域４４は、ＩＧＢＴドリフト領域２６と繋がっている。すなわち、ダイオードドリフト領域４４とＩＧＢＴドリフト領域２６は、互いに繋がった実質的に１つの半導体領域である。
ダイオードバッファ領域４６は、ｎ型領域であり、ダイオードドリフト領域４４に接している。ダイオードバッファ領域４６は、ダイオードドリフト領域４４の下側に形成されている。ダイオードバッファ領域４６のｎ型不純物濃度は、ダイオードドリフト領域４４よりも高い。ダイオードバッファ領域４６のｎ型不純物濃度は、ＩＧＢＴバッファ領域２８のｎ型不純物濃度と略等しい。ダイオードバッファ領域４６は、ＩＧＢＴバッファ領域２８と繋がっている。すなわち、ダイオードバッファ領域４６とＩＧＢＴバッファ領域２８は、互いに繋がった実質的に１つの半導体領域である。
カソード領域４８は、ｎ型領域であり、ダイオードバッファ領域４６に接している。カソード領域４８は、ダイオードバッファ領域４６の下側に形成されている。カソード領域４８のｎ型不純物濃度は、ダイオードドリフト領域４４よりも高い。カソード領域４８は、半導体基板１２の下面に露出する範囲に形成されている。カソード領域４８は、下部電極１６に対してオーミック接続されている。
ダイオード領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチは、ダイオードドリフト領域４４に達する深さまで伸びている。
ダイオード領域４０内の各トレンチの内面は、絶縁膜５２によって覆われている。また、各トレンチ内には、制御電極５４が配置されている。各制御電極５４は、絶縁膜５２によって半導体基板１２から絶縁されている。各制御電極５４は、絶縁膜５２を介して、アノード領域４２及びダイオードドリフト領域４４に対向している。各制御電極５４の上部には、絶縁膜５６が形成されている。各制御電極５４は、絶縁膜５６によって上部電極１４から絶縁されている。
ダイオードバッファ領域４６内には、結晶欠陥領域５０が形成されている。結晶欠陥領域５０は、その周囲の領域（例えば、ダイオードドリフト領域４４やカソード領域４８）に比べて結晶欠陥濃度が高い領域である。結晶欠陥領域５０内の結晶欠陥は、半導体基板１２に対してヘリウムイオン等の荷電粒子を注入することで形成されたものである。このように形成された結晶欠陥は、キャリアの移動を阻害する。したがって、結晶欠陥領域５０は、高い電気抵抗を有している。
図２は、半導体基板１２の深さ方向（上面から下面に向かう方向）におけるダイオード領域４０内のｎ型不純物と結晶欠陥の濃度分布を示している。図２の縦軸は半導体基板１２中における深さ方向の位置を示している。図２の横軸は、ｎ型不純物の濃度と結晶欠陥の濃度を対数により示している。なお、ｎ型不純物の濃度と結晶欠陥の濃度のレンジは異なる。
カソード領域４８内では、半導体基板１２の下面の位置でｎ型不純物濃度がピーク値Ｎ１となっている。ピーク値Ｎ１の位置から上面側に向かうにしたがってｎ型不純物濃度は減少し、カソード領域４８とダイオードバッファ領域４６の境界の位置でｎ型不純物濃度は極小値Ｎ２となる。言い換えると、極小値Ｎ２を有する深さが、カソード領域４８とダイオードバッファ領域４６の境界である。ｎ型不純物濃度は、極小値Ｎ２の位置から上面側に向かうにしたがって増加し、ダイオードバッファ領域４６内で極大値Ｎ３となる。ｎ型不純物濃度は、極大値Ｎ３の位置から上側に向かうにしたがって減少し、ダイオードバッファ領域４６とダイオードドリフト領域４４の境界の位置で値Ｎ４となる。ダイオードドリフト領域４４内では、ｎ型不純物濃度は値Ｎ４で略一定となっている。すなわち、ｎ型不純物濃度が略一定の値Ｎ４で分布している領域がダイオードドリフト領域４４であり、それより下面側に位置し、値Ｎ４よりもｎ型不純物濃度を有する領域がダイオードバッファ領域４６である。極小値Ｎ２は、値Ｎ４よりも高い。極大値Ｎ３は、極小値Ｎ２よりも高い。ピーク値Ｎ１は、極大値Ｎ３よりも高い。
また、図２に示す深さ方向の位置Ｄ１、Ｄ２は、ダイオードバッファ領域４６内において、極大値Ｎ３の半分のｎ型不純物濃度（Ｎ３／２）を有する位置を示している。位置Ｄ１は、極大値Ｎ３の位置よりも上面側に位置し、位置Ｄ２は極大値Ｎ３の位置よりも下面側に位置する。また、図２の領域６０は、位置Ｄ１と位置Ｄ２の間の領域を示している。領域６０内では、ｎ型不純物濃度は、極大値Ｎ３の半分の値よりも高い。
また、図２に示すように、結晶欠陥濃度のピーク値Ｃ１が、ダイオードバッファ領域４６内に形成されている。より詳細には、結晶欠陥濃度のピーク値Ｃ１は、領域６０内に形成されている。
次に、実施例１の半導体装置１０の動作を、比較例の半導体装置と比較しながら説明する。図３は、比較例の半導体装置を示している。図３の半導体装置は、結晶欠陥領域５０を有していない点で実施例１の半導体装置１０と異なる。また、図４は、図３の半導体装置のＩＧＢＴをオンさせる際の特性を示している。このＩＧＢＴを動作させる際には、ゲート電極３４に閾値以上の電圧を印加する。これによって、ゲート絶縁膜３２近傍のボディ領域２４にチャネルが形成される。この状態で、コレクタ電圧（コレクタ‐エミッタ間電圧）を上昇させる。すると、図３の矢印１００に示すように、エミッタ領域２２からＩＧＢＴドリフト領域２６に電子が流入する。この段階では、コレクタ電圧が低いため、コレクタ領域３０とＩＧＢＴバッファ領域２８の境界のｐｎ接合はオンしない。このため、電子が、矢印１０２、１０４に示すように、カソード領域４８を介して下部電極１６に向かって流れる。多くの電子は、矢印１０２に示すように、ＩＧＢＴドリフト領域２６からＩＧＢＴバッファ領域２８に流入し、その後、ダイオードバッファ領域４６とカソード領域４８を経由して下部電極１６に流れる。また、一部の電子は、矢印１０４に示すように、ＩＧＢＴドリフト領域２６からダイオードドリフト領域４４に流入し、その後、ダイオードバッファ領域４６とカソード領域４８を経由して下部電極１６に流れる。このように電流が流れるため、図４に示すように、コレクタ電圧の上昇に従ってコレクタ電流が徐々に上昇する。また、コレクタ電流の上昇に伴って、コレクタ領域３０とＩＧＢＴバッファ領域２８の境界のｐｎ接合への印加電圧も上昇する。コレクタ電圧が図４に示す電圧Ｖ１まで上昇すると、ｐｎ接合がオンする。すると、コレクタ領域３０からＩＧＢＴドリフト領域２６にホールが流入し、伝導度変調現象によってＩＧＢＴドリフト領域２６の抵抗が急減する。このため、図４に示すように、コレクタ電圧が電圧Ｖ２まで急減する。その後は、コレクタ電圧の上昇と共にコレクタ電流が急激に増加する。このように、比較例の半導体装置では、ＩＧＢＴがオンする際に、瞬間的にコレクタ電圧が高い電圧Ｖ１まで上昇する。すなわち、スナップバックが生じる。このため、比較例の半導体装置は、ＩＧＢＴがオンする際の損失が大きい。
これに対し、図１に示す実施例１の半導体装置１０では、ダイオードバッファ領域４６に結晶欠陥領域５０が形成されている。上述したように、結晶欠陥領域５０では電気抵抗が高い。このため、図３の矢印１０２、１０４に示すように電子が流れることが抑制される。したがって、実施例１の半導体装置１０では、図４に示すようなスナップバックが生じ難く、ＩＧＢＴがオンする際の損失が小さい。
次に、半導体装置１０の製造方法について説明する。まず、従来公知の方法によって、図５に示すように、半導体装置１０の下部電極１６以外の構造を形成する。次に、半導体基板１２の下面に向けて、ヘリウムイオンを照射する。ヘリウムイオンは、ダイオードバッファ領域４６内で停止するようにエネルギーを調節して照射する。半導体基板１２の下面に向けて照射されたヘリウムイオンは、半導体基板１２中に注入され、ダイオードバッファ領域４６内で停止する。ヘリウムイオンが停止する際には、その停止位置の近傍に結晶欠陥が形成される。したがって、この方法によれば、ダイオードバッファ領域４６内に高濃度に結晶欠陥（すなわち、結晶欠陥領域５０）が形成される。すなわち、ダイオードバッファ領域４６内に結晶欠陥の濃度のピーク値Ｃ１が形成される。その後、下部電極１６を形成することで、半導体装置１０が完成する。なお、上述した製造方法では、半導体基板１２内にｎ型またはｐ型の各半導体領域を形成してからヘリウムイオンを注入したが、ヘリウムイオンの注入を各半導体領域の形成前に行ってもよい。また、一部の半導体領域をヘリウムイオンの注入前に形成し、残りの半導体領域をヘリウムイオンの注入後に形成してもよい。
なお、上述した実施例１では、結晶欠陥濃度のピーク値Ｃ１が領域６０内に形成されていた。しかしながら、結晶欠陥濃度のピーク値Ｃ１は、図２の位置Ｄ１（すなわち、極大値Ｎ３の半分の濃度を有する位置であって、極大値Ｎ３の位置よりも上面側の位置）よりも下面側の領域６２内であれば、何れの位置にあってもよい。例えば、図６、７に示すように、ピーク値Ｃ１がカソード領域４８内に形成されていてもよい。また、図８、９に示すように、ピーク値Ｃ１が、極小値Ｎ２の深さ（すなわち、ダイオードバッファ領域４６とカソード領域４８の境界）の近傍に形成されていてもよい。これらの構成でも、結晶欠陥によって、図３の矢印１０２、１０４に示すように流れる電流を抑制することができる。すなわち、これらの構成でも、スナップバックを抑制することができる。また、図１０、１１に示すように、結晶欠陥領域５０が、半導体基板１２の深さ方向の広い範囲に形成されていてもよい。このような構成でも、ピーク値Ｃ１が領域６２内にあれば、スナップバックを抑制することができる。但し、結晶欠陥濃度のピーク値Ｃ１は、ダイオードバッファ領域４６内に形成されていることが好ましい。ダイオードバッファ領域４６のｎ型不純物濃度は、カソード領域４８のｎ型不純物濃度よりも低い。このため、ダイオードバッファ領域４６の電気抵抗はカソード領域４８の電気抵抗よりも高い。したがって、比較的少量の結晶欠陥をダイオードバッファ領域４６に形成するだけで、矢印１０２、１０４に示す電子の流れを抑制する程度にダイオードバッファ領域４６の電気抵抗を上昇させることができる。このように結晶欠陥を少量とすることで、結晶欠陥の形成によるダイオードのオン抵抗の上昇を抑制することができる。また、結晶欠陥の形成によるダイオードのリーク電流の増大を抑制することができる。また、結晶欠陥が少量であるので、結晶欠陥形成工程を短時間で実施することができ、半導体装置１０を効率的に製造することが可能となる。また、結晶欠陥濃度のピーク値Ｃ１は、図２に示すように、領域６０内にあることがさらに好ましい。このようにダイオードバッファ領域４６内のｎ型不純物濃度が高い領域６０内に結晶欠陥濃度のピーク値Ｃ１を設けると、領域６０内でピーク値Ｃ１の位置が多少ずれたとしても、スナップバックの抑制効果がそれほど変わらない。このため、量産時に半導体装置１０の特性が安定する。
また、上述した各実施例では、図２のように、半導体基板１２の下面の位置にカソード領域４８内のｎ型不純物濃度のピーク値Ｎ１が形成されていた。しかしながら、図１２に示すように、カソード領域４８の内部の位置にピーク値Ｎ１が形成されていてもよい。
また、上述した各実施例の半導体装置には、ＩＧＢＴバッファ領域２８が形成されていたが、ＩＧＢＴバッファ領域２８が形成されていなくてもよい。すなわち、コレクタ領域３０がＩＧＢＴドリフト領域２６と接していてもよい。
また、上述した各実施例では、単一の上部電極１４が、ＩＧＢＴのエミッタ電極とダイオードのアノード電極として機能していた。しかしながら、半導体基板１２の上面に、互いに分離されたＩＧＢＴのエミッタ電極とダイオードのアノード電極が形成されていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１４：上部電極
１６：下部電極
２０：ＩＧＢＴ領域
２２：エミッタ領域
２４：ボディ領域
２６：ＩＧＢＴドリフト領域
２８：ＩＧＢＴバッファ領域
３０：コレクタ領域
３２：ゲート絶縁膜
３４：ゲート電極
３６：絶縁膜
４０：ダイオード領域
４２：アノード領域
４４：ダイオードドリフト領域
４６：ダイオードバッファ領域
４８：カソード領域
５０：結晶欠陥領域
５２：絶縁膜
５４：制御電極
５６：絶縁膜

Claims (4)

  1. ＩＧＢＴ領域とダイオード領域を有する半導体基板を有し、
    ＩＧＢＴ領域内の半導体基板の表面に、エミッタ電極が形成されており、
    ダイオード領域内の半導体基板の表面に、アノード電極が形成されており、
    半導体基板の裏面に、裏面電極が形成されており、
    ＩＧＢＴ領域内に、
    前記エミッタ電極に接するｎ型のエミッタ領域と、
    前記エミッタ電極に接するｐ型のボディ領域と、
    前記ボディ領域によって前記エミッタ領域から分離されているｎ型のＩＧＢＴドリフト領域と、
    前記ＩＧＢＴドリフト領域によって前記ボディ領域から分離されており、前記裏面電極に接するｐ型のコレクタ領域と、
    前記ボディ領域に接するゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ボディ領域に対向するゲート電極、
    が形成されており、
    ダイオード領域内に、
    前記アノード電極に接するｐ型のアノード領域と、
    前記アノード領域に対して前記裏面側で隣接しており、前記ＩＧＢＴドリフト領域と繋がっているｎ型のダイオードドリフト領域と、
    前記ダイオードドリフト領域に対して前記裏面側で隣接しているｎ型のバッファ領域と、
    前記バッファ領域に対して前記裏面側で隣接しており、前記裏面電極に接するｎ型のカソード領域、
    が形成されており、
    前記表面から前記裏面に向かう方向におけるｎ型不純物濃度分布を見たときに、前記カソード領域と前記バッファ領域の境界においてｎ型不純物濃度の極小値が形成されており、前記バッファ領域内にｎ型不純物濃度の極大値が形成されており、
    前記カソード領域内のｎ型不純物濃度のピーク値及び前記極大値が、前記ダイオードドリフト領域のｎ型不純物濃度よりも高く、
    前記バッファ領域と前記カソード領域の少なくとも一方に、周囲よりも高濃度に結晶欠陥が分布している結晶欠陥領域が形成されており、
    前記表面から前記裏面に向かう方向における前記結晶欠陥の濃度分布を見たときの前記結晶欠陥の濃度のピーク値が、前記極大値の位置よりも前記表面側に位置する前記極大値の半分のｎ型不純物濃度を有する位置よりも前記裏面側の領域に形成されている、
    半導体装置。
  2. 前記結晶欠陥の濃度の前記ピーク値が、前記バッファ領域内に形成されている請求項１の半導体装置。
  3. 前記結晶欠陥の濃度の前記ピーク値が、前記極大値の半分のｎ型不純物濃度よりも高いｎ型不純物濃度を有する領域に形成されている請求項２の半導体装置。
  4. 半導体基板に荷電粒子を注入することによって前記結晶欠陥領域を形成する工程を有する請求項１〜３のいずれか一項に記載の半導体装置を製造する方法。
JP2014092438A 2014-04-28 2014-04-28 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP6181597B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014092438A JP6181597B2 (ja) 2014-04-28 2014-04-28 半導体装置及び半導体装置の製造方法
PCT/JP2015/055954 WO2015166703A1 (ja) 2014-04-28 2015-02-27 半導体装置及び半導体装置の製造方法
US15/119,420 US9620499B2 (en) 2014-04-28 2015-02-27 Semiconductor device and method of manufacturing the semiconductor device
DE112015002028.4T DE112015002028B4 (de) 2014-04-28 2015-02-27 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN201580023346.6A CN106463529B (zh) 2014-04-28 2015-02-27 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014092438A JP6181597B2 (ja) 2014-04-28 2014-04-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015211149A JP2015211149A (ja) 2015-11-24
JP6181597B2 true JP6181597B2 (ja) 2017-08-16

Family

ID=54358444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014092438A Expired - Fee Related JP6181597B2 (ja) 2014-04-28 2014-04-28 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9620499B2 (ja)
JP (1) JP6181597B2 (ja)
CN (1) CN106463529B (ja)
DE (1) DE112015002028B4 (ja)
WO (1) WO2015166703A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112015006128T5 (de) * 2015-02-09 2017-10-26 Mitsubishi Electric Corporation Halbleitervorrichtung
US9960269B2 (en) * 2016-02-02 2018-05-01 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN107851584B (zh) * 2016-02-23 2021-06-11 富士电机株式会社 半导体装置
JP6698487B2 (ja) 2016-09-26 2020-05-27 三菱電機株式会社 半導体装置
JP6547724B2 (ja) * 2016-11-15 2019-07-24 トヨタ自動車株式会社 半導体装置の製造方法
DE112017006214T5 (de) * 2016-12-09 2019-08-29 Kabushiki Kaisha Toshiba Bipolare Transistorvorrichtung mit isoliertem Gate, Herstellungsverfahren für eine Halbleitervorrichtung, und Herstellungsverfahren für eine bipolare Transistorvorrichtung mit isoliertem Gate
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
DE112018001627B4 (de) 2017-11-15 2024-07-11 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2019098271A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
CN110770914B (zh) * 2017-12-14 2024-03-01 富士电机株式会社 半导体装置及其制造方法
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
DE112018007456B4 (de) * 2018-04-11 2024-01-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Halbleiterwafer und Verfahren zum Herstellen einer Halbleitervorrichtung
US10636898B2 (en) 2018-08-15 2020-04-28 Kabushiki Kaisha Toshiba Semiconductor device
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
US20230163120A1 (en) * 2021-11-19 2023-05-25 Intel Corporation Vertical diodes extending through support structures
JP2024162687A (ja) * 2023-05-11 2024-11-21 株式会社デンソー 半導体装置とその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282550B2 (ja) * 1996-11-13 2002-05-13 トヨタ自動車株式会社 半導体装置およびその製造方法
JP4857520B2 (ja) 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5157201B2 (ja) 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP5282822B2 (ja) * 2009-09-07 2013-09-04 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
WO2011030454A1 (ja) * 2009-09-14 2011-03-17 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5499692B2 (ja) 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
WO2012169022A1 (ja) * 2011-06-08 2012-12-13 トヨタ自動車株式会社 半導体装置とその製造方法
CN103582936B (zh) * 2011-06-09 2016-04-20 丰田自动车株式会社 半导体装置以及半导体装置的制造方法
CN103125023B (zh) * 2011-09-28 2016-05-25 丰田自动车株式会社 半导体装置及其制造方法
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
US9397206B2 (en) * 2011-11-09 2016-07-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP5895950B2 (ja) 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN106463529A (zh) 2017-02-22
US20170069625A1 (en) 2017-03-09
JP2015211149A (ja) 2015-11-24
WO2015166703A1 (ja) 2015-11-05
US9620499B2 (en) 2017-04-11
CN106463529B (zh) 2019-11-05
DE112015002028B4 (de) 2020-06-18
DE112015002028T5 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
JP6119593B2 (ja) 半導体装置
JP6154292B2 (ja) 半導体装置及び半導体装置の製造方法
CN109314143B (zh) 半导体装置
US10256234B2 (en) Semiconductor device
WO2015159953A1 (ja) 半導体装置
JP2015153784A (ja) 半導体装置の製造方法及び半導体装置
JP2016058654A (ja) 半導体装置
JP6715567B2 (ja) 半導体装置
JPWO2015104949A1 (ja) 炭化珪素半導体装置
JP6279927B2 (ja) 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
CN103918078A (zh) 半导体装置及其制造方法
JP2016025177A (ja) スイッチング素子
JP2017195224A (ja) スイッチング素子
JP2015179720A (ja) 半導体装置
JPWO2014087499A1 (ja) 半導体装置
CN104282739B (zh) 双极晶体管以及制造双极晶体管的方法
JP2015106695A (ja) 半導体装置及びその製造方法
JP6665713B2 (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
WO2015037101A1 (ja) 半導体装置とその製造方法
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
WO2015186428A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP5418067B2 (ja) 絶縁ゲート型半導体装置
WO2018154963A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170720

R151 Written notification of patent or utility model registration

Ref document number: 6181597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees