[go: up one dir, main page]

JP6694764B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP6694764B2
JP6694764B2 JP2016114737A JP2016114737A JP6694764B2 JP 6694764 B2 JP6694764 B2 JP 6694764B2 JP 2016114737 A JP2016114737 A JP 2016114737A JP 2016114737 A JP2016114737 A JP 2016114737A JP 6694764 B2 JP6694764 B2 JP 6694764B2
Authority
JP
Japan
Prior art keywords
substrate
hole
electronic device
metal film
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016114737A
Other languages
English (en)
Other versions
JP2017220595A (ja
Inventor
新井 淳一
淳一 新井
西脇 正一
正一 西脇
大策 永田
大策 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2016114737A priority Critical patent/JP6694764B2/ja
Priority to US15/613,276 priority patent/US10043717B2/en
Priority to CN201710421664.9A priority patent/CN107481984B/zh
Publication of JP2017220595A publication Critical patent/JP2017220595A/ja
Application granted granted Critical
Publication of JP6694764B2 publication Critical patent/JP6694764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/751Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172Manufacturing their gate conductors
    • H10D84/0177Manufacturing their gate conductors the gate conductors having different materials or different implants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85Complementary IGFETs, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/10787Leads having protrusions, e.g. for retention or insert stop
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/10856Divided leads, e.g. by slot in length direction of lead, or by branching of the lead
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/10871Leads having an integral insert stop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子デバイスに関する。
コンピュータや携帯端末、基地局に用いられる電子機器には、多くの電子デバイスが搭載されている。電子デバイスとしては、水晶振動片などの圧電振動片を備える振動子や発振器が知られている。このような電子デバイスとしては、電子部品を電子回路基板に搭載するとともに、ベース基板から起立した支柱により電子回路基板をベース基板から離間して保持した構成が知られている(例えば、特許文献1参照)。この構成の電子デバイスにおいて、基板どうしは、一方から起立する支柱の先端を他方の孔部に挿入することにより相対的に位置決めされて支柱を介して接合される。
特開2008−85744号公報
しかしながら、接合する基板を互いに位置合わせした際に、支柱の先端が孔部の位置から外れた状態のものがある場合には、かかる支柱の位置を微調整しなければならず、その手間とコストが生じてしまう。このような問題に対しては、孔部の口径をより大きく設定することで対処することも考えられる。しかし、この場合、基板どうしの相対的な位置決めを精度よく行うことが難しくなるため、電子デバイスの外形寸法が製品ごとにバラつくといった問題が生じてしまう。
以上のような事情に鑑み、本発明は、基板どうしの相対的な位置決め精度を確保しつつ、支柱が孔部に容易に挿入可能な構成とすることにより、製造コストの低減が可能な電子デバイスを提供することを目的とする。
本発明では、孔部を備える少なくとも2枚の基板が、孔部に支柱が挿入された状態でそれぞれ離間して保持される電子デバイスであって、少なくとも2枚の基板は、電子部品が搭載される第1基板と、プリント基板に実装される第2基板と、を含み、第2基板に形成される孔部は、その底部に頂点を有する逆円錐状かつ非貫通の孔であって、第1基板側の表面からこの逆円錐状の頂点にかけて傾斜するテーパ面を有し、テーパ面には、その全面にわたって第1金属膜が形成され、支柱の端部と孔部とが第1金属膜上に配置される半田を介して接合される
また、第1基板を覆うカバーと、カバーに接合されてカバーと共に第1基板を収容する収容空間を形成する第3基板と、をさらに備え、支柱は、第3基板を貫通し、第2基板に形成される孔部は、第3基板側の表面に形成されてもよい。
また、本発明では、孔部を備える少なくとも2枚の基板が、孔部に支柱が挿入された状態でそれぞれ離間して保持される電子デバイスであって、少なくとも2枚の基板は、プリント基板に接合される第2基板及び支柱が貫通する第3基板の少なくともいずれか一方の基板と、いずれか一方の基板から起立する支柱に保持されかつ電子部品が搭載される第1基板と、を含み、孔部は、第1基板を貫通する貫通孔であっていずれか一方の基板側の表面から孔部の中心部分に向けて傾斜するテーパ面を有し、支柱が挿通されるとともに、テーパ面に連通する筒状面を有し、筒状面には第2金属膜が形成され
本発明によれば、孔部に支柱を容易に挿入することができるとともに、基板を互いに精度よく位置決めすることができる。このため、電子デバイスの外形寸法精度を確保しつつ製造コストを低減することが可能となり、品質がよく安価な電子デバイスを提供することができる。
第1実施形態に係る電子デバイスの一例を示し、(a)は平面図、(b)は(a)のA−A線に沿った断面図である。 図1に示す電子デバイスの要部断面図である。 図1に示す電子デバイスの製造工程の一部を示す図である。 (a)は第1変形例に係る孔部の構成を示す断面図、(b)は第2変形例に係る孔部の構成を示す断面図である。 第2実施形態に係る電子デバイスの一例を示す断面図である。 第3実施形態に係る電子デバイスの一例を示し、(a)は断面図、(b)は(a)の要部断面図である。 第3変形例に係る孔部の構成を示す断面図である。 第4実施形態に係る電子デバイスの一例を示す断面図である。 第4実施形態に係る電子デバイスの他の例を示す断面図である。
以下、本発明の実施形態について図面を参照しながら説明する。ただし、本発明はこれに限定されるものではない。また、以下の実施形態を説明するため、図面においては一部分を大きくまたは強調して記載するなど適宜縮尺を変更して表現している。また、断面図においてハッチングを施した部分は基板及び金属膜を表している。以下の各図において、XYZ座標系を用いて図中の方向を説明する。このXYZ座標系においては、電子デバイスの上面に平行な平面をXZ平面とする。XZ平面に垂直な方向(電子デバイスの厚さ方向)はY方向と表記する。X方向、Y方向、及びZ方向のそれぞれは、図中の矢印の方向が+方向であり、矢印の方向とは反対の方向が−方向であるものとして説明する。
<第1実施形態>
本実施形態に係る電子デバイス100の一例について、図1(a)及び(b)を用いて説明する。図1(a)は、電子デバイス100の平面図である。図1(b)は、図1(a)のA−A線に沿った断面図である。なお、図1(a)では、後述するカバー50を透過して表している。電子デバイス100は、いわゆる表面実装タイプ(SMD:Surface Mount Device)の構成であり、水晶振動子の周囲温度を一定に保つ恒温槽付水晶発振器(OCXO)である。後述する他の実施形態についても同様である。電子デバイス100は、図1(a)及び(b)に示すように、第1基板(基板)10を備える電子デバイス本体1と、第2基板(基板)20とを有している。
電子デバイス本体1は、第2基板20の+Y側に配置され、第2基板20に接合されている。電子デバイス本体1は、いわゆるピンタイプデバイス(THD:Through Hole Mounting Device)の構成であり、電子製品などのプリント基板にピン状のリード部41aを挿し込んだ状態で実装可能な構成となっている。電子デバイス本体1は、第1基板10と、第3基板(基板)30と、支柱40と、カバー50とを有している。
第1基板10は、矩形の板状に形成されている。第1基板10の長手方向はX方向に平行であり、第1基板10の短手方向はZ方向に平行である。第1基板10としては、ガラスエポキシ基板が用いられるが、これに限定されず、セラミックス基板、ガラス基板、モールド樹脂基板などが用いられてもよい。第1基板10の表面(+Y側の面)10a及び裏面(−Y側の面)10bには、圧電デバイスや半導体デバイスなどの電子部品60が搭載されている。第1基板10の表面10a側には、例えば、水晶振動子61及び発振回路62が搭載されており、裏面10b側には、例えば、ヒーター63、温度センサー64、及び温度制御回路65が、搭載されている。これらの電子部品60は、第1基板10に設けられた回路配線(不図示)に接続されている。なお、これらの電子部品60は、第1基板10の表面10a側及び裏面10b側のいずれか一方側のみに搭載されてもよい。
第1基板10には、例えば4つの角部に、孔部11が形成されている。孔部11は、第1基板10をY方向に貫通する貫通孔であり、それぞれ同一の形状及び寸法の円筒形状に形成されている。孔部11には、それぞれ支柱40が挿入されている。第1基板10は、第3基板30から起立する支柱40により、第3基板30から離間して保持されている。第1基板10の裏面10bは、第3基板30の+Y側の面30d,30cに対向している。第1基板10は、第3基板30と平行に配置されている。
第1基板10の表面10aの孔部11を囲む領域には、それぞれ接続電極12が形成されている。接続電極12は銅めっきにより形成された金属膜である。なお、接続電極12の金属膜は、銅に代えて、金や銀などであってもよい。また、接続電極12は、めっきに代えて、メタルマスクを介した印刷や、スパッタリング、真空蒸着などの手法により形成されてもよい。接続電極12は、第1基板10の回路配線(不図示)に接続されている。
第3基板30は、例えば、鉄やコバール(鉄、ニッケル、コバルトの合金)などの導電性の金属材料が用いられて矩形の板状に形成されている。なお、第3基板30は、金属に代えて、樹脂、セラミックス、ガラスなどから形成されてもよい。第3基板30の長手方向はX方向に平行であり、第3基板30の短手方向はZ方向に平行である。第3基板30は、+Y側の面が周辺部分よりも+Y側に突出する中央部分30Aと、中央部分30Aを囲む周縁部分30Bとを含んで構成されている。周縁部分30Bの+Y側の面30cは、カバー50が接合される接合面である。中央部分30Aの+Y側の面30d及び接合面30cは、いずれもXZ平面に平行となっている。
第3基板30(中央部分30A)は、第3基板30を厚さ方向(Y方向)に貫通する4つの貫通穴31が設けられている。貫通穴31は、中央部分30Aの4つの角部にそれぞれ配置され、支柱40が挿通可能に形成されている。これら4つの貫通穴31のうち+X側かつ+Z側の貫通穴31Aは、支柱40Aが挿通された状態で溶接されることによって気密封止される。これにより、支柱40Aは、第3基板30に固定されるとともに、第3基板30と電気的に接続される。支柱40Aは、いわゆるグランドピンの構成であり、接地に接続される。このため、支柱40Aが第3基板30を介してカバー50に電気的に接続されることにより、電子部品60が電磁気的にシールドされる。上記4つの貫通穴31のうち他の3つの貫通穴31には、支柱40が挿通された後、封止材32が充填される。これにより、貫通穴31はハーメチック封止される。このハーメチック封止により、支柱40が第3基板30に固定される。封止材32としては、例えばガラス材や樹脂材などの非導電性の材料が用いられる。これにより、支柱40と第3基板30との電気的な接続が防止される。
支柱40は、電子デバイス本体1において例えば4本設置されている。支柱40は、Y方向に直線状に延びる軸部41を有している。軸部41は、円柱形状であるが、これに限定されず、角柱形状などであってもよい。軸部41は、第3基板30をY方向に貫通している。軸部41のうち、第3基板30の中央部分30Aから+Y方向に延びるインナーリード部41aには、軸部41の側面(周面)から軸方向に直交する方向(XZ平面に平行な方向)に突出するフランジ部42が設けられている。支柱40が第1基板10の裏面10b側から孔部11に挿入された際に、フランジ部42は、第1基板10の裏面10bに係止されるストッパーとして機能する。フランジ部42は、例えば、外縁の直径が孔部11の口径に比べて大きく設定された円盤状に形成されている。フランジ部42が裏面10bに係止されることにより、第1基板10は、第3基板30に対して離間した状態でかつXZ平面に平行に配置される。支柱40は、電子デバイス本体1と第2基板20とを電気的に接続するためのリードとしても機能する。支柱40としては、例えば、銅、鉄とニッケルの合金、コバール、ステンレス鋼などの導電性の金属材料が使用される。なお、支柱40の軸部41のうち、第3基板30から−Y方向に延びるリード部41bは、電子デバイス100の高さ(Y方向の長さ)が所定寸法となるように、長さが調整される。
支柱40の+Y側の先端40aは、孔部11に挿入されて第1基板10の表面10aから+Y方向に突出した状態となっている。この状態で、支柱40は、第1基板10の表面10a側において第1基板10に半田Sを用いて接合されている。これにより、支柱40は、第1基板10の所定位置に固定されるとともに、半田Sを介して接続電極12と電気的に接続される。なお、支柱40と第1基板10との接合並びに支柱40と接続電極12との電気的接続には、半田Sが用いられることに限定されず、半田に代えて導電性接着剤などが用いられてもよい。
カバー50は、平面部(+Y側の面)51と、平面部51の周囲から−Y方向に延びる筒状の胴部52と、胴部52の−Y側の端部から外側に向けて突出する鍔部53と、を有している。胴部52は、第3基板30の周縁部分30Bに対して嵌入可能に形成されている。鍔部53の−Y側の面には、第3基板30の接合面30cに接合される接合面53aが形成されている。第3基板30の接合面30cとカバー50の接合面53aとは、シーム溶接やスポット溶接などの抵抗溶接により接合されている。
第3基板30とカバー50とが接合されて形成される収容空間70は、第1基板10が収容され、真空雰囲気あるいは窒素ガスなどの不活性ガス雰囲気に設定されてもよい。なお、第3基板30とカバー50とは、溶接による接合に代えて、各種接合材が用いられて接合されてもよい。
第2基板20は、電子デバイス本体1に対して−Y側に配置されている。第2基板20は、電子デバイス100を搭載する電子製品におけるプリント基板(不図示)に実装される。第2基板20には、このようなプリント基板に接合される外部接続用端子23が設けられている。第2基板20は、略矩形状に形成され、第2基板20の長手方向はX方向に平行であり、第2基板20の短手方向はZ方向に平行である。第2基板20の表面(+Y側の面)20a及び裏面(−Y側の面)20bは、XZ平面に平行である。第2基板20は、上記した第1基板10と同様に、ガラスエポキシ基板が用いられるが、これに限定されず、セラミックス基板など用いられてもよい。また、第2基板20は、第1基板10と同一材料から形成されてもよいし、第1基板10とは異なる材料が用いられてもよい。なお、第2基板20は、表面に電子部品60が搭載されてもよい。この場合、第2基板20には、電子部品60と電気的に接続される配線回路が設けられる。
第2基板20の表面20aには、孔部21が形成されている。孔部21は、リード部41bに対応する位置に設けられ、第2基板20の表面20aにおいて4つの角部にそれぞれ配置されている。孔部21は、リード部41bの先端(−Y側の端部)43が挿入可能に形成される。
図2は、電子デバイス100の一例を示す要部断面図であり、第2基板20の−X側かつ+Z側の孔部21を含む部分を示している。以下、この孔部21の構成を説明するが、他の3つの孔部21についても同様の構成である。図2に示すように、孔部21は、第2基板20の表面20aから中心部分21Cに向けて傾斜するテーパ面Tの構成であり、第2基板20を貫通せずに表面20a側から裏面20b側にかけて口径が暫時小さくなるように形成されている。テーパ面T(孔部21の表面)のY方向から見た外縁形状は、例えば真円形状となっている。テーパ面TのXZ平面に対する傾斜角度は一定となっている。テーパ面Tは、孔部21の中心を通るY方向に延びる直線に対して対称的な形状となっている。このため、孔部21のXY平面に沿った断面形状は、XZ平面に平行な底辺と−Y側に配置された頂点とを有する略2等辺三角形状となっている。このようなテーパ面Tは、先端角度がテーパ面Tの傾斜角度と同一角度に設定されたドリルを用いて穿設して形成されるが、他の機械的加工や、レーザ加工、化学的加工などにより形成されてもよい。なお、テーパ面Tは、上記構成に限定されず、Y方向から見た外縁形状が長円形状や楕円形状であってもよいし、XZ平面に対する傾斜角度が変化するように形成されてもよい。上記したテーパ面Tに関する変形事項については、他の実施形態及び変形例においても同様に適用が可能である。
孔部21は、内部表面の全面に第1金属膜M1が形成されている。第1金属膜M1は、上記した第1基板10の接続電極12と同様の金属膜の構成である。第1金属膜M1は、第2基板20に孔部21が形成された後に、上記した接続電極12の成膜手法と同様の手法を用いて成膜される。
第2基板20の表面20aには、孔部21を囲む領域にそれぞれ接続電極22が形成されている。接続電極22は、第1金属膜M1と同様の金属膜の構成であり、第1金属膜M1とともに一体で形成されている。
図1に戻り、第2基板20の孔部21には、それぞれ支柱40のリード部41bの先端43が挿入されている。リード部41bの先端43は、孔部21の中心部分21C上に位置している。これにより、電子デバイス本体1と第2基板20とが互いに精度よく位置決めされている。この状態で、支柱40は、第2基板20と半田Sにより接合されており、接続電極22及び第1金属膜M1と電気的に接続されている。なお、支柱40と第2基板20との接合には、半田が用いられることに限定されず、半田に代えて導電性接着剤などが用いられてもよい。
外部接続用端子23は、第2基板20の裏面20bにおいて、例えば4つ設けられている。外部接続用端子23は、上記した第1基板10の接続電極12と同様の金属膜の構成である。外部接続用端子23は、例えば、電源供給、出力、グランド接続などに用いられる。このうち、+X側かつ+Z側外部接続用端子23Aは、グランド接続端子である。外部接続用端子23は、それぞれ引回電極を介して接続電極12と電気的に接続されている。この引回電極は、それぞれ第2基板20の+Z側あるいは−Z側の側面に形成されたキャスタレーション電極24を含んで構成されているが、これに代えて、第2基板20をY方向に貫通する貫通孔に導電性ペーストが充填されて形成される貫通電極を含む構成などであってもよい。
次に、電子デバイス100の製造工程の一例について説明する。図3は、電子デバイス100の製造工程の一部を示す図である。電子デバイス100は、まず、電子デバイス本体1及び第2基板20が用意され、次いで、図3に示すように、電子デバイス本体1のリード部41b(支柱40)の先端43が第2基板20の孔部21に挿入した状態で接合する工程により製造される。なお、電子デバイス本体1と第2基板20との接合に半田Sに代えて導電性接着剤が用いられる場合の工程についてもほぼ同様である。
上記工程では、先ず、第2基板20の孔部21にペースト状のクリーム半田CSが塗布される。クリーム半田CSの塗布は、例えばメタルマスクを用いた印刷により行われる。次いで、電子デバイス本体1及び第2基板20が互いに位置合わせされる。この際、第2基板20の表面20aを電子デバイス本体1側に向けた状態で、Y方向から見て、支柱40の先端43が、挿入する孔部21の開口領域に含まれるように配置される。
続いて、この状態で、電子デバイス本体1及び第2基板20を相対的にY方向に近接させて、リード部41bの先端43を孔部21に挿入させる。この際、電子デバイス本体1及び第2基板20の一方の上方に載置した他方の自重により互いを近接させてもよいし、電子デバイス本体1及び第2基板20の一方を他方に対して押し付けるようにしてもよい。なお、この際、孔部21は非貫通孔の構成であるため、塗布されたクリーム半田CSが孔部21を介して第2基板20の裏面20b側に流れ出ることはない。また、挿入された支柱40の先端43がテーパ面Tに当接する場合には、テーパ面Tは、支柱40の−Y方向の移動を規制するストッパーとして機能する。
上記したように、孔部21の口径は、第2基板20の内部側よりも表面20a側が大きく設定されている。すなわち、Y方向から見た孔部21の開口領域は、孔部21の中心部分21Cに比べて表面20a側で大きく形成される。したがって、電子デバイス本体1及び第2基板20を互いに位置合わせした状態で、Y方向から見た場合に、リード部41bの先端43が孔部21の中心部分21Cから外れている場合であっても、表面20a側の開口領域内に含まれていれば、先端43の位置の微調整が不要となり、このまま先端43を孔部21に挿入することが可能となる。したがって、このような孔部21の構成によれば、孔部21に先端43を挿入する作業が容易となり、ひいては、このような挿入作業をチップマウンタなどの機械を用いて自動化することも可能となり、電子デバイス100の製造コストを低減することができる。
上記した挿入工程に引き続き、クリーム半田が加熱されてリフローされる。この際、Y方向から見て中心部分21Cから外れた状態の支柱40がある場合、該支柱40に対してさらに孔部21の内部へ向けて押し込んだ後にリフローしてもよいし、この配置の状態のままリフローしてもよい。
中心部分21Cから外れた状態の支柱40を孔部21の内部へ向けて押し込んだ場合、支柱40の先端43がテーパ面Tにガイドされて中心部分21Cへ誘導される(図2参照)。このため、支柱40は孔部21の中心部分21Cに配置された状態となり、電子デバイス本体1と第2基板20とが相対的に精度よく位置決めされる。
一方、Y方向から見て支柱40が中心部分21Cから外れた位置にある状態のままリフローした場合、孔部21内においてクリーム半田CSが表面が均一となるように配置されている場合には、リフロー時に溶融した半田Sの表面張力の作用によって、支柱40はセンタリングされて中央部分21Cへ誘導される(図2参照)。これにより、支柱40は孔部21の中心部分21C上に配置された状態となり、電子デバイス本体1と第2基板20とが相対的に精度よく位置決めされる。
特に、上記した4本の支柱40の先端43からそれぞれ対応する孔部21の底部分までの距離が全て同一ではない場合、最も該距離の短い支柱40が孔部21の底部分に当接すると、他の支柱40をさらに深く挿入できなくなって先端43をテーパ面Tに当接させガイドさせることができなくなってしまう。しかし、このような状態となった他の支柱40についても、テーパ面Tのガイド作用によらずに上記した溶融半田の表面張力の作用によってセンタリングさせ、孔部21の中心部分21C上に配置させることが可能となる。
また、孔部21に塗布されたクリーム半田CSは、残留したフラックスや水蒸気を含んでいるため、リフローにより加熱されると内部にボイドが発生する。このようなボイドが半田内部に残存していると、半田Sにブローホールが形成される要因となる。しかし、孔部21は、テーパ面Tを有し、底部分(−Y側の端部)から第2基板20の表面20aにかけて口径が暫時大きくなるように形成されているので、孔部21と支柱40との間には隙間が形成される。このため、孔部21の内部のクリーム半田CSにボイドが生じても、この隙間を介してボイドが排出されるので、ブローホールの形成が抑制されて、接合強度が確保される。さらに、孔部21には、内部表面の全面にわたって第1金属膜M1が形成されているので、リフロー工程の際、溶融半田CSが第1金属膜M1の表面を伝って支柱40と孔部21との隙間に流れ込むため、孔部21には半田Sが隙間なく充填される。これにより、支柱40と第2基板20との接合強度が十分確保されている。
したがって、本実施形態の構成によれば、上記した製造コスト低減の効果に加えて、電子デバイス本体1と第2基板20とを相対的に精度よく位置決めするとともに、支柱40と孔部21との接合強度が確保されるので、品質の高い電子デバイスを提供することも可能となる。
<第1及び第2変形例>
次に、上記した第1実施形態の電子デバイス100において、第2基板20の孔部21に係る変形例の構成について説明する。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図4は、孔部21の構成の変形例を示し、図4(a)は第1変形例21A、図4(b)は第2変形例21Bである。
図4(a)に示すように、第1変形例に係る孔部21Aは、テーパ面Tと、テーパ面Tの−Y側の端部からさらに−Y側に延びる有底筒状面T1とを有している。有底筒状面T1は、挿入された支柱40の先端43が嵌め込まれるように形成されている。有底筒状面T1の側面(内周面)T1a及び底面T1bには、第1金属膜M1と同一構成であって第1金属膜M1と一体形成された金属膜M3が形成されている。このように、孔部21Aには、内部表面の全面にわたって金属膜M1,M3が形成されている。このような孔部21Aの構成によれば、上記した孔部21と同様の効果を奏するとともに、有底筒状面T1に支柱40の先端43が嵌め込まれることにより、支柱40の有底筒状面T1に対するX方向及びZ方向の相対的な動きを規制した状態で半田接合することができる。
図4(b)に示すように、第2変形例に係る孔部21Bは、XZ平面に対して略平行な底面T2を有している。底面T2は、挿入された支柱40の先端43が当接可能に形成されている。底面T2には、第1金属膜M1と同一構成であって第1金属膜M1と一体形成された金属膜M4が形成されている。このような孔部21Bの構成では、第1変形例に係る孔部21Aに比べて、深さ(Y方向の距離)を短く設定できる。
さらに、上記した第2基板20の孔部21等はいずれも非貫通孔の構成であるが、第2基板20の孔部は、支柱40が挿し込まれる側の表面から傾斜するテーパ面Tを有するとともに第2基板20をY方向に貫通する貫通孔の構成としてもよい。
<第2実施形態>
続いて、第2実施形態について、図5を用いて説明する。図5は、第2実施形態に係る電子デバイス200の一例を示す断面図である。なお、以下の説明において第1実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図5に示すように、電子デバイス200は、第1基板10と、第2基板20と、支柱40と、カバー50とを有している。
本実施形態にかかる電子デバイス200は、第3基板30を有していない点で、上記した電子デバイス100とは構成が相違する。電子デバイス200において、第1基板10は、第2基板20の表面20aから起立する支柱40により第2基板20から離間して保持されている。カバー50の接合面53aは、第2基板20の表面20aの周縁部分に接合されている。支柱40は、第1実施形態のものと同様の構成であるが、軸部41の長さが短く形成されている。これにより、電子デバイス200は、上記した電子デバイス100に比べて低背構成となっている。このような電子デバイス200においても、上記した第1実施形態に係る電子デバイス100と同様の効果を有する。
本実施形態に係る電子デバイス200は、まず、支柱40と第1基板10とが接合され、次いで、支柱40の先端43を第2基板20の孔部21に挿入して接合される工程により形成されてもよい。また、電子デバイス200は、まず、支柱40の先端43が孔部21に挿入されて第2基板20に接合され、次いで、支柱40の+Y側の先端部分が第1基板10に接合される工程により形成されてもよい。この場合、第2基板20の孔部21に挿入された支柱40は、それぞれ孔部21の中心部分21Cに配置されて、互いに所定間隔で精度よく配置されるので、これらの支柱40を第1基板10の孔部11に挿通させる作業を容易かつ確実に行うことができる。
<第3実施形態>
続いて、第3実施形態について、図6を用いて説明する。図6は、第3実施形態に係る電子デバイス300の一例を示し、(a)は断面図、(b)は(a)の要部断面図であり、−X側かつ+Z側の孔部311を含む部分を示している。なお、以下の説明において第1及び第2実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図6(a)に示すように、電子デバイス300は、第1基板310と、第2基板320と、支柱340と、カバー50とを有している。電子デバイス300は、第1基板310の孔部311、第2基板320の孔部321、及び支柱340の構成を除き、上記した第2実施形態に係る電子デバイス200と同一の構成である。
第1基板310は、上記した第1実施形態の孔部11と同様に、例えば4つの孔部311を有している。これらの孔部311のうち−X側かつ+Z側の孔部311について説明するが、他の3つの孔部311についても同様である。
図6(b)に示すように、孔部311は、第1基板310をY方向に貫通する貫通孔の構成であり、テーパ面Tと、筒状面T3とを有している。テーパ面Tは、第2基板320側の裏面(−Y側の面)310bから孔部311の中心部分311Cに向けて傾斜する傾斜面の構成である。筒状面T3は、テーパ面Tに連通し、テーパ面Tの+Y側の端部からさらに+Y方向に延びるように第1基板310の表面(+Y側の面)310aまで形成されている。孔部311は、支柱340が挿通可能に形成されており、第1基板310の裏面310b側から支柱340の+Y側の先端343が挿入される。
筒状面T3には、第2金属膜M2が形成されている。第2金属膜M2は、上記した第1基板310の接続電極12と同様の金属膜の構成である。第2金属膜M2は、例えば、第1基板310に孔部311が形成された後に、接続電極12とともに一体で成膜されて形成される。
第2基板320は、上記した第1実施形態の第2基板20の孔部21と同様に、例えば4つの孔部321を有している。これらの孔部321は、第2基板320を厚さ方向(Y方向)に貫通する筒状の貫通孔の構成である。孔部311には、第2基板320の表面(+Y側の面)320a側から支柱340の−Y側の先端343Aが挿入される。
図6(a)に戻り、支柱340は、上記した第1実施形態の支柱40と同様の構成であるが、フランジ部42から−Y方向に所定距離離間した位置の側面にフランジ部342が設けられている。このフランジ部342は、支柱340の−Y側の先端343Aが孔部321に挿入された際に、第2基板320の表面320aに係止されるストッパーとして機能する部分である。フランジ部342は、+Y側に設けられたフランジ部42と同様の構成である。
支柱340は、−Y側の端部343Aが孔部321に挿入された状態で、第2基板320の表面320a側から半田Sを介して第2基板320に接合されている。支柱340が接合された後の孔部321には、第2基板320の裏面320b側から非導電性の封止材333が充填されている。
次に、電子デバイス300の製造工程の一例について説明する。まず、第2基板320の孔部321に支柱340が接合される。これにより、支柱340が、第2基板320の表面320aから+Y方向に向けて延びるように設置される。次いで、第1基板310及び第2基板320が互いに位置合わせされる。この位置合わせでは、第1基板310と第2基板320とは、第1基板310の裏面310bと第2基板320の表面320aとが対向した状態で配置されるとともに、Y方向から見て、支柱340の+Y側の先端343が、挿入する孔部321の開口領域に含まれるように配置される。
続いて、このように位置合わせされた状態で、第1基板310及び第2基板320をY方向に互いに近接させることにより、支柱340を第1基板310の裏面310b側から孔部311に挿入させ、さらに、支柱340を第1基板310の表面310aから突出させる。この際、第1基板310及び第2基板320の一方の上方に載置した他方の自重により互いを近接させてもよいし、第1基板310及び第2基板320の一方を他方に対して押し付けるようにしてもよい。なお、この際、フランジ部342が第1基板310の裏面310bに係止されるまで、支柱340を孔部311に押し込んでもよい。
上記したように、孔部311の口径は、第1基板310の内部側よりも裏面310b側が大きくなるように設定されている。すなわち、Y方向から見た孔部311の開口領域は、孔部311の中心部分311Cの開口領域よりも大きく形成される。このため、第1基板310及び第2基板320が互いに位置合わせされた際に、Y方向から見て、第2基板320から起立する支柱340の先端343が、孔部311の中心部分311Cから外れている場合であっても、裏面310bの開口領域内に含まれていれば、先端343の位置の微調整が不要となり、このまま先端343を孔部311に挿入することが可能となる。したがって、このような孔部311の構成によれば、孔部311に先端343を挿入させる作業が容易となり、ひいては、このような挿入作業をチップマウンタなどの機械を用いて自動化して行うことも可能となるので、電子デバイス100の製造コストを低減させることができる。
また、支柱340が孔部311に挿入された際に、支柱340の先端343が、Y方向から見て、孔部311の中心部分311Cから外れた位置にある場合であっても、支柱340を孔部311の内部へ向けてさらに支柱340を押し込むだけで、支柱340の先端343がテーパ面Tにガイドされて中心部分311Cへ誘導される(図6(b)参照)。これにより、支柱340は孔部21の中心部分311Cを貫通して配置された状態となり、第1基板310と第2基板320とが相対的に精度よく位置決めされる。
さらに、孔部311には、第2金属膜M2が形成されているので、リフロー工程の際、溶融した半田Sが第2金属膜M2の表面を伝って支柱340と筒状面T3との隙間に流れ込むことにより、支柱340と第1基板310との半田Sによる接合強度を確保することができる。
以上説明したように、本実施形態に係る電子デバイス300の構成によれば、電子デバイスの製造工程が容易化されるため、電子デバイスの製造コストを低減できる。また、第1基板310と第2基板320とが相対的に精度よく位置決めされ外形寸法精度が確保されるとともに、接合強度が確保された品質の高い電子デバイスを提供することも可能となる。
<第3変形例>
続いて、上記した第3実施形態の電子デバイス300において、第1基板310の孔部311に係る第3変形例の構成について説明する。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図7は、第3変形例に係る孔部311Aの構成を示す断面図である。
図7に示すように、第3変形例に係る孔部311Aは、上記した孔部311と同一の構成を有することに加えて、テーパ面Tに金属膜M4が形成されている。この金属膜M4は、第2金属膜M2と同様の金属膜の構成である。金属膜M4は、第1基板310にテーパ面Tが形成された後に、第2金属膜M2の成膜手法と同様の手法を用いて成膜される。
このような孔部311Aの構成によれば、上記した孔部311と同様の効果に加えて、リフローの際、溶融した半田Sは、第2金属膜M2の表面を伝って金属膜M4まで流れ込み、テーパ面Tと支柱340との隙間が充填されるように配置される。このため、上記した孔部311の構成に比べて、支柱340と第1基板310との半田による接合強度を向上させることができる。したがって、より一層品質の高い電子デバイスを提供することができる。
<第4実施形態>
続いて、第4実施形態について、図8を用いて説明する。図8は、第4実施形態に係る電子デバイス400の一例を示す断面図である。なお、以下の説明において上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。図8に示すように、電子デバイス400は、第1基板310と、第3基板30と、支柱40と、カバー50とを有している。電子デバイス400は、第1基板310における孔部311の構成を除いて、上記した電子デバイス本体1と同様に構成されている。電子デバイス400は、いわゆるピンタイプデバイスの構成である。電子デバイス400において、支柱40のうち第3基板30から−Y方向に延びる部位は、外部接続用のリードとなっている。
電子デバイス400は、例えば次の工程により製造される。まず、第3基板30に支柱40が接合され、次いで、支柱40の+Y側の先端40aを、第1基板310の裏面310b側から孔部311に挿通させ、この状態で半田接合することにより電子デバイス400が製造される。
図9は、第4実施形態に係る電子デバイス400の他の例を示す断面図である。電子デバイス400は、上記したとおりピンタイプデバイスであるが、図9に示すように、電子デバイス400の−Y側に第2基板320を接合して表面実装タイプ化してもよい。この構成では、電子デバイス400のリード部41bの先端が第2基板20の孔部321に挿入される。なお、リード部41bは、第2基板320の孔部321から−Y側に突出する部位が切断されている。
以上、実施形態について説明したが、本発明は、上記した説明に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。例えば、上記した実施形態あるいは変形例の一部の構成を他の実施形態あるいは変形例の構成と置き換えてもよく、また、上記した実施形態あるいは変形例の構成を組み合わせてもよい。例えば、第2実施形態の電子デバイスにおいて、孔部として第1変形例あるいは第2変形例の構成が適用されてもよい。また、第4実施形態の電子デバイスにおいて、孔部として第3変形例の構成が適用されてもよい。また、上記実施形態では、電子デバイス100等として、恒温槽付水晶発振器を例に挙げて説明したが、これに限定されず、温度補償型水晶発振器(TCXO)や電圧制御水晶発振器(VCXO)など、他の種類の電子デバイスであってもよい。
10、310…第1基板(基板)
11、21、21A、21B、311、311A、321…孔部
20、320…第2基板(基板)
21C、311C…中心部分
30…第3基板(基板)
40、340…支柱
60…電子部品
100、200、300、400…電子デバイス
M1…第1金属膜
M2…第2金属膜
T…テーパ面
T3…筒状面

Claims (3)

  1. 孔部を備える少なくとも2枚の基板が、前記孔部に支柱が挿入された状態でそれぞれ離間して保持される電子デバイスであって、
    前記少なくとも2枚の基板は、電子部品が搭載される第1基板と、プリント基板に実装される第2基板と、を含み、
    前記第2基板に形成される前記孔部は、その底部に頂点を有する逆円錐状かつ非貫通の孔であって、前記第1基板側の表面から該逆円錐状の頂点にかけて傾斜するテーパ面を有し、
    前記テーパ面には、その全面にわたって第1金属膜が形成され、
    前記支柱の端部と前記孔部とが前記第1金属膜上に配置される半田を介して接合される電子デバイス。
  2. 前記第1基板を覆うカバーと、前記カバーに接合されて前記カバーと共に前記第1基板を収容する収容空間を形成する第3基板と、をさらに備え、
    前記支柱は、前記第3基板を貫通し、
    前記第2基板に形成される前記孔部は、前記第3基板側の表面に形成される請求項1記載の電子デバイス。
  3. 孔部を備える少なくとも2枚の基板が、前記孔部に支柱が挿入された状態でそれぞれ離間して保持される電子デバイスであって、
    前記少なくとも2枚の基板は、
    プリント基板に接合される第2基板及び前記支柱が貫通する第3基板の少なくともいずれか一方の基板と、
    前記いずれか一方の基板から起立する前記支柱に保持されかつ電子部品が搭載される第1基板と、を含み、
    前記孔部は、
    前記第1基板を貫通する貫通孔であって前記いずれか一方の基板側の表面から前記孔部の中心部分に向けて傾斜するテーパ面を有し、
    前記支柱が挿通されるとともに、前記テーパ面に連通する筒状面を有し、
    前記筒状面には第2金属膜が形成される電子デバイス。
JP2016114737A 2016-06-08 2016-06-08 電子デバイス Active JP6694764B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016114737A JP6694764B2 (ja) 2016-06-08 2016-06-08 電子デバイス
US15/613,276 US10043717B2 (en) 2016-06-08 2017-06-05 Electronic device
CN201710421664.9A CN107481984B (zh) 2016-06-08 2017-06-06 电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016114737A JP6694764B2 (ja) 2016-06-08 2016-06-08 電子デバイス

Publications (2)

Publication Number Publication Date
JP2017220595A JP2017220595A (ja) 2017-12-14
JP6694764B2 true JP6694764B2 (ja) 2020-05-20

Family

ID=60573015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016114737A Active JP6694764B2 (ja) 2016-06-08 2016-06-08 電子デバイス

Country Status (3)

Country Link
US (1) US10043717B2 (ja)
JP (1) JP6694764B2 (ja)
CN (1) CN107481984B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194655A (ja) * 1985-11-20 1987-08-27 アンプ―アクゾ コーポレイション 電子装置用接続パツケ−ジ及びその製造方法
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
JPH11233910A (ja) * 1998-02-10 1999-08-27 Nec Saitama Ltd 部品実装方法
US6282091B1 (en) * 1999-11-11 2001-08-28 Sunonwealth Electric Machine Industry Co. Ltd Mounting devices for a heat-generating element and a heat-dissipating device
US20030175091A1 (en) * 2000-03-10 2003-09-18 Aukzemas Thomas V. Floating captive screw
JP4353346B2 (ja) * 2000-06-01 2009-10-28 富士通株式会社 電子機器および電子機器向け内蔵ユニット用緩衝部材
JP5187714B2 (ja) * 2006-07-11 2013-04-24 独立行政法人産業技術総合研究所 半導体チップの電極接続構造
JP4995527B2 (ja) * 2006-09-28 2012-08-08 日本電波工業株式会社 表面実装用の圧電発振器
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
JP2009164672A (ja) * 2007-12-28 2009-07-23 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
JP2014011308A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp プリント基板
JP5983417B2 (ja) * 2013-01-16 2016-08-31 富士通株式会社 回路基板の連結装置

Also Published As

Publication number Publication date
US10043717B2 (en) 2018-08-07
CN107481984B (zh) 2022-06-03
CN107481984A (zh) 2017-12-15
JP2017220595A (ja) 2017-12-14
US20170358499A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP4238779B2 (ja) 圧電発振器および電子機器
JP5553700B2 (ja) パッケージの製造方法
JP6694764B2 (ja) 電子デバイス
KR100414464B1 (ko) 압전 장치 및 그 제조 방법
TW201145463A (en) Method for manufacturing package, piezoelectric vibrator and oscillator
JP6727937B2 (ja) 電子デバイス
JP2006080672A (ja) 圧電発振器、電子機器および圧電発振器の周波数調整方法
JP4968079B2 (ja) 電子部品及びその製造方法
JP2016054376A (ja) 圧電発振器
JP3537643B2 (ja) 電子部品
JP5123041B2 (ja) 圧電デバイスの製造方法
JP6771881B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2017220740A (ja) 電子デバイス
JP2004096721A (ja) 圧電振動子用パッケージ並びに圧電振動子および圧電デバイス
JP4585908B2 (ja) 圧電デバイスの製造方法
JP2006101090A (ja) 圧電発振器の周波数調整方法、圧電発振器および電子機器
JPH0746040A (ja) 温度補償型水晶発振器
JP2006197547A (ja) 圧電発振器の製造方法、圧電発振器シート基板、及び圧電発振器
JP7290487B2 (ja) 圧電デバイス及び電子機器
JP2010124494A (ja) 圧電発振器、電子機器および圧電発振器の製造方法
JP3145471B2 (ja) 表面実装型の圧電発振器
JP2005348121A (ja) 圧電発振器および電子機器
JPS6315509A (ja) 水晶振動子
JP2021010065A (ja) 圧電デバイス及びその製造方法
JP2004064436A (ja) 水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6694764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250