[go: up one dir, main page]

JP6619120B1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6619120B1
JP6619120B1 JP2019506747A JP2019506747A JP6619120B1 JP 6619120 B1 JP6619120 B1 JP 6619120B1 JP 2019506747 A JP2019506747 A JP 2019506747A JP 2019506747 A JP2019506747 A JP 2019506747A JP 6619120 B1 JP6619120 B1 JP 6619120B1
Authority
JP
Japan
Prior art keywords
electrode
solder
semiconductor chip
semiconductor device
connection piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019506747A
Other languages
English (en)
Other versions
JPWO2019167254A1 (ja
Inventor
政雄 中川
政雄 中川
桑野　亮司
亮司 桑野
洋平 篠竹
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6619120B1 publication Critical patent/JP6619120B1/ja
Publication of JPWO2019167254A1 publication Critical patent/JPWO2019167254A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本発明の半導体装置１は、半導体チップ配置面１２を有する基板１０と、半導体チップ配置面１２上に配置され、半導体チップ配置面１２と対向する面とは反対側の面に形成された主電極２４及び主電極２４とは離間した位置に形成された制御電極２６を有する半導体チップ２０と、少なくとも一部がはんだ４０を介して主電極２４と接合された電極接続片３２を有するリード３０とを備え、電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面３７のゲート電極２６側の縁部３７とゲート電極２６との間、又は、電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の縁部３７と接する位置に、半導体チップ２０側に向かって突出した凸部３８を有することを特徴とする。本発明の半導体装置１によれば、信頼性が低下し難い半導体装置を提供することができる。

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来、半導体チップとリードとがはんだを介して接合された半導体装置が知られている（例えば、特許文献１参照。）。
特許文献１に記載の従来の半導体装置９００は、図８に示すように、半導体チップ配置面９１２を有する基板９１０と、半導体チップ配置面９１２上に配置され、半導体チップ配置面９１２と対向する面に形成されたコレクタ電極９２２、並びに、半導体チップ配置面９１２と対向する面とは反対側の面に形成されたエミッタ電極９２４（主電極）及びエミッタ電極９２４とは離間した位置に形成されたゲート電極９２６（制御電極）を有する半導体チップ９２０と、電極接続片９３２を有し、電極接続片９３２がエミッタ電極９２４とはんだ９４０を介して接合されたリード９３０とを備える
特許文献１に記載の従来の半導体装置９００によれば、電極接続片９３２がエミッタ電極９２４とはんだ９４０を介して接合されている、すなわち、半導体チップ９２０とリード９３０とがはんだ９４０のみを介して（ワイヤ等の介在部材を介さずに）直接接続されているため、半導体装置９００は、電流容量が大きく、大電流を使用する電子機器（例えば、電源）に適した半導体装置となる。なお、特許文献１に記載の従来の半導体装置９００においては、はんだを形成するためにペースト状のはんだ材を使用している。
特開２０１０−１２３６８６号公報 特開２０１７−１９９８０９号公報
しかしながら、特許文献１に記載の従来の半導体装置においては、製造過程においてリフローしたときに、ペースト状のはんだ材中のフラックスが急激に蒸発することに起因してはんだ材やフラックスが飛散し、ゲート電極９２６の表面上にはんだ（はんだボールＳＢ）やフラックスが付着してしまう場合がある（図９参照。）。この場合には、後のワイヤボンディング工程においてゲート電極９２６とワイヤ９７０との間の接合強度が低下し、半導体装置の信頼性が低下するおそれがある、という問題がある。
特に、半導体チップとリードとの間のはんだに作用する応力（例えば熱応力）を緩和するために、当該はんだをある一定以上の厚さに保つ必要がある場合（例えば、特許文献２参照。）には、はんだ材の側面の上部（半導体チップを基準としたときの高さが高い部分）から飛散したはんだやフラックスが、ある一定の距離よりも遠くまで届いてしまうため、上記した問題がより顕著になる。
そこで、本発明は、上記した問題を解決するためになされたものであり、信頼性が低下し難い半導体装置を提供することを目的とする。また、そのような半導体装置を製造する半導体装置の製造方法を提供することを目的とする。
［１］本発明の半導体装置は、半導体チップ配置面を有する基板と、前記半導体チップ配置面上に配置され、前記半導体チップ配置面と対向する面とは反対側の面に形成された主電極及び前記主電極とは離間した位置に形成された制御電極を有する半導体チップと、少なくとも一部がはんだを介して前記主電極と接合された電極接続片を有するリードとを備え、前記電極接続片は、平面的に見て、前記電極接続片における前記はんだとの接合面の制御電極側の縁部と前記制御電極との間、又は、前記電極接続片における前記はんだとの接合面の制御電極側の縁部と接する位置に、前記半導体チップ側に向かって突出した凸部を有することを特徴とする。
［２］本発明の半導体装置においては、前記凸部は、平面的に見て前記半導体チップが配置されている領域内に配置されていることが好ましい。
［３］本発明の半導体装置においては、前記凸部は、前記半導体チップとは接触していないことが好ましい。
［４］本発明の半導体装置においては、前記凸部は、前記主電極と前記電極接続片とを前記はんだで接合する接合工程において前記はんだの側面から飛散するはんだボールが前記制御電極に到達することを遮る配置構成で前記電極接続片に設けられていることが好ましい。
［５］本発明の半導体装置においては、前記リードは、断面で見たときに、前記凸部の部分で前記半導体チップ側に折り曲げられていることが好ましい。
［６］本発明の半導体装置において、前記電極接続片における前記半導体チップ配置面と対向する面とは反対側の面から見て、前記電極接続片には、前記凸部に対応した凹部が形成されていることが好ましい。
［７］本発明の半導体装置においては、前記電極接続片は、平面的に見て前記はんだ全体を覆うように配置されていることが好ましい。
［８］本発明の半導体装置の製造方法は、上記［１］〜［７］のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、半導体チップ配置面を有する基板の前記半導体チップ配置面上に、主電極及び前記主電極とは離間した位置に形成された制御電極が、前記半導体チップ配置面と対向する面とは反対側の面に位置するように半導体チップを配置する半導体チップ配置工程と、一方の面に突出した凸部が形成された電極接続片を有するリードを、前記主電極と前記電極接続片とがはんだ材を挟んで対向した状態、かつ、前記凸部が、平面的に見て、前記電極接続片における前記はんだ材との接合面の制御電極側の縁部と前記制御電極との間、又は、前記電極接続片における前記はんだ材との接合面の制御電極側の縁部と接する位置に位置した状態、かつ、前記凸部が、前記半導体チップ側に向かって突出した状態となるように配置して組立体を形成する組立体形成工程と、前記はんだ材を溶融した後で固化することにより、前記主電極と前記電極接続片とをはんだを介して接合する接合工程とを含むことを特徴とする。
本発明の半導体装置によれば、電極接続片は、平面的に見て、電極接続片におけるはんだとの接合面のゲート電極側の縁部とゲート電極との間、又は、電極接続片におけるはんだとの接合面のゲート電極側の縁部と接する位置に、半導体チップ側に向かって突出した凸部を有するため、製造過程において接合工程でリフローしたときに、はんだ材中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、飛散したはんだやフラックスが凸部に当たり、当該凸部によって制御電極の表面上にはんだやフラックスが付着し難くなる。従って、後のワイヤボンディング工程において制御電極とワイヤとの間の接合強度が低下し難くなり、信頼性が低下し難くなる。
本発明の半導体装置は、電極接続片は、平面的に見て、電極接続片におけるはんだとの接合面の制御電極側の縁部と制御電極との間、又は、電極接続片におけるはんだとの接合面の制御電極側の縁部と接する位置に、半導体チップ側に向かって突出した凸部を有するため、はんだの厚さをある一定以上の厚さに保つ必要があることに起因してはんだ材側面上部から飛散したはんだやフラックスが、ある一定の距離よりも遠くまで届きやすい場合であっても、はんだ材側面上部から飛散したはんだやフラックスの大部分が凸部に当たるようになる。従って、制御電極の表面上にはんだやフラックスが付着し難くなるため、後のワイヤボンディング工程において制御電極とワイヤとの間の接合強度がより低下し難くなり、信頼性がより低下し難くなる。
本発明の半導体装置の製造方法によれば、一方の面に突出した凸部が形成された電極接続片を有するリードを、主電極と電極接続片とがはんだ材を挟んで対向した状態、かつ、凸部が、平面的に見て、電極接続片におけるはんだ材との接合面の制御電極側の縁部と制御電極との間、又は、電極接続片におけるはんだ材との接合面の制御電極側の縁部と接する位置に位置した状態、かつ、凸部が、半導体チップ側に向かって突出した状態となるように配置して組立体を形成する組立体形成工程と、はんだ材を溶融した後で固化することにより、主電極と電極接続片とをはんだを介して接合する接合工程とを含むため、接合工程において、はんだ材中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、飛散したはんだやフラックスが凸部に当たり、当該凸部によって制御電極の表面上にはんだやフラックスが付着し難くなる。従って、後のワイヤボンディング工程において制御電極とワイヤとの間の接合強度が低下し難く、信頼性が低下し難い半導体装置を製造することができる。
実施形態１に係る半導体装置１を示す図である。図１（ａ）は半導体装置１の平面図であり、図１（ｂ）は半導体装置１の断面図である。 実施形態１に係る半導体装置１の要部拡大図である。図２(ａ)は半導体装置１の要部拡大断面図であり、図２(ｂ)は半導体装置１の要部拡大平面図である。 実施形態１に係る半導体装置の製造方法の工程図である。図３（ａ）は基板準備工程Ｓ１００を示す図であり、図３（ｂ）は半導体チップ配置工程Ｓ２００を示す図であり、図３（ｃ）ははんだ材配置工程Ｓ３１０を示す図である。 実施形態１に係る半導体装置の製造方法の工程図である。図４（ａ）はリードフレーム配置工程Ｓ３２０を示す図であり、図４（ｂ）はワイヤボンディング工程Ｓ５００を示す図であり、図４（ｃ）は樹脂封止工程Ｓ６００を示す図である。 実施形態２に係る半導体装置２を示す図である。図５（ａ）は半導体装置２の拡大断面図であり、図５（ｂ）は半導体装置２の要部拡大平面図である。 変形例１に係る半導体装置３の要部拡大断面図である。 変形例２に係る半導体装置４を示す図である。図７（ａ）は半導体装置２の斜視図であり、図７（ｂ）は図７（ａ）のＢ−Ｂ断面図であり、図７（ｃ）は図７（ａ）のＣ−Ｃ断面図である。 従来の半導体装置９００を示す断面図である。なお、図８中、符号９４６ははんだを示し、符号９６０、９６２は端子を示し、符号９７０はワイヤを示し、符号９８０は樹脂を示す。 従来の半導体装置９００の問題点を示す要部拡大断面図である。なお、符号９４１ははんだ材（ペースト状のはんだ材）を示す。
以下、本発明の半導体装置の製造方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の寸法を厳密に反映したものではない。
［実施形態１］
１．実施形態１に係る半導体装置１の構成
実施形態１に係る半導体装置１は、半導体チップとリードとの間のはんだに作用する応力（例えば熱応力）を緩和するために、はんだの厚みをある一定以上の厚さにしている半導体装置である。
実施形態に係る半導体装置１は、図１及び図２に示すように、基板１０と、半導体チップ２０と、リード３０，６２，６４と、はんだ４０，４６と、ワイヤ７０とを備え、リード３０，６２，６４の外部接続端子及び放熱性の金属板１８の一部を除いて樹脂８０で樹脂封止されている。
基板１０は、半導体チップ配置面１２を有する基板である。基板１０としては適宜の基板（例えば、プリント基板）を用いることができるが、実施形態１においては、絶縁性基板１４と、絶縁性基板１４の一方の面に形成され、半導体チップ配置面１２を有する回路１６と、絶縁性基板１４の他方の面に形成された放熱用の金属板１８とを有するＤＣＢ（Ｄｉｒｅｃｔ Ｃоｐｐｅｒ Ｂｏｎｄｉｎｇ）基板を用いる。なお、放熱用の金属板１８の一部は樹脂８０から露出している。
半導体チップ２０は、半導体チップ配置面１２上に配置されており、一方の面（半導体チップ配置面１２と対向する面）に形成されたコレクタ電極２２、並びに、他方の面（半導体チップ配置面１２と対向する面とは反対側の面）に形成されたエミッタ電極２４（主電極）及びエミッタ電極２４とは離間した位置に形成されたゲート電極２６（制御電極）を有するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。
コレクタ電極２２は、基板１０の半導体チップ配置面１２とはんだ４６を介して接合されており、はんだ４６、基板１０（回路１６）及びリード６４を介して外部と接続される。
エミッタ電極２４は、リード３０の電極接続片３２とはんだ４０を介して接合されており、はんだ４０及びリード３０（外部接続端子３４）を介して外部と接続される。
リード３０，６２，６４は、平板状の金属部材であり、リードフレームを切り離して形成されたものである。リード３０，６２，６４はワイヤよりも断面積が大きく、大電流を流すことができる。
リード３０は、一部がはんだ４０を介してエミッタ電極２４と接合された電極接続片３２を有する。具体的には、リード３０は、一方の端部に、一部がはんだ４０を介してエミッタ電極２４と接合された電極接続片３２を有し、他方の端部に、外部と接続するための外部接続端子３４を有する。なお、リードは、電極接続片３２の全部がはんだ４０を介してエミッタ電極２４と接合された電極接続片を有していてもよい。例えば、Ｌ字状の形状の電極接続片を有し、電極接続片のはんだ材側の面全体がはんだ材の上面及び側面と接触していてもよい。
電極接続片３２は、平面的に見てはんだ４０全体を覆うように配置されている。電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の縁部３７とゲート電極２６との間に、半導体チップ２０側に向かって突出した凸部３８を有する。
凸部３８は、エミッタ電極２４と電極接続片３２とをはんだ４０で接合する接合工程においてはんだ４０の側面（後述するはんだ材４１の側面）から飛散するはんだボール（図９参照。）がゲート電極２６に到達することを遮る（防ぐ）配置構成で電極接続片３２に設けられている。
すなわち、はんだボールは、はんだ材側面から飛散した後、放物運動（斜方投射又は水平投射）をするため、はんだやフラックスが飛散したときに、はんだボールやフラックスがはんだ材４１から飛び出す一般的な初速度の範囲において、ゲート電極の表面のうちの１点とはんだ材４１の側面のうちの１点とを通過する放物線（放物運動の軌跡）上には凸部が存在するように構成されている。逆に言えば、凸部３８は、はんだやフラックスが飛散したときにはんだ材４１から飛び出す一般的な初速度の範囲において、ゲート電極２６の表面のうちの１点とはんだ材４１の側面のうちの１点とを通過する放物線が通過する位置及び構成で電極接続片３２に設けられている。
凸部３８は、接合工程におけるはんだ４０（はんだ材４１）の側面の一部（例えば、はんだ材の側面のうち半導体チップから最も離れた位置）から見て、ゲート電極２６が隠される位置に設けられている。
凸部３８の幅（はんだ材４１からゲート電極２６に向かう方向と直交する方向の幅）は、はんだ材４１の一部（例えば、はんだ材の側面のうち半導体チップから最も離れた位置）から見てゲート電極２６が隠せる幅であればよい。
凸部３８の配置位置及び高さは、はんだ材４１とゲート電極２６との間のうち、ゲート電極の表面のうちの１点とはんだ材４１の側面のうちの１点とを通過する放物線上には凸部３８の一部が存する配置位置及び高さであればよい。従って、ゲート電極２６とエミッタ電極２４との間の間隔が短い場合には、はんだ材４１の側面と凸部３８との間隔を近づける、又は、凸部の高さを高くする必要があり、ゲート電極２６とエミッタ電極２４との間隔が長い場合には、凸部３８の高さは所定の高さよりも低くてもよい。
凸部３８は、平面的に見て半導体チップ２０が配置されている領域内に配置されている。すなわち、凸部３８は、半導体チップ２０の直上にある。リード３０は、断面で見たときに、凸部３８の部分で半導体チップ２０側に折り曲げられている。従って、電極接続片３２における半導体チップ配置面１２と対向する面とは反対側の面から見て、電極接続片３２には凸部３８に対応した凹部が形成されており、当該凹部内にも樹脂が入り込んでいる。凸部３８は、半導体チップ２０とは接触していない。
実施形態１においては、電極接続片３２における半導体チップ配置面１２と対向する面を基準として、凸部３８の高さをｈとし、半導体チップ２０のエミッタ電極（主電極）の表面と電極接続片３２の表面との間隔をｄとしたときに、０．８ｄ≦ｈ≦０．９５ｄの関係を満たす。従って、凸部３８は、半導体チップ２０とは接触していない
リード６２は、一方の端部がワイヤ７０を介してゲート電極２６と接続されており、他方の端部が外部接続用の端子となっている。リード６４は、一方の端部がコレクタ電極２２と接続された回路１６と接続されており、他方の端部が、他方の端部が外部接続用の端子となっている。
はんだ４０，４６は、導電性及び接着性を有する合金又は金属である。はんだ４０、４６ははんだ材４１，４５を加熱することにより溶融して固化したものである。
はんだ４０は、エミッタ電極２４と電極接続片３２とを接合している。はんだ４０の厚さ（はんだ厚）は、はんだ４６（基板１０と半導体チップ２０との間のはんだ）の厚さよりも厚く、例えば３００μｍ以上である。はんだ４０は、フラックスを含有するペースト状のはんだ材（いわゆるクリームはんだ）から形成されたものである。
はんだ４６は、コレクタ電極２２と半導体チップ配置面１２を接合している。
はんだ４６は、溶剤（例えばフラックス）を含有するペースト状のはんだ材（例えば、いわゆるクリームはんだ）から形成されたものであり、印刷により基板１０の半導体チップ配置面１２に配置され、リフローして加熱することにより基板１０と半導体チップ２０とを接合する。なお、基板１０と半導体チップ２０との間のはんだ４６においては、はんだに作用する応力（例えば熱応力）を緩和する、という半導体チップ２０とリード３０との間のはんだ４０の場合のような事情がなく、厚くなると導通損失が大きくなるため、基板１０と半導体チップ２０との間のはんだ４６は、半導体チップ２０とリード３０との間のはんだ４０とは異なり、薄い方が好ましい。
樹脂８０は、適宜の樹脂を用いることができる。
２．実施形態１に係る半導体装置の製造方法
実施形態１に係る半導体装置の製造方法は、基板準備工程Ｓ１００と、半導体チップ配置工程Ｓ２００と、組立体形成工程Ｓ３００と、接合工程Ｓ４００と、ワイヤボンディング工程Ｓ５００と、樹脂封止工程Ｓ６００と、リード加工工程Ｓ７００とを含む。
（１）基板準備工程Ｓ１００
基板準備工程Ｓ１００においては、基板１０を準備する（図３（ａ）参照。）。具体的には、所定の治具（図示せず。）上に基板１０を位置決めして配置する。
（２）半導体チップ配置工程Ｓ２００
半導体チップ配置工程Ｓ２００においては、半導体チップ配置面１２を有する基板１０の半導体チップ配置面１２上にはんだ材４５を介して、エミッタ電極２４（主電極）及びエミッタ電極２４とは離間した位置に形成されたゲート電極２６（制御電極）が、半導体チップ配置面１２と対向する面とは反対側の面に位置するように半導体チップ２０を配置する（図３（ｂ）参照。）。具体的には、まず、基板１０の半導体チップ配置面１２上にペースト状のはんだ材４５（例えば、いわゆるクリームはんだ）を配置（具体的には印刷）する。次に、半導体チップ配置面１２と半導体チップ２０のコレクタ電極２２とがはんだ材４５を挟んで対向した状態となるように半導体チップ配置面１２上に半導体チップ２０を配置する。従って、半導体チップ２０における半導体チップ配置面１２と対向する側と反対側の面には、エミッタ電極２４と、エミッタ電極２４とは離間した位置に形成されたゲート電極２６とが配置されている。
なお、実施形態１においては、はんだ材４５を印刷するが、ディスペンサによってはんだ材を供給する、はんだフィーダ等で送り出した糸はんだによってはんだ材を供給する、溶融したはんだ材を流し込むことによってはんだ材を供給する等、適宜の方法ではんだ材を供給してもよい。クリームはんだは、はんだ粉末にフラックスを添加して、適当な粘度のペースト状にしたものである。フラックスは、高温（例えば、はんだの溶融温度）で揮発する成分である。フラックスとしては、ロジン、変性ロジン、合成樹脂などを主成分として用いた樹脂系フラックスが用いられ、さらに、チクソトロピック剤や、活性剤および活性剤用の溶剤、分散安定剤などが添加される場合もある。
（３）組立体形成工程Ｓ３００
組立体形成工程Ｓ３００は、はんだ材配置工程Ｓ３１０とリードフレーム配置工程Ｓ３２０とを含む。
（３−１）はんだ材配置工程Ｓ３１０
はんだ材配置工程Ｓ３１０においては、半導体チップ２０のエミッタ電極２４上にはんだ材４１を配置する（図３（ｃ）参照。）。はんだ材４４としては、フラックスを含有するペースト状のはんだ材（いわゆるクリームはんだ）を用いる。なお、ペースト状のはんだ材を供給する方法としては様々な方法が考えられるが、エミッタ電極２４上にペースト状のはんだ材を供給するには、はんだ量の細かい調整や供給箇所の正確さが必要であるため、ディスペンサによってペースト状のはんだ材を供給することが好ましい。
（３−２）リードフレーム配置工程Ｓ３２０
リードフレーム配置工程においては、主電極とはんだを介して接合された電極接続片３２を有するリード３０（リード３０が連結されているリードフレーム）を、電極接続片３２の凸部３８が、平面的に見て、電極接続片３２におけるはんだ４０との接合面のゲート電極２６側の縁部３７とゲート電極２６との間に、半導体チップ２０側に向かって突出した状態となるように（かつ、半導体チップ２０と接触しないように）半導体チップ２０上に配置する（図４（ａ）参照。）。このとき、リードフレーム内のリード６２，６４（リード６４は図１参照。）も所定の位置に配置される。
これにより、一方の面に突出した凸部３８が形成された電極接続片３２を有するリード３０を、エミッタ電極２４と電極接続片３２とがはんだ材４１を挟んで対向した状態、かつ、凸部３８が、平面的に見て、電極接続片３２におけるはんだ材４１との接合面のゲート電極２６側の縁部とゲート電極との間に位置した状態、かつ、断面で見たときに、凸部３８が、半導体チップ２０側に向かって突出した状態となるように配置してなる組立体を形成することができる。
（４）接合工程（リフロー工程）Ｓ４００
接合工程（リフロー工程）Ｓ４００においては、組立体５０をリフロー炉（図示せず。）に入れて加熱し、はんだ材４１、４５を溶融した後で、はんだ材４１、４５を固化してはんだ４０、４６とすることにより、基板１０の半導体チップ配置面１２と半導体チップ２０のエミッタ電極２４とをはんだ４６を介して接合するとともに、半導体チップ２０のコレクタ電極２２とリード３０の電極接続片３２とをはんだ４０を介して接合する。
接合工程Ｓ４００においては、はんだ材４１中のフラックスが急激に蒸発することに起因してはんだ材やフラックスが飛散する場合があるが、電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面のゲート電極２６側の縁部３７とゲート電極２６との間に、半導体チップ２０側に向かって突出した凸部３８があり、凸部３８にはんだボールや飛散したフラックスが当たることによってゲート電極２６の表面上にはんだやフラックスが付着することを防ぐことができる。また、はんだ材４１の上面は、電極接続片３２によって飛散したはんだやフラックスがゲート電極２６に付着することを防ぐことができる。
（５）ワイヤボンディング工程Ｓ５００
次に、ゲート電極２６とリード６２（図１参照。）とをワイヤ７０を用いて接続する（図４（ｂ）参照。）。ワイヤ７０は適宜のものを用いることができる。
（６）樹脂封止工程Ｓ６００及びリード加工工程Ｓ７００
次に、リード３０，６２，６４の外部端子及び放熱用の金属板１８を除いて樹脂８０で樹脂封止する（樹脂封止工程Ｓ６００、図４（ｃ）参照。）、次に、リード３０，６２，６４をリードフレームから切り離すとともに、所定の箇所の折り曲げ等の加工を行う（リード加工工程Ｓ７００、図示せず。）。
このようにして実施形態１に係る半導体装置１を製造することができる。
３．実施形態１に係る半導体装置１及び半導体装置の製造方法の効果
実施形態１に係る半導体装置１によれば、電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面のゲート電極２６側の縁部３７とゲート電極２６との間に、半導体チップ２０側に向かって突出した凸部３８を有するため、製造過程において接合工程でリフローしたときに、はんだ材４１中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、飛散したはんだやフラックスが凸部に当たり、当該凸部３８によってゲート電極２６の表面上にはんだやフラックスが付着し難くなる。従って、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０接合強度が低下し難くなり、信頼性が低下し難くなる。
また、実施形態１に係る半導体装置１によれば、電極接続片３２は、半導体チップ２０側に向かって突出した凸部３８を有するため、はんだ４０の厚さをある一定以上の厚さに保つことに起因してはんだ材４１側面の上部（半導体チップから最も遠い位置）から飛散したはんだやフラックスがある一定の距離よりも遠くまで届きやすい場合であっても、はんだ材４１の側面上部から飛散したはんだやフラックスの大部分が凸部３８に当たるようになる。従って、ゲート電極２６の表面上にはんだやフラックスが付着し難くなる。従って、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０との接合強度がより低下し難くなり、、信頼性がより低下し難くなる。
また、実施形態１に係る半導体装置１によれば、凸部３８は、平面的に見て半導体チップ２０が配置されている領域内に配置されているため、半導体チップ２０上のエミッタ電極２４とゲート電極２６との間に凸部３８を確実に配置することができる。
また、実施形態１に係る半導体装置１によれば、凸部３８は、半導体チップ２０とは接触していないため、電流の流れに偏りが生じたりする等の不具合が生じない。
なお、実施形態１に係る半導体装置１は、半導体チップとリードとの間のはんだに作用する応力（例えば熱応力）を緩和するために、はんだの厚さをある一定以上の厚さに保った半導体装置であるため、半導体チップ２０上の電極接続片３２に半導体チップ２０側に突出した凸部を形成しても凸部３８は、半導体チップ２０とは接触しない。
また、実施形態１に係る半導体装置１によれば、凸部３８は、エミッタ電極２４と電極接続片３２とをはんだ４０で接合する接合工程においてはんだ（はんだ材）の側面から飛散するはんだボールがゲート電極２６に到達することを遮る配置構成で電極接続片３２に設けられているため、製造過程においてリフローしたときに、はんだ材４１中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、当該凸部３８によってゲート電極２６の表面上にはんだやフラックスが付着することをより一層防ぎやすくなる。従って、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０接合強度がより低下し難くなり、信頼性がより低下し難くなる。
また、実施形態１に係る半導体装置１によれば、電極接続片３２における半導体チップ配置面１２と対向する面を基準として、凸部３８の高さをｈとし、半導体チップ２０のエミッタ電極２４の表面と電極接続片３２の半導体チップ配置面１２と対向する面との間隔をｄとしたときに、０．８ｄ≦ｈ≦０．９５ｄの関係を満たすため。はんだ材４１の側面の大部分を凸部で覆うことができる。従って、製造過程においてリフローしたときに、はんだ材４１中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、ゲート電極２６側の側面から飛散したはんだやフラックスの大部分が当該凸部３８に当たることとなる。よって、ゲート電極２６の表面上にはんだやフラックスが付着し難くなるため、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０との接合強度がより低下し難くなり、信頼性がより低下し難くなる。
なお、凸部３８の頂点と半導体チップ２０との間にはわずかに空間が空いているが、はんだ材４１の側面下部からはんだが飛散してもゲート電極２６に届くことはなく、大きな問題にならない。
また、実施形態１に係る半導体装置１によれば、リード３０は、断面で見たときに、凸部３８の部分で半導体チップ２０側に折り曲げられているため、簡便に凸部３８を形成することができる。また、凸部３８は、リード３０が折り曲げられてなるため、リード３０と樹脂８０とが剥離し難く、樹脂８０とリード３０との接合強度を高くすることができる。
また、実施形態１に係る半導体装置１によれば、電極接続片３２は、電極接続片３２の半導体チップ２０側の面とは反対側の面から見て、凸部３８に対応した凹部が形成されているため、樹脂封止工程Ｓ６００において注入される樹脂８０が当該凹部にも注入されることとなり、樹脂８０とリード３０とがより一層高い密着性で樹脂封止される。従って、樹脂８０とリード３０との接合強度をより一層高くすることができる。
また、実施形態１に係る半導体装置１によれば、電極接続片３２は、平面的に見てはんだ４０全体を覆うように配置されているため、はんだ材４１の上方からのはんだやフラックスの飛散を電極接続片３２で防ぐことができる。すなわち、実施形態１に係る半導体装置１によれば、はんだ材４１の上方については電極接続片３２で、はんだ材４１の側面については凸部３８で、それぞれはんだやフラックスが遠くまで飛散することを防ぐことができる。従って、ゲート電極２６の表面上にはんだやフラックスが付着することをより一層防ぎ易くなり、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０の接合強度がより低下し難くなり、信頼性が低下し難くすることができる。
また、実施形態１に係る半導体装置１によれば、はんだの厚さは、３００μｍ以上であるため、半導体チップ２０とリード３０との間のはんだ４０に作用する応力（例えば熱応力）を緩和することができ、はんだ４０にクラックが入る等の不具合が生じ難くなる。その結果、信頼性が高い半導体装置となる。この観点で言えば、上記した不具合をより生じ難くするためには、はんだ４０の厚さが４００μｍ以上であることが好ましく、はんだ４０の厚さが５００μｍ以上であることがより一層好ましい。
また、実施形態１に係る半導体装置の製造方法によれば、一方の面に突出した凸部３８が形成された電極接続片３２を有するリード３０を、エミッタ電極２４と電極接続片３２とがはんだ材４１を挟んで対向した状態、かつ、凸部３８が、平面的に見て、電極接続片３２におけるはんだ材４１との接合面のゲート電極側の縁部３７とゲート電極との間、又は、電極接続片３２におけるはんだ材４１との接合面３６のゲート電極側の縁部３７と接する位置に位置した状態、かつ、凸部３８が、半導体チップ２０側に向かって突出した状態となるように配置してなる組立体５０を形成する組立体形成工程を含むため、接合工程において、はんだ材４１中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、当該凸部３８によってゲート電極の表面上にはんだやフラックスが付着することを防ぐことができる。従って、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０との間の接合強度が低下し難く、信頼性が低下し難い半導体装置を製造することができる。
［実施形態２］
実施形態２に係る半導体装置２は、基本的には実施形態１に係る半導体装置と同様の構成を有するが、凸部の位置が実施形態１に係る半導体装置１の場合とは異なる。すなわち、実施形態２に係る半導体装置２においては、平面的に見て、電極接続片におけるはんだ４０との接合面のゲート電極２６側の縁部３７とゲート電極２６との間ではなく、電極接続片３２におけるはんだ４０との接合面のゲート電極２６側の縁部３７と接する位置に半導体チップ２０側に向かって突出した凸部３８ａを有する（図５参照。）。
凸部３８ａは、凸部３８ａのはんだ４０側（側面及び頂上部のはんだ４０側）がはんだ４０の側面上側及び中央付近と接している。凸部３８ａの頂上部からエミッタ電極２４にかけてのはんだ４０の外形形状は、フィレット形状を形成している。
このように、実施形態２に係る半導体装置２は、凸部の位置が実施形態１に係る半導体装置１とは異なるが、電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の縁部３７と接する位置に半導体チップ２０側に向かって突出した凸部３８ａを有するため、製造過程において接合工程でリフローしたときに、はんだ材中のフラックスが急激に蒸発してはんだやフラックスが飛散したとしても、飛散したはんだやフラックスが凸部に当たり、当該凸部３８ａによってゲート電極２６の表面上にはんだやフラックスが付着し難くなる。従って、後のワイヤボンディング工程においてゲート電極２６とワイヤ７０と接合強度が低下し難くなり、信頼性が低下し難くなる。
また、実施形態２に係る半導体装置２によれば、電極接続片３２は、平面的に見て、電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の縁部３７と接する位置に半導体チップ２０側に向かって突出した凸部３８ａを有するため、凸部３８ａの一方の側面及び頂上部が、はんだ４０の側面の上部及び中央部と接することになり、はんだ４０とリード３０との接合面積が大きくなる。従って、はんだ４０とリード３０との間の接合強度が高くなり、信頼性が高くなる。
なお、実施形態２に係る半導体装置２は、凸部の位置以外の点においては実施形態１に係る半導体装置１と同様の構成を有するため、実施形態１に係る半導体装置１が有する効果のうち該当する効果を有する。
以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記各実施形態において記載した材質、形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記各実施形態においては、リード３０の一部の厚さを厚くして凸部（図６の変形例１に係る半導体装置３の凸部３８ｂ）を形成してもよい。
（３）上記各実施形態においては、半導体装置は、半導体チップを１つ備えることとしたが、本発明はこれに限定されるものではない。例えば、半導体装置は、半導体チップを２つ備えてもよいし（図７参照。）、半導体チップを３以上備えてもよい。
半導体チップを２つ備える半導体装置としては、例えば、以下のような、２つの半導体チップをカスコード接続した半導体装置（変形例２に係る半導体装置４、図７参照。）が考えられる。変形例２に係る半導体装置４においては、半導体チップ２０ｃのエミッタ電極２４ｃはリード３０ｃと電気的に接続され、半導体チップ２０ｃのコレクタ電極２２ｃは、基板１０ｃの回路１６ｃを介してリード３０ｄと接続されるとともに、半導体チップ２０ｄのエミッタ電極２４ｄとリード３０ｄを介して電気的に接続され、図示されていないが半導体チップ２０ｄのコレクタ電極２２ｄは回路１６ｄを介してリード６６と接続されている（図７（ａ）及び図７（ｂ）参照。）。このような構成の半導体装置においても、リード３０ｃ，３０ｄに凸部を形成してもよい（リード３０ｃについては凸部３８ｃ。図７（ｃ）参照。）。
（４）上記各実施形態においては、電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の辺にのみ凸部を形成したが、本発明はこれに限定されるものではない。電極接続片３２におけるはんだ４０との接合面３６のゲート電極２６側の辺以外の部分に凸部を形成してもよい。このような構成とすることにより、ゲート電極以外の部分にはんだやフラックスが飛散することを防ぐことができるため、信頼性がより一層低下し難い半導体装置となる。
（５）上記各実施形態においては、半導体チップ２０を３端子のＩＧＢＴとしたが、本発明はこれに限定されるものではない。半導体チップ２０を他の３端子の半導体素子（例えば、ＭＯＳＦＥＴ）としてよいし、半導体チップ２０を２端子の半導体素子（例えば、ダイオード）としてよいし、半導体チップ２０を４端子以上の半導体素子（４端子としては、例えばサイリスタ）としてもよい。
（６）上記各実施形態において、半導体装置を、半導体チップの一方の面にコレクタ電極を有し、他方の面にエミッタ電極及びゲート電極を有する、いわゆる縦型の半導体装置としたが、本発明はこれに限定されるものではない。例えば、半導体装置を、半導体チップの一方の面に全ての電極を有する、いわゆる横型の半導体装置としてもよい。
１，２，３，４…半導体装置、１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…基板、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ…チップ配置面、１４，１４ａ，１４ｂ，１４ｃ，１４ｄ…絶縁性基板、１６，１６ａ，１６ｂ、１６ｃ，１６ｄ…回路、１８、１８ａ，１８ｂ，１８ｃ，１８ｄ…放熱用の金属板、２０，２０ａ，２０ｂ，２０ｃ，２０ｄ…チップ、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ…コレクタ電極、２４，２４ａ，２４ｂ，２４ｃ，２４ｄ…エミッタ電極(主電極)、２６…ゲート電極（制御電極）、３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，６２，６４，６６…リード、３２，３２ａ，３２ｂ，３２ｃ，３２ｄ…電極接続片、３４，３４ｃ…外部接続端子、３６…（はんだとの）接合面、３７…接合面のゲート電極側の縁部、３８，３８ａ，３８ｂ，３８ｃ…凸部、４０，４０ｃ，４０ｄ，４６，４６ｃ，４６ｄ…はんだ、４１，４５…はんだ材、５０…組立体、７０…ワイヤ、８０…樹脂

Claims (8)

  1. 半導体チップ配置面を有する基板と、
    前記半導体チップ配置面上に配置され、前記半導体チップ配置面と対向する面とは反対側の面に形成された主電極及び前記主電極とは離間した位置に形成された制御電極を有する半導体チップと、
    少なくとも一部がはんだを介して前記主電極と接合された電極接続片を有するリードとを備え、
    前記電極接続片は、平面的に見て、前記電極接続片における前記はんだとの接合面の制御電極側の縁部と前記制御電極との間、又は、前記電極接続片における前記はんだとの接合面の制御電極側の縁部と接する位置に、前記半導体チップ側に向かって突出した凸部を有することを特徴とする半導体装置。
  2. 前記凸部は、平面的に見て、前記半導体チップが配置されている領域内に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記凸部は、前記半導体チップとは接触していないことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記凸部は、前記主電極と前記電極接続片とを前記はんだで接合する接合工程において前記はんだの側面から飛散するはんだボールが前記制御電極に到達することを遮る配置構成で前記電極接続片に設けられていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
  5. 前記リードは、断面で見たときに、前記凸部の部分で前記半導体チップ側に折り曲げられていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
  6. 前記電極接続片における前記半導体チップ配置面と対向する面とは反対側の面から見て、前記電極接続片には、前記凸部に対応した凹部が形成されていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
  7. 前記電極接続片は、平面的に見て前記はんだ全体を覆うように配置されていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
  8. 請求項１〜７のいずれかに記載の半導体装置を製造するための半導体装置の製造方法であって、
    半導体チップ配置面を有する基板の前記半導体チップ配置面上に、主電極及び前記主電極とは離間した位置に形成された制御電極が、前記半導体チップ配置面と対向する面とは反対側の面に位置するように半導体チップを配置する半導体チップ配置工程と、
    一方の面に突出した凸部が形成された電極接続片を有するリードを、前記主電極と前記電極接続片とがはんだ材を挟んで対向した状態、かつ、前記凸部が、平面的に見て、前記電極接続片における前記はんだ材との接合面の制御電極側の縁部と前記制御電極との間、又は、前記電極接続片における前記はんだ材との接合面の制御電極側の縁部と接する位置に位置した状態、かつ、前記凸部が、前記半導体チップ側に向かって突出した状態となるように配置して組立体を形成する組立体形成工程と、
    前記はんだ材を溶融した後で固化することにより、前記主電極と前記電極接続片とをはんだを介して接合する接合工程とを含むことを特徴とする半導体装置の製造方法。
JP2019506747A 2018-03-02 2018-03-02 半導体装置及び半導体装置の製造方法 Active JP6619120B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/008019 WO2019167254A1 (ja) 2018-03-02 2018-03-02 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6619120B1 true JP6619120B1 (ja) 2019-12-11
JPWO2019167254A1 JPWO2019167254A1 (ja) 2020-04-09

Family

ID=66867724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019506747A Active JP6619120B1 (ja) 2018-03-02 2018-03-02 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6619120B1 (ja)
CN (1) CN111630644B (ja)
NL (1) NL2022620B1 (ja)
WO (1) WO2019167254A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020067059A1 (ja) * 2018-09-26 2021-08-30 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118235233A (zh) 2021-11-18 2024-06-21 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP2007027183A (ja) * 2005-07-12 2007-02-01 Denso Corp 半導体装置及びその製造方法
JP2010010696A (ja) * 2009-08-25 2010-01-14 Renesas Technology Corp 半導体装置の製造方法
JP2010171181A (ja) * 2009-01-22 2010-08-05 Renesas Technology Corp 半導体装置
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2015032765A (ja) * 2013-08-06 2015-02-16 三菱電機株式会社 半導体装置
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520854B2 (ja) * 2001-01-30 2004-04-19 住友電気工業株式会社 レジスタコネクタ及びその製造方法
JP5384913B2 (ja) 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
JP2011040696A (ja) * 2009-08-10 2011-02-24 Horizon Gijutsu Kenkyusho Kk はんだバンプの形成方法及びその装置
JP5270614B2 (ja) * 2010-05-24 2013-08-21 三菱電機株式会社 半導体装置
JP2012059905A (ja) * 2010-09-09 2012-03-22 Toyota Industries Corp 電子部品における電極の接続構造
JP2012109391A (ja) * 2010-11-17 2012-06-07 Toyota Industries Corp 電子機器
JP5853525B2 (ja) * 2011-09-16 2016-02-09 富士電機株式会社 半導体チップの位置決め治具及び半導体装置の製造方法
JP2013135153A (ja) * 2011-12-27 2013-07-08 Aisin Seiki Co Ltd 半導体装置
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
JP6308300B2 (ja) * 2014-08-12 2018-04-11 富士電機株式会社 半導体装置
JP6697944B2 (ja) 2016-04-27 2020-05-27 三菱電機株式会社 電力用半導体装置
CN206905532U (zh) * 2017-06-06 2018-01-19 鹰潭市众鑫成铜业有限公司 一种安全型熔铜炉

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054227A (ja) * 2004-08-10 2006-02-23 Hitachi Ltd 半導体パワーモジュール及び半導体装置
JP2007027183A (ja) * 2005-07-12 2007-02-01 Denso Corp 半導体装置及びその製造方法
JP2010171181A (ja) * 2009-01-22 2010-08-05 Renesas Technology Corp 半導体装置
JP2010010696A (ja) * 2009-08-25 2010-01-14 Renesas Technology Corp 半導体装置の製造方法
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2015032765A (ja) * 2013-08-06 2015-02-16 三菱電機株式会社 半導体装置
JP2016072575A (ja) * 2014-10-02 2016-05-09 三菱電機株式会社 半導体装置およびその製造方法
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020067059A1 (ja) * 2018-09-26 2021-08-30 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
JP7086204B2 (ja) 2018-09-26 2022-06-17 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法

Also Published As

Publication number Publication date
NL2022620A (en) 2019-09-06
CN111630644A (zh) 2020-09-04
JPWO2019167254A1 (ja) 2020-04-09
WO2019167254A1 (ja) 2019-09-06
NL2022620B1 (en) 2020-02-10
CN111630644B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP5887901B2 (ja) 半導体装置及び半導体装置の製造方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US7456502B2 (en) Wiring board with connection electrode formed in opening and semiconductor device using the same
JP6619120B1 (ja) 半導体装置及び半導体装置の製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP6641524B1 (ja) 半導体装置の製造方法
JP2021090030A (ja) 半導体装置及び半導体装置の製造方法
JP2016146450A (ja) 電子装置
JP2003068967A (ja) 半導体装置
JP6619119B1 (ja) 半導体装置
CN100454529C (zh) 用于形成互连结构的焊膏以及由焊膏形成的互连结构
JP2003289129A (ja) 半導体装置
WO2019167102A1 (ja) 半導体装置及び半導体装置の製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP6924321B2 (ja) 半導体装置
JPS63152136A (ja) 半導体チツプの実装方法
JPH1140716A (ja) 半導体装置およびその製造方法
JP2019054025A (ja) 端子ピンの接合方法及び接合用冶具
JP2004273998A (ja) 電子部品実装方法および電子部品実装構造ならびに電子部品実装用の接着材
JP2022027162A (ja) 半導体装置
KR200259448Y1 (ko) 반도체 버틈 리드 패키지
CN112802766A (zh) 半导体组件组装方法、半导体组件和电子设备
JPH02294056A (ja) 半導体装置
JPH11340386A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191113

R150 Certificate of patent or registration of utility model

Ref document number: 6619120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150