JP6697944B2 - 電力用半導体装置 - Google Patents

Description

本発明は、エネルギーを効率的に利用するためのキーパーツである電力用半導体装置に関し、特に、電力用半導体素子が実装された絶縁基板と電力用半導体素子用の主回路が形成されたプリント基板とを備えた電力用半導体装置に関する。

産業用機器、電鉄、家電等の幅広い分野で普及している電力用半導体装置において、特に産業用機器に搭載される電力用半導体装置には、小型化、高放熱性及び高信頼性が求められる。このような電力用半導体装置では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）あるいはＦｗＤｉ等の電力用半導体素子を放熱性の高い絶縁基板に実装し、電力用半導体素子の表面電極に対して例えばアルミニウムワイヤ等で配線を行い回路を構成する場合が多い。

このような構造では、電力用半導体素子から電力用半導体装置のケースに配置される外部電極までの配線は、絶縁基板に形成した導体層パターンが用いられる。よって高価である絶縁基板の面積が大きくなり、コストアップすると共に、電力用半導体装置の外形が大きくなるという課題がある。

そこで電力用半導体装置の小型化のため、特許文献１では、半導体素子が実装された絶縁基板と両面配線されたプリント基板とを、はんだ等の導電性接着剤で電気的に接続して樹脂筐体内に収納した多層配線構造が提案されている。

特開２０１２−７４７３０号公報

通常のプリント基板を用いた多層配線構造では、電力用半導体素子の主電極及び信号電極は、はんだによりプリント基板の裏面（下面）における銅導体層とのみ接続されている。
ここで主電極は、大電流接点であるため、絶縁距離を確保し、膨張係数差により生じる熱ひずみを低減して接続信頼性を確保する必要があり、そのためには、主電極におけるはんだ高さをなるべく大きくする必要がある。一方、信号電極は、トランジスタ密度を上げるために、信号電極におけるはんだ高さをなるべく小さくする必要がある。よって、特性、信頼性、あるいは生産性の面から、求められる高さが異なるはんだ接合部の形成を同工程で行い得る構成が必要となる。例えばはんだを予め供給してバンプを形成しようとした場合、はんだがあふれてショートする懸念があるため、はんだ高さを大きくすることは困難となる。

特許文献１では、絶縁基板及びプリント基板を用いた電力用半導体装置の構造が示されているが、積層構造のため主電極用のはんだ厚が変化する可能性が懸念され、温度サイクル下における接続信頼性の確保に若干の不安が懸念される。

本発明は、上述したような問題点を解決するためになされたもので、電力用半導体素子における電極の接続品質を従来に比べて向上可能な電力用半導体装置を提供することを目的とする。

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における電力用半導体装置は、電力用半導体素子と、上記電力用半導体素子に対向して位置し、絶縁層、近位導体層及び遠位導体層を有する絶縁板材と、を備え、上記絶縁層は、厚み方向において互いに対向する、上記電力用半導体素子に近位の近位面及び上記電力用半導体素子に遠位の遠位面を有し、上記絶縁板材は、上記近位面に上記近位導体層を、上記遠位面に上記遠位導体層を有し、上記電力用半導体素子における主電極と上記遠位導体層とを第１はんだで接合しており、上記電力用半導体素子における信号電極と、上記近位導体層とを第２はんだで接合している、ことを特徴とする。

本発明の一態様における電力用半導体装置によれば、電力用半導体素子における主電極は、絶縁板材において、電力用半導体素子に対してより遠くに位置する遠位導体層とはんだで接続し、電力用半導体素子における信号電極は、絶縁板材における近位導体層とはんだで接続する。したがって、当該電力用半導体装置によれば、異なる高さのはんだ接合部の形成が可能となる。その結果、大電流接点である主電極では、絶縁距離を確保することが可能となり、また、温度サイクルに起因してはんだに作用する熱応力を緩和でき、接続信頼性を確保することができ、さらに信号電極でのショート不良も低減することができる。

また、信号電極のサイズを大きくすることなく主電極と共にはんだ接合が可能であるため、電力用半導体素子のサイズの大型化が防止できる。

さらにまた、信号電極のみをワイヤボンドによって接続する場合と比較すると、主電極及び信号電極は共にはんだで接合することから、生産性を向上させることができ、また、主電極をはんだ接合するときのはんだ飛散による、信号電極におけるワイヤボンド不良の発生を抑制することもできる。

実施の形態１による電力用半導体装置の概念図である。 図１に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 実施の形態２による電力用半導体装置の概念図である。 図３に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 実施の形態３による電力用半導体装置の概念図である。 図５に示すプリント基板と電力用半導体素子との接合状態を示す概念図である。 図５に示すプリント基板と電力用半導体素子との接合状態の概略を示す平面図である。

実施形態である電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。

実施の形態１．
図１は、実施の形態１による電力用半導体装置１０１の全体構造を概略を示す図である。この電力用半導体装置１０１は、基本的構成部分として、電力用半導体素子の一例に相当するＩＧＢＴ２０（Insulated Gate Bipolar Transistor）及びダイオード３と、絶縁板材の一例に相当するプリント基板５０とを備える。電力用半導体装置１０１は、本実施形態のように、さらに、絶縁基板１、封止樹脂６、ケース７、及び電極端子８等を有することができる。このような電力用半導体装置１０１の構成について、以下に説明する。

絶縁基板１は、図２に示すように、樹脂絶縁シート１ａの両面に銅導体層１ｂ，１ｃを接着して構成され、銅導体層１ｃには、はんだ４１によってＩＧＢＴ２０及びダイオード３が電気的かつ機械的に接続される。ここではんだ４１として、例えばＳｎ−Ａｇ−Ｃｕ系のはんだが用いられる。このような絶縁基板１は、ＩＧＢＴ２０及びダイオード３の放熱と、両半導体素子の裏面側の配線とを兼ねている。

絶縁基板１に実装されたＩＧＢＴ２０等の電力用半導体素子に平行又は略平行に、プリント基板５０が配置される。プリント基板５０は、その材質が例えばＦＲ−４（Flame Retardant Type 4）等の絶縁層５１を有する。絶縁層５１は、図２に示すように、その厚み方向５１ｃにおいて互いに対向する、電力用半導体素子から遠位側の遠位面５１ａと、近位側の近位面５１ｂとを有する。遠位面５１ａには回路パターンとなる遠位導体層５２が、近位面５１ｂにも回路パターンとなる近位導体層５３が、それぞれ接着シート（図示せず）により接着されている。遠位導体層５２及び近位導体層５３の材料としては例えば銅が使用される。また、遠位導体層５２と近位導体層５３とは、スルーホール５５を介して電気的に連結されている。

このような遠位導体層５２及び近位導体層５３は、ＩＧＢＴ２０及びダイオード３における各表面電極とはんだ４２，４３，４４によって接合され、電気的かつ機械的に接続される。はんだ４２，４３，４４として、例えばＳｎ−Ａｇ−Ｃｕ系のはんだが用いられる。具体的には、ダイオード３の表面電極は、図１に示すように、はんだ４４によってプリント基板５０の遠位導体層５２に接合され、ＩＧＢＴ２０において主電極に相当するエミッタ電極２２は、はんだ４２によって遠位導体層５２に接合されている。また、ＩＧＢＴ２０において信号電極に相当するゲート電極２１は、はんだ４３によって近位導体層５３に接合されている。このように、電力用半導体素子における表面電極と、プリント基板５０における遠位導体層５２とをはんだで接合するために、プリント基板５０における絶縁層５１さらには近位導体層５３は、厚み方向５１ｃにおいて、はんだ４２、４４と非接触な貫通開口５８を有する。

ここで貫通開口５８を、はんだ４２、４４と接触しない大きさに設定することで、厚み方向５１ｃにおける線膨張係数が大きい絶縁層５１が変形した場合でも、はんだ４２、４４が変形するのを抑制することができる。よって、温度サイクルの存在下における、はんだ接合の信頼性向上を図ることができる。

また、プリント基板５０における遠位導体層５２及び近位導体層５３と、ＩＧＢＴ２０等の電力用半導体素子の表面電極とを接合するはんだ４２，４３，４４は、熱応力を低減するためにフィレットを形成することが望ましい。
本実施形態では、図２に示すように、ＩＧＢＴ２０において主電極に相当するエミッタ電極２２は、はんだ４２と接合している主電極接合領域５４ｂを有する。また、プリント基板５０における遠位導体層５２は、はんだ４２と接合している遠位導体層接合領域５４ａを有する。ここで図２に示すように、遠位導体層接合領域５４ａは、主電極接合領域５４ｂに比べて小さい。これにより、フィレットの形成を可能にしている。尚、遠位導体層接合領域５４ａ及び主電極接合領域５４ｂを合わせて、接合部５４と記す場合もある。

このような接合領域の大小を形成するためには、はんだが濡れ広がる領域を制限すればよい。例えば、遠位導体層５２における遠位導体層接合領域５４ａを形成するために、プリント基板５０の絶縁層５１における貫通開口５８の面積を調整する、あるいは、はんだレジストにより遠位導体層５２の露出面積を調整する、ことで実現可能である。また、近位導体層５３においては、エッチングによりパターン面積を調整する、あるいは、はんだレジストによる露出面積を調整する、ことで実現可能である。

また、互いに対向するプリント基板５０と、ＩＧＢＴ２０及びダイオード３の電力用半導体素子とは、封止樹脂６にエポキシ樹脂を用いた場合、両者間の電気的絶縁を確保するために、０．２ｍｍ以上の隙間が必要となる。

さらに、絶縁基板１の外縁部分には、図１に示すように、主にＰＰＳ（ポリフェニレンサルファイド）からなるケース７がシリコーン接着剤（図示せず）で接着されている。ケース７には電極端子８がインサートされている。電極端子８は、例えばアルミニウム製で一例としてφ０．３ｍｍのボンディングワイヤ９によって遠位導体層５２と電気的に接続されている。
ケース７の内側には、絶縁基板１とプリント基板５０との隙間からプリント基板５０の上面を覆うまで、エポキシ樹脂の封止樹脂６が注入され、真空脱泡後、加熱して硬化される。
以上説明した構成を備えて電力用半導体装置１０１が形成される。

図２に示すように、遠位導体層接合領域５４ａは、遠位導体層５２の面内に存在し、ＩＧＢＴ２０のエミッタ電極２２とはんだ４２で接合している。またＩＧＢＴ２０のゲート電極２１は、近位導体層５３とはんだ４３で接合している。またダイオード３の表面電極は、遠位導体層５２とはんだ４４で接合している。この結果、電力用半導体装置１０１では、ＩＧＢＴ２０において、相対的に小面積であるゲート電極２１、及び、大面積であるエミッタ電極２２は、プリント基板５０の近位導体層５３及び遠位導体層５２に、それぞれ、同工程にてはんだ付けがなされ、厚み方向５１ｃにおいて異なる高さのはんだ接合部の形成を実現している。このようにして電力用半導体装置１０１では、はんだがあふれてショートすることはなく、絶縁性が確保可能である。

また、大電流が流れるＩＧＢＴ２０のエミッタ電極２２、及びダイオード３の表面電極を接合するはんだ４２，４４は、厚く形成することができる。よって、温度サイクルにより、熱膨張係数差に起因する例えばＩＧＢＴ２０とはんだ４２との間に作用する熱応力を緩和することができ、接続信頼性を確保することができる。さらに、ゲート電極２１におけるショート不良を低減することができる。

また、ゲート電極２１のみをワイヤボンドによって接続する場合と比較すると、エミッタ電極２２と共にゲート電極２１も、はんだ接合するため、生産性を向上することができる。さらに、エミッタ電極２２のはんだ接合時におけるはんだ飛散に起因する、ゲート電極２１のワイヤボンド不良の発生も抑制することができる。

また、ＩＧＢＴ２０のゲート電極２１は、例えばφ０．３ｍｍあるいはφ０．４ｍｍのアルミニウムワイヤのサイズに合わせて設計されているため、ゲート電極２１の小面積化が可能となり、トランジスタ密度を向上することができる。結果としてチップサイズの縮小化を図ることができる。

仮にＩＧＢＴ２０のエミッタ電極２２を近位導体層５３に接続した場合には、断面積が小さく抵抗の大きいスルーホール５５を介して遠位導体層５２さらに電極端子８へ電流が流れることになる。よって、スルーホール５５における発熱が大きくなり、耐熱性の低いＦＲ−４製のプリント基板５０が破壊する可能性も懸念される。
しかしながら、本実施形態では、エミッタ電極２２を遠位導体層５２に直接接続していることから、上述のような発熱は低減でき、プリント基板５０の破壊を防止することができる。

また、プリント基板５０における遠位導体層５２及び近位導体層５３と、ＩＧＢＴ２０等の電力用半導体素子における表面電極との接合は、板状はんだをこれらの間に挟みリフローを行う、クリームはんだを塗布しておきリフローを行う、電力用半導体素子の表面電極に予めはんだ接合しておき、後にリフローを行う、あるいは、プリント基板５０の遠位導体層５２及び近位導体層５３においてはんだ接合部となる領域に予め球状のはんだを接合しておき、後にリフローを行う、という方法が適用可能である。

本実施形態の構成に対して、以下のような構成例（変形例）を採ることもできる。
即ち、本実施形態では、電力用半導体素子としてＩＧＢＴを用いたが、ＭＯＳＦＥＴでも同様の構造を形成することができる。
また、ＩＧＢＴとダイオードとが一体化されたＲＣ−ＩＧＢＴについても同様の構造を形成することができる。
また本実施形態では、ＩＧＢＴ２０のゲート電極２１及びエミッタ電極２２をプリント基板５０における導体層とはんだで接続しているが、ゲート電極２１及びエミッタ電極２２に限らず、電力用半導体素子の表面に形成された主電極、制御電極、信号電極に同様の構造を形成することができる。
また本実施形態では、ダイオード３とＩＧＢＴ２０とが１対の１ｉｎ１でのモジュール構成であったが、２対の２ｉｎ１、あるいは６対の６ｉｎ１、さらには、コンバータとブレーキとなる電力用半導体素子とが一つに搭載された構成であっても同様の効果が得られる。

また本実施形態では、絶縁基板１の材料として、絶縁シートを用いた金属基板を用いたが、ＡｌＮ、アルミナ、ＳｉＮ等のセラミック材料で形成したセラミック基板でも同様の効果が得られる。
また本実施形態では、電力用半導体素子用のパワー回路が形成された基板として、絶縁層５１の両面に銅導体層としての遠位導体層５２及び近位導体層５３を形成したプリント基板５０を用いたが、ＡｌＮ、アルミナ、ＳｉＮ等のセラミック材料で形成されたセラミック基板でも同様の効果が得られる。

また本実施形態では、アルミニウム製のボンディングワイヤ９を用いたが、銅製ワイヤ、アルミ被覆銅ワイヤ、又は金ワイヤを用いても同様の効果が得られる。
また本実施形態では、電力用半導体素子と絶縁基板１との接続、及び、プリント基板５０と電力用半導体素子との接続に、はんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤、ナノ粒子を低温焼成させるＡｇナノパウダ、あるいはＣｕナノパウダ等を用いても同様の効果が得られる。

また本実施形態では、ケース７の材料としてＰＰＳを用いたが、より耐熱性の高いＬＣＰ（液晶ポリマー）を用いても同様の効果が得られる。
また、ダイレクトポッティング封止樹脂については，流し込んで常温硬化させる種類のものでも同様の効果が得られる。
また、ケース７を用いず、金型を用いてトランスファモールド封止樹脂によって封止を行うトランスファモールドパッケージであっても、同様の効果が得られる。

実施の形態２．
図３は、実施の形態２による電力用半導体装置１０２の全体構造を概略を示す図であり、また図４は、電力用半導体装置１０２における電力用半導体素子とプリント基板との接合を説明するための図である。
本実施形態２における電力用半導体装置１０２は、上述の実施形態１における電力用半導体装置１０１と比較して、遠位導体層５２がはんだ進入孔５６を有する点でのみ相違する。以下では、主にこの相違点について説明を行い、同一又は類似の構成部分については、その説明を省略する。

実施形態１で説明したように、プリント基板５０における遠位導体層５２は、電力用半導体素子の表面電極、例えばＩＧＢＴ２０におけるエミッタ電極２２がはんだ接合される遠位導体層接合領域５４ａを有する。はんだ進入孔５６は、図３及び図４に示すように、遠位導体層接合領域５４ａに対応した箇所に位置し、遠位導体層５２を厚み方向５１ｃに貫通する孔である。

はんだ進入孔５６を設けることで、例えばＩＧＢＴ２０におけるエミッタ電極２２がはんだ接合されるとき、はんだ４２は、はんだ進入孔５６内に進入可能である。はんだ進入孔５６を有する電力用半導体装置１０２は、上述した実施形態１の電力用半導体装置１０１が奏する効果を有し、はんだ進入孔５６を設けることで、さらに以下の効果を生じる。

即ち、実施形態１で説明したように、プリント基板５０の導体層（遠位導体層５２及び近位導体層５３）と、電力用半導体素子の表面電極とは、板状のはんだ４２，４３，４４を間に挟んでリフローを行う、あるいは、クリームはんだを塗布してリフローを行う等によって接合している。ここで、はんだの供給量が過剰になると、電力用半導体素子から垂れ落ちるという現象が生じる可能性がある。そこで、はんだ進入孔５６を設けることで、余剰なはんだをはんだ進入孔５６内に取り込むことができ、はんだ供給量のバラツキを吸収することができる。その結果、製造プロセスを安定化させることができる。

また、はんだ接合時に、放熱の妨げとなるボイドがはんだ層内に発生する場合があり、このボイドを真空引き等で脱泡する必要がある。脱泡の際、ボイドは、はんだの露出面からのみ放出することから、はんだ進入孔５６を設けることではんだ接合部の露出面が増え、ボイドの低減を図ることができる。
また、遠位導体層５２がはんだ進入孔５６を有することで、遠位導体層５２と、ＩＧＢＴ２０及びダイオード３の表面電極と接合するはんだ４２，４４の供給、及び、接合の有無をはんだ進入孔５６を通して確認することが可能となる。したがって、検査工程の簡略化、及び時間短縮が可能となる。

尚、実施形態１で説明した、電力用半導体装置１０１における構成上の変更は、本実施形態の電力用半導体装置１０２に対しても適用可能である。

実施の形態３．
図５は、実施の形態３による電力用半導体装置１０３の全体構造を概略を示す図であり、また図６は、電力用半導体装置１０３における電力用半導体素子とプリント基板との接合を説明するための図である。
本実施形態３における電力用半導体装置１０３は、上述の実施形態１における電力用半導体装置１０１と比較して、遠位導体層５２が樹脂進入開口５７を有する点でのみ相違する。以下では、主にこの相違点について説明を行い、同一又は類似の構成部分については、その説明を省略する。

樹脂進入開口５７は、例えば図７に示すように、遠位導体層接合領域５４ａの周囲の一部において遠位導体層５２を厚み方向５１ｃに貫通した開口であり、プリント基板５０の絶縁層５１における、上述の貫通開口５８と連通する。

樹脂進入開口５７を有する電力用半導体装置１０３は、上述した実施形態１の電力用半導体装置１０１が奏する効果を有し、樹脂進入開口５７を設けることで、さらに以下の効果を生じる。

即ち、互いに対向して配置されている絶縁基板１とプリント基板５０とは、互いに電気的に絶縁されている必要があるため、絶縁基板１とプリント基板５０との間の隙間に封止樹脂６を充填する必要がある。また、ＩＧＢＴ２０及びダイオード３において、それぞれの素子の表裏の沿面絶縁距離を確保するためには、封止樹脂６が上記隙間に充填されている必要がある。
しかしながら、上記隙間は狭く封止樹脂６が充填されにくく、未充填領域が発生する可能性があった。特に、電力用半導体素子の表面電極とプリント基板６０との間のはんだ接合部間は、隙間が狭く充填され難い。これに対しては、封止樹脂６の流入距離を短くすることが効果的である。

そこで、プリント基板５０の遠位導体層５２における遠位導体層接合領域５４ａの外周部分に樹脂進入開口５７を設けることで、封止樹脂６は樹脂進入開口５７を通り、絶縁基板１とプリント基板５０との隙間へ容易に進入することができる。よって、封止樹脂６の未充填領域の発生を防止することができる。

また樹脂進入開口５７を有することで、ＩＧＢＴ２０及びダイオード３と遠位導体層５２と接合しているそれぞれのはんだ４２，４４のはんだフィレットの状態を、並びに、ＩＧＢＴ２０及びダイオード３と絶縁基板１とのそれぞれの接合状態を、それぞれ目視等で容易に検査することが可能になる。よって、それぞれの接合状態の検査工程を短時間で容易に行うことが可能になる。

尚、実施形態１で説明した、電力用半導体装置１０１における構成上の変更は、本実施形態の電力用半導体装置１０３に対しても適用可能である。

また、上述した各実施の形態を組み合わせた構成を採ることも可能であり、また、異なる実施の形態に示される構成部分同士を組み合わせることも可能である。

３ ダイオード、２０ ＩＧＢＴ、２１ ゲート電極、２２ エミッタ電極、
４１〜４４ はんだ、５０ プリント基板、５１ 絶縁層、
５１ａ 遠位面、５１ｂ 近位面、５１ｃ 厚み方向、５２ 遠位導体層、
５３ 近位導体層、５４ａ 遠位導体層接合領域、５４ｂ 主電極接合領域、
５６ はんだ進入孔、５７ 樹脂進入開口、５８ 貫通開口、
１０１〜１０３ 電力用半導体装置。

Claims (4)

1. 電力用半導体素子と、
   上記電力用半導体素子に対向して位置し、絶縁層、近位導体層及び遠位導体層を有する絶縁板材と、を備え、
   上記絶縁層は、厚み方向において互いに対向する、上記電力用半導体素子に近位の近位面及び上記電力用半導体素子に遠位の遠位面を有し、
   上記絶縁板材は、上記近位面に上記近位導体層を、上記遠位面に上記遠位導体層を有し、
   上記電力用半導体素子における主電極と上記遠位導体層とを第１はんだで接合しており、
   上記電力用半導体素子における信号電極と、上記近位導体層とを第２はんだで接合しており、
   上記遠位導体層は、上記第１はんだと接合している遠位導体層接合領域を有し、上記主電極は、上記第１はんだと接合している主電極接合領域を有し、上記遠位導体層接合領域は、上記主電極接合領域よりも小さい、
   ことを特徴とする電力用半導体装置。
2. 上記絶縁層及び上記近位導体層は、上記厚み方向において上記第１はんだと非接触な貫通開口を有する、請求項１に記載の電力用半導体装置。
3. 上記遠位導体層は、上記遠位導体層接合領域に対応した箇所に、当該遠位導体層を上記厚み方向に貫通した、はんだ進入孔を有する、請求項１又は２に記載の電力用半導体装置。
4. 上記遠位導体層は、上記遠位導体層接合領域の周囲の一部に、当該遠位導体層を上記厚み方向に貫通した樹脂進入開口を有する、請求項１又は２に記載の電力用半導体装置。

Images