JP6613608B2 - Pulse transformer - Google Patents
Pulse transformer Download PDFInfo
- Publication number
- JP6613608B2 JP6613608B2 JP2015096707A JP2015096707A JP6613608B2 JP 6613608 B2 JP6613608 B2 JP 6613608B2 JP 2015096707 A JP2015096707 A JP 2015096707A JP 2015096707 A JP2015096707 A JP 2015096707A JP 6613608 B2 JP6613608 B2 JP 6613608B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- layer
- winding
- pulse transformer
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 57
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000011162 core material Substances 0.000 description 70
- 238000003780 insertion Methods 0.000 description 26
- 230000037431 insertion Effects 0.000 description 26
- 230000000694 effects Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 229910018605 Ni—Zn Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は、たとえばLANケーブルなどを通じてパルス信号を伝送するための用途などに用いられるパルストランスに関する。 The present invention relates to a pulse transformer used for, for example, an application for transmitting a pulse signal through a LAN cable or the like.
パソコンなどの機器をLANや電話網などのネットワークに接続する場合、ケーブルを通して侵入するESD(ElectroStatic Discharge,静電放電)や高電圧から機器を守る必要がある。そこで、ケーブルと機器の接続点を構成するコネクタにはパルストランスが用いられる。 When connecting a device such as a personal computer to a network such as a LAN or a telephone network, it is necessary to protect the device from ESD (ElectroStatic Discharge) and high voltage entering through a cable. Therefore, a pulse transformer is used as a connector constituting the connection point between the cable and the device.
従来用いられているパルストランスはドーナツ型の磁心(トロイダルコア)に一次コイルと二次コイルを巻回して作られており、一次コイルに印加される電圧のうち交流成分(パルス)のみを二次コイルに伝えるという性質を有する。直流成分は二次コイルに伝わらないため、パルストランスはESDや高電圧を遮断することができる。 A conventional pulse transformer is made by winding a primary coil and a secondary coil around a donut-shaped magnetic core (toroidal core), and only the AC component (pulse) of the voltage applied to the primary coil is secondary. It has the property of transmitting to the coil. Since the direct current component is not transmitted to the secondary coil, the pulse transformer can block ESD and high voltage.
近年ではパルストランスにも小型化・表面実装化が求められており、そのために上記トロイダルコアに代えてドラム型コアを用いる例が登場している。そのようなパルストランスを表面実装型パルストランスといい、特許文献1にその例が開示されている。
In recent years, pulse transformers are also required to be miniaturized and surface-mounted. For this reason, an example in which a drum core is used instead of the toroidal core has appeared. Such a pulse transformer is referred to as a surface mount type pulse transformer, and an example thereof is disclosed in
ところで、ネットワークのイーサネット(登録商標)(Ethernet(登録商標))通信速度は、10Mbps(ビット毎秒)の10BASE-Tから、その10倍の100Mbpsの100BASE-TXが普及し、現在は、1Gbpsの1000BASE-Tが普及している。また、新たに10GBASE-T(10ギガビット・イーサネット(登録商標)(10GbE))が規格化されている。 By the way, the network speed of Ethernet (registered trademark) (Ethernet (registered trademark)) from 10BASE-T of 10Mbps (bits per second) to 100BASE-TX of 100Mbps, which is 10 times that, has become widespread. -T is popular. In addition, 10GBASE-T (10 Gigabit Ethernet (registered trademark) (10GbE)) has been newly standardized.
そのため、特に高周波での挿入損失(インサーションロス)が小さいパルストランスが求められている。挿入損失が小さければ、信号減衰量が少なくなり、高周波成分の減衰量が小さければ、高速なデータ信号を遠(長)距離に正確に送ることができる。しかしながら、従来のパルストランスでは、特に厳しい基準での高周波における挿入損失の低減を満足することが困難であった。 Therefore, there is a demand for a pulse transformer having a small insertion loss (insertion loss) particularly at a high frequency. If the insertion loss is small, the signal attenuation amount is small, and if the attenuation amount of the high frequency component is small, a high-speed data signal can be accurately sent to a long (long) distance. However, in the conventional pulse transformer, it has been difficult to satisfy the reduction of insertion loss at high frequency with particularly strict standards.
本発明は、このような実状に鑑みてなされ、その目的は、特に厳しい基準での高周波における挿入損失の低減を図ることが可能なパルストランスを提供することである。 The present invention has been made in view of such a situation, and an object of the present invention is to provide a pulse transformer capable of reducing insertion loss at a high frequency with a particularly strict standard.
本発明者等は、パルストランスについて鋭意検討した結果、第1組層と第2組層とを全長にわたり重ならせるのではなく、一部のみで重ならせることで、挿入損失の低減を図ることができることを新たに見出し、本発明を完成させるに至った。 As a result of intensive studies on the pulse transformer, the present inventors have attempted to reduce the insertion loss by overlapping the first assembled layer and the second assembled layer not only over the entire length but only partially. The present inventors have newly found that it is possible to complete the present invention.
すなわち、本発明に係るパルストランスは、
巻芯部と、
前記巻芯部の外周に形成してある一次コイルおよび二次コイルから成るコイル部とを有するパルストランスであって、
前記一次コイルは、第1ワイヤと第2ワイヤとを有し、
前記二次コイルは、第3ワイヤと第4ワイヤとを有し、
前記第1ワイヤと前記第3ワイヤの組み合わせから成る第1組層と、前記第2ワイヤと前記第4ワイヤとの組合せからなる第2組層とが、前記巻芯部の外周で一部重なる重複領域を有することを特徴とする。
That is, the pulse transformer according to the present invention is
A winding core,
A pulse transformer having a primary coil and a secondary coil formed on the outer periphery of the winding core;
The primary coil has a first wire and a second wire,
The secondary coil has a third wire and a fourth wire,
A first assembly layer composed of a combination of the first wire and the third wire and a second assembly layer composed of a combination of the second wire and the fourth wire partially overlap on the outer periphery of the core portion. It has an overlap area.
本発明に係るパルストランスにおいて、高周波領域での挿入損失の低減を図ることができる理由については必ずしも明らかではないが、重複領域を減らすことで、線間容量を減らせるためではないかと考えられる。 In the pulse transformer according to the present invention, the reason why the insertion loss can be reduced in the high frequency region is not necessarily clear, but it is considered that the line capacitance can be reduced by reducing the overlapping region.
本発明のパルストランスでは、高周波領域での挿入損失の低減を図れることから、高周波における信号減衰量が少なくなり、高速なデータ信号を遠(長)距離に正確に送ることができる。 In the pulse transformer of the present invention, since the insertion loss in the high frequency region can be reduced, the amount of signal attenuation at the high frequency is reduced, and a high-speed data signal can be sent accurately over a long (long) distance.
また、本発明では、第1組層には、一次コイルを構成することになる第1ワイヤと、二次コイルを構成することになる第3ワイヤとが含まれ、第2組層には、一次コイルを構成することになる第2ワイヤと、二次コイルを構成することになる第4ワイヤとが含まれる。このため、一次コイルと二次コイルとで巻線の線長のばらつきを抑制し、インダクタンスのばらつきを抑制し、バランス特性に優れており、ノイズ除去特性にも優れている。すなわち、本発明では、一次コイルと二次コイルとの結合を保ちながら、高周波領域での挿入損失の低減を図ることができる。 In the present invention, the first assembly layer includes a first wire that constitutes the primary coil and a third wire that constitutes the secondary coil, and the second assembly layer includes A second wire that will constitute the primary coil and a fourth wire that will constitute the secondary coil are included. For this reason, the primary coil and the secondary coil suppress variations in wire length of the windings, suppress variations in inductance, have excellent balance characteristics, and excellent noise removal characteristics. That is, in the present invention, it is possible to reduce the insertion loss in the high frequency region while maintaining the coupling between the primary coil and the secondary coil.
好ましくは、前記巻芯部の軸芯に沿っての前記第1組層と前記第2組層とを含む巻線全長をL1とし、前記重複領域の前記軸芯に沿っての重複長さをL2とした場合に、L2/L1は0.8以下である。L2/L1が大きすぎる(すなわち重複長さが長い)と、挿入損失の低減効果が小さくなる傾向にある。 Preferably, a winding total length including the first assembly layer and the second assembly layer along the axis of the winding core portion is L1, and the overlap length of the overlap region along the axis is When L2, L2 / L1 is 0.8 or less. If L2 / L1 is too large (that is, the overlap length is long), the effect of reducing the insertion loss tends to be small.
好ましくは、巻芯部の軸芯に沿っての前記重複領域の長さは、前記第1ワイヤの線径と前記第3ワイヤの線径を足した長さ以上、または前記第2ワイヤの線径と前記第4ワイヤの線径を足した長さ以上である。重複領域の長さが短すぎると、ノイズ低減効果が小さくなる傾向にある。 Preferably, the length of the overlapping region along the axis of the winding core is equal to or greater than a length obtained by adding a wire diameter of the first wire and a wire diameter of the third wire, or a wire of the second wire. It is more than the length which added the diameter and the wire diameter of the said 4th wire. If the length of the overlapping region is too short, the noise reduction effect tends to be small.
好ましくは、L2/L1は、0.1〜0.8、さらに好ましくは0.2〜0.6である。このような範囲で、挿入損失の低減を図ることができると共に、ノイズ低減効果も大きくなる。 Preferably, L2 / L1 is 0.1 to 0.8, more preferably 0.2 to 0.6. In such a range, the insertion loss can be reduced and the noise reduction effect is also increased.
前記重複領域は、前記巻線全長の略中心部分に位置させても良い。このように構成することで、巻線作業が容易になる。なお、第1組層および第2組層のそれぞれの巻始めと巻き終わり部には、巻乱れがあっても良い。 The overlapping region may be positioned at a substantially central portion of the entire winding length. With this configuration, the winding work is facilitated. In addition, there may be winding disturbance at the winding start and winding end of each of the first assembled layer and the second assembled layer.
以下、本発明を、図面に示す実施形態に基づき説明する。 Hereinafter, the present invention will be described based on embodiments shown in the drawings.
第1実施形態
図1に示すように、本発明の一実施形態に係るパルストランスは、表面実装型のコイル部品10で構成してある。このコイル部品10は、ドラム型コアである第1コア20と、板状の第2コア30と、第1コア20の巻芯部22に巻回されたコイル部40とを有する。
First Embodiment As shown in FIG. 1, a pulse transformer according to an embodiment of the present invention is composed of a
なお、コイル部品10の説明では、コイル部品10を実装する実装面と平行な面内にあり第1コア20の巻芯部22の巻軸と平行な方向をX軸、X軸と同じく実装面と平行な面内にありX軸と垂直な方向をY軸方向、実装面の法線方向をZ軸方向とする。
In the description of the
コイル部品10は、その外形寸法が、たとえば(幅3.2mm×高さ2.8mm×奥行き3.2mm)であるが、コイル部品10のサイズはこれに限定されない。
The outer dimensions of the
コイル部品10のコアは、第1コア20と第2コア30とを組み合わせて構成される。第1コア20は、棒状の巻芯部22と、巻芯部22の両端に備えられる一対のコア端部としての一対の鍔部24,24と、を有する。
The core of the
鍔部24の外形状は、略直方体であり、一対の鍔部24は、X軸方向に関して所定の間隔を空けて、互いに略平行になるように配置されている。巻芯部22は、一対の鍔部24において互いに向かい合うそれぞれの面の中央部に接続しており、一対の鍔部24を接続している。巻芯部22の横断面形状は、本実施形態では矩形であるが、円形でも良く、その断面形状は特に限定されない。
The outer shape of the
第2コア30は、板状のコアであり、第2コア30の外形状は、Z軸方向の辺が最も短い辺となる略直方体である。第2コア30は、外側面36の法線方向(Z軸方向)から見てX軸方向に長い略長方形であるが、正方形その他の形状であってもよい。X軸方向の両端に位置する第2コア30の上面32は、鍔部24の底面24aと向かい合っており、底面24aに対して、たとえば熱硬化性樹脂などの接着剤などにより固定される。これにより、第2コア30は、第1コア20と連続する磁路を形成する。
The
第1コア20の各鍔部24には、端子部51〜56が設けられている。端子部51〜56は、略L字の外形状を有する金具で構成されており、少なくとも一部が鍔部24の設置面24bに設けられている。なお、鍔部24の設置面24bは、第2コア30の上面32に向かい合う底面24aとは、反対側のZ軸方向の上面である。
3つの端子部51〜53は、一方の鍔部24に設けられており、他の3つの端子部54〜56は、他方の鍔部24に設けられている。隣接する端子部の間隔は等間隔ではなく、端子部52と端子部53の間隔は、端子部51と端子部52の間隔より広くなるよう設計されており、端子部54と端子部55の間隔は、端子部55と端子部56の間隔より広くなるよう設計されている。
The three
第1コア20の巻芯部22には、コイル部40が形成されている。コイル部40は、4本のワイヤ41〜44により構成される。ワイヤ41〜44は、たとえば被覆導線で構成してあり、良導体からなる芯材を絶縁性の被覆膜で覆った構成を有しており、巻芯部22に、後述する2層構造で巻回されている。
A
図2に示すように、第2ワイヤ42と第4ワイヤ44とは、巻芯部22に通常のバイファイラ巻きされて第2組層46を構成し、第1ワイヤ41と第3ワイヤ43とは、巻芯部22に通常のバイファイラ巻きされて第1組層45を構成する。本実施形態では、巻芯部22のX軸方向の略中央部において、第2組層46の上に、第1組層45の一部が重ねられて巻回されて重複して重複領域47を形成しているが、その逆でも良い。すなわち、巻芯部22のX軸方向の略中央部において、第1組層45の上に、第2組層46の一部が重ねられて巻回されて重複して重複領域47を形成してもよい。
As shown in FIG. 2, the
第1組層45の上に、第2組層46の一部を重ねて巻回して重複領域47を形成する場合には、第1組層45を形成するための第1ワイヤ41と第3ワイヤ43とのバイファイラ巻きを最初に行い、次に、第2組層46を形成するための第2ワイヤ42と第4ワイヤ44とのバイファイラ巻きを行えば良い。本実施形態では、第2組層46を形成するための第2ワイヤ42と第4ワイヤ44とのバイファイラ巻きを行い、その次に、第1組層45を形成するための第1ワイヤ41と第3ワイヤ43とのバイファイラ巻きを行っている。
When the overlapping
しかも、本実施形態では、第2組層46のワイヤ42,44と第1組層のワイヤ41,43とでは、逆方向に巻回してある。また、ワイヤ41〜44の巻き数は全て同じであるが、異なっていてもよい。
Moreover, in this embodiment, the
本実施形態では、巻芯部22の軸芯に沿っての第1組層45と第2組層46とを含む巻線全長をL1とし、重複領域47の軸芯に沿っての重複長さをL2とした場合に、L2/L1は0.8以下である。L2/L1が大きすぎる(すなわち重複長さが長い)と、挿入損失の低減効果が小さくなる傾向にある。
In the present embodiment, the entire winding length including the first assembled
巻芯部22の軸芯に沿っての重複領域47の長さL2は、第1ワイヤ41の線径と第3ワイヤ43の線径を足した長さ以上、または第2ワイヤ42の線径と第4ワイヤ44の線径を足した長さ以上である。すなわち重複領域47の長さL2は、第1組層45または第2組層46の巻線の1ターン以上の長さである。重複領域L2の長さが短すぎると、ノイズ低減効果が小さくなる傾向にある。なお、本実施形態では、ワイヤ41〜44は、全て同じ線径のワイヤにより構成してあるが、場合によっては異ならせても良い。ワイヤ41〜44の線径は、好ましくは0.03〜0.05mmである。
The length L2 of the overlapping
好ましくは、L2/L1は、0.1〜0.8、さらに好ましくは0.2〜0.6である。このような範囲で、挿入損失の低減を図ることができると共に、ノイズ低減効果も大きくなる。 Preferably, L2 / L1 is 0.1 to 0.8, more preferably 0.2 to 0.6. In such a range, the insertion loss can be reduced and the noise reduction effect is also increased.
本実施形態では、重複領域47は、巻線全長L1の略中心部分に位置する。このように構成することで、巻線作業が容易になる。なお、第1組層45および第2組層46のそれぞれにおいては、相互に密着して巻芯部22に巻回された領域であるが、第1組層45および第2組層46のそれぞれの巻始めと巻き終わり部には、巻乱れがあっても良い。
In the present embodiment, the overlapping
本実施形態では、重複領域47では、4本のワイヤ41〜44が密着して巻回してあり、重複領域47ではない第1組層45では、第1ワイヤ41と第3ワイヤ43とが密着して巻回してあり、重複領域47ではない第2組層46では、第2ワイヤ42と第4ワイヤ44とが密着して巻回してある。重複領域47で下側に位置する第2組層46の重複領域47と非重複領域との境界においても、第2ワイヤ42と第4ワイヤ44とが密着して巻回してある。
In the present embodiment, the four
重複領域47で上側に位置する第1組層45の重複領域47と非重複領域との境界においても、第1ワイヤ41と第3ワイヤ43とが密着して巻回してある。ただし、上側の層に位置する第1組層45のワイヤ41または43が下側の層に移る部分(重複領域47と非重複領域との境界)には、多少の巻乱れがあっても良い。
The
図2に示すように、本実施形態では、巻芯部22の外周面において、各鍔部24の近くでは、ワイヤ41〜44が密には巻回されていない一対の巻回疎領域48,49が形成してあっても良い。それぞれの巻回疎領域48,49の長さL3,L4は、相互に同じでも異なっていても良い。巻芯部22の全長をL0とすれば、L3/L0またはL4/L0は、0以上で1未満であれば特に限定されない。
り、る。
As shown in FIG. 2, in the present embodiment, a pair of winding
Ruri.
図1に示すように、第1ワイヤ41のワイヤ端41a,41bは、それぞれ端子部54,52に接続され、第2ワイヤ42のワイヤ端42a,42bは、それぞれ端子部51,54に接続され、第3ワイヤ43のワイヤ端43a,43bは、それぞれ端子部55,53に接続される。第4ワイヤ44のワイヤ端44a,44bは、それぞれ端子部53,56に接続される。
As shown in FIG. 1, the wire ends 41a and 41b of the
なお、図3に示すように、端子部51,52は、それぞれ平衡入力のプラス側端子IN+とマイナス側端子IN−として用いられる。また、端子部55,56は、それぞれ平衡出力のプラス側端子OUT+とマイナス側端子OUT−として用いられる。端子部53,54は、それぞれ入力側および出力側の中間タップCTとして用いられる。ワイヤ41,42はパルストランスの一次巻線(一次コイル)を構成し、ワイヤ43,44はパルストランスの二次巻線(二次コイル)を構成する。
As shown in FIG. 3, the
コイル部品10の製造では、まず、端子部51〜56を設置したドラム型の第1コア20とワイヤ41〜44を準備する。第1コア20は、たとえば、比較的透磁率の高い磁性材料、たとえばNi−Zn系フェライトや、Mn−Zn系フェライト、あるいは金属磁性体などで構成してある磁性粉体を、成型および焼結することにより作製される。金属の端子部51〜56は、接着等により第1コア20の鍔部24に固定される。なお、端子部51〜56は、第1コア20に印刷・メッキ等により導体膜を形成し、その導体膜を焼き付けることにより、鍔部24に設けられてもよい。
In manufacturing the
ワイヤ41〜44としては、たとえば、銅(Cu)などの良導体からなる芯材を、イミド変成ポリウレタンなどからなる絶縁材で覆い、さらに最表面をポリエステルなどの薄い樹脂膜で覆ったものを用いることができる。準備された端子部51〜56を設置した第1コア20およびワイヤ41〜44は、巻線機にセットされ、ワイヤ41〜44が、所定の順序で第1コア20の巻芯部22に巻回される。
As the
本実施形態では、第2組層46を形成するための第2ワイヤ42と第4ワイヤ44とのバイファイラ巻きを行い、その次に、第1組層45を形成するための第1ワイヤ41と第3ワイヤ43とのバイファイラ巻きを行っている。巻回されたワイヤ41〜44のワイヤ端41a〜44a,41b〜44bは、図1に示す所定の端子部51〜55に、銀ロー付け、熱圧着またはレーザー接合などにより固定される。
In the present embodiment, bifilar winding of the
次に、板状の第2コア30を準備し、コイル部40が巻かれた第1コア20に接合する。第2コア30は、第1コア20と同様に、Ni−Zn系フェライトや、Mn−Zn系フェライト、あるいは金属磁性体などで構成してある磁性材料の焼結体または成形体で構成される。
Next, a plate-like
本実施形態に係るパルストランス10では、特に厳しい基準での高周波における挿入損失の低減を図ることができる。高周波領域での挿入損失の低減を図ることができる理由については必ずしも明らかではないが、第1組層45と第2組層46とを全長にわたり重ならせるのではなく、一部のみで重ならせることで、線間容量を減らせるためではないかと考えられる。
In the
本実施形態のパルストランス10では、高周波領域での挿入損失の低減を図れることから、高周波における信号減衰量が少なくなり、高速なデータ信号を遠(長)距離に正確に送ることができる。
In the
また、本実施形態では、第1組層45には、一次コイルを構成することになる第1ワイヤ41と、二次コイルを構成することになる第3ワイヤ43とが含まれ、第2組層46には、一次コイルを構成することになる第2ワイヤ42と、二次コイルを構成することになる第4ワイヤ44とが含まれる。このため、一次コイルと二次コイルとで巻線の線長のばらつきを抑制し、インダクタンスのばらつきを抑制し、バランス特性に優れており、ノイズ除去特性にも優れている。すなわち、本実施形態では、一次コイルと二次コイルとの結合を保ちながら、高周波領域での挿入損失の低減を図ることができる。
In the present embodiment, the
第2実施形態
図4に示す第2実施形態のパルストランスとしてのコイル部品10aでは、両端の鍔部24に各4つずつ、合計8つの端子部が設けられている点で相違するが、その他の構成は第1実施形態のコイル部品10と同様である。コイル部品10aの端子部53a,53bは、第1実施形態のコイル部品10の端子部53に対応しており、コイル部品10aの端子部54a,54bは、コイル部品10の端子部54に対応している。
Second Embodiment The
コイル部品10aでは、ワイヤ端43bとワイヤ端44aとの電気的な接続、およびワイヤ端41aとワイヤ端42bとの電気的な接続は、コイル部品10aを実装する配線基板上の配線パターンを介して行われる。本実施形態に係るコイル部品10aのその他の構成および作用効果は、第1実施形態の場合と同様であり、詳細な説明は省略する。
In the
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。 The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.
たとえば、第1コア20の形状については、実施形態に示すドラム型に限定されず、U字型など、巻芯部の両端に一対のコア端部を備える任意の形状とすることができる。また、第1コア20の2つの鍔部24は、同じ形状であっても、異なる形状であってもよい。
For example, the shape of the
また、上述した実施形態では、コイル部40の第1層45を、2本のワイヤ41,43で構成し、第2層46を、2本のワイヤ42,44で構成してあるが、第1ワイヤ41と第2ワイヤ42とは、端子部54にて連続する1本のワイヤで構成しても良い。また、第3ワイヤ43と第4ワイヤ44とは、端子部53にて連続する1本のワイヤで構成しても良い。
In the above-described embodiment, the
さらにまた、上述した実施形態では、端子部53および54を用いているが、用途によっては、端子部53および54を省略しても良い。すなわち、図3に示すように、それぞれ入力側および出力側の中間タップCTとして用いられる端子部53および54を削除して、パルストランスを構成しても良い。その場合には、2本のワイヤのみを用いてパルストランスを構成することになる。
Furthermore, in the embodiment described above, the
さらに、本実施形態では、巻芯部22に対するワイヤの巻回方法を工夫することにより、巻回時に用いるワイヤの本数を減らしてもよい。たとえば1本または2本のワイヤを用いて、巻芯部22にコイル部40の一層目(第2組層46または第1組層45)を形成した後、同じワイヤを用いてコイル部40の二層目(第1組層45または第2組層46)を形成し、コイル部の一次巻線と二次巻線との境界を切断して、一次巻線と二次巻線とに分離しても良い。
Furthermore, in this embodiment, you may reduce the number of the wires used at the time of winding by devising the winding method of the wire with respect to the winding
さらにまた、上述した実施形態では、図3に示す回路図において、一次コイルを構成する第1ワイヤ41と第2ワイヤ42の配置位置は、逆でも良い。また、二次コイルを構成する第3ワイヤ43と第4ワイヤ44の配置位置も、逆であっても良い。すなわち、第1ワイヤおよび第2ワイヤとは、一次コイルにおける位置関係を示すものではなく、一次コイルを構成する任意の二つのコイルをそれぞれ構成するワイヤを意味する。また、同様に、第3ワイヤおよび第4ワイヤとは、二次コイルにおける位置関係を示すものではなく、二次コイルを構成する任意の二つのコイルをそれぞれ構成するワイヤを意味する。このため、図3に示す回路において、符号44に示す位置に第3ワイヤ43を配置し、符号43に示す位置に第4ワイヤ44を配置することも可能である。その場合には、図3において、符号41と符号44のワイヤの組合せが第1組層となり、符号42と符号43のワイヤの組合せが第2組層となる。
Furthermore, in the above-described embodiment, in the circuit diagram shown in FIG. 3, the arrangement positions of the
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。 Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.
実施例1
図1〜図3に示すように、L2/L1が1/5であり、L3/L0が1/10であり、L4/L0が1/40の関係にあるコイル部品10で構成されるパルストランスを作製した。そのパルストランスの挿入損失(Insertion Loss)を測定した結果を図5中の曲線ex1で示す。なお、図5において、横軸は、測定周波数(指数表示で単位はMHz)であり、縦軸は、挿入損失(信号減衰特性/単位はdB)である。挿入損失の測定は、ネットワークアナライザにより行った。
Example 1
As shown in FIGS. 1 to 3, a pulse transformer constituted by a
比較例1
L2/L1を1.0とし、ワイヤ41〜44を実施例1と同じ巻数で巻回してコイル部を形成した以外は、実施例1と同様にして、コイル部品からなるパルストランスを作製した。実施例1と同様にしてパルストランスの挿入損失(Insertion Loss)を測定した結果を図5中の曲線Ce1で示す。
Comparative Example 1
A pulse transformer made of a coil component was produced in the same manner as in Example 1 except that L2 / L1 was 1.0 and the
評価
図5に示すように、実施例1に係るパルストランス(ex1)では、比較例1に係るパルストランス(Ce1)に比較して、1MHzから700MHzの高周波数帯域において、挿入損失を低減することができることが確認された。特に、400MHzまでの高周波数帯域において、実施例1に係るパルストランス(ex1)では、基準となる挿入損失Sdd21=−0.8dB未満にすることが可能になることが確認できた。
As shown in FIG. 5, in the pulse transformer (ex1) according to the first embodiment, the insertion loss is reduced in the high frequency band from 1 MHz to 700 MHz as compared with the pulse transformer (Ce1) according to the first comparative example. It was confirmed that In particular, in the high frequency band up to 400 MHz, it was confirmed that the pulse transformer (ex1) according to Example 1 can be set to a reference insertion loss Sdd21 = less than −0.8 dB.
実施例2
L2/L1を0.1〜0.8の範囲内で変化させた以外は、実施例1と同様にして、コイル部品からなるパルストランスを作製した。実施例1と同様にしてパルストランスの挿入損失(Insertion Loss)を測定したところ、実施例1と同様な結果が得られた。
Example 2
A pulse transformer made of a coil component was produced in the same manner as in Example 1 except that L2 / L1 was changed within the range of 0.1 to 0.8. When the insertion loss of the pulse transformer was measured in the same manner as in Example 1, the same result as in Example 1 was obtained.
10… コイル部品
20… 第1コア
22… 巻芯部
24… 鍔部(コア端部)
30… 第2コア
40… コイル部
41… 第1ワイヤ
42… 第2ワイヤ
43… 第3ワイヤ
44… 第4ワイヤ
45… 第1組層
46… 第2組層
47… 重複領域
DESCRIPTION OF
30 ...
Claims (5)
前記巻芯部の外周に形成してある一次コイルおよび二次コイルから成るコイル部とを有するパルストランスであって、
前記一次コイルは、第1ワイヤと第2ワイヤとを有し、
前記二次コイルは、第3ワイヤと第4ワイヤとを有し、
前記第1ワイヤと前記第3ワイヤとをバイファイラ巻きして成る第1組層と、前記第2ワイヤと前記第4ワイヤとをバイファイラ巻きして成る第2組層とが、前記巻芯部の外周で一部重なる重複領域と、重ならない非重複領域とを有し、
前記重複領域の上側の層には、前記第1組層または前記第2組層のいずれか一方が巻回してあり、
前記上側の層に位置する前記第1組層または前記第2組層は、前記非重複領域において、下側の層に移行してあるパルストランス。 A winding core,
A pulse transformer having a primary coil and a secondary coil formed on the outer periphery of the winding core;
The primary coil has a first wire and a second wire,
The secondary coil has a third wire and a fourth wire,
A first assembled layer formed by bifilar winding of the first wire and the third wire, and a second assembled layer formed by bifilar winding of the second wire and the fourth wire are formed on the core portion. and overlap region partially overlapped with the outer peripheral, a non-overlapping region not overlapping possess,
In the upper layer of the overlapping region, either the first assembled layer or the second assembled layer is wound,
The pulse transformer in which the first assembly layer or the second assembly layer located in the upper layer is shifted to a lower layer in the non-overlapping region .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015096707A JP6613608B2 (en) | 2015-05-11 | 2015-05-11 | Pulse transformer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015096707A JP6613608B2 (en) | 2015-05-11 | 2015-05-11 | Pulse transformer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016213354A JP2016213354A (en) | 2016-12-15 |
JP6613608B2 true JP6613608B2 (en) | 2019-12-04 |
Family
ID=57552083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015096707A Active JP6613608B2 (en) | 2015-05-11 | 2015-05-11 | Pulse transformer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6613608B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6680037B2 (en) * | 2016-03-30 | 2020-04-15 | Tdk株式会社 | Common mode filter |
JP7495797B2 (en) * | 2020-03-09 | 2024-06-05 | Tdk株式会社 | Coil parts |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264709A (en) * | 1985-05-20 | 1986-11-22 | Hitachi Ltd | multilayer winding |
JPH0341701A (en) * | 1989-07-07 | 1991-02-22 | Murata Mfg Co Ltd | Coil |
JPH07283038A (en) * | 1994-04-05 | 1995-10-27 | Sony Corp | Transformer |
JP4600519B2 (en) * | 2007-06-14 | 2010-12-15 | Tdk株式会社 | Transformer parts |
JP4737268B2 (en) * | 2008-10-31 | 2011-07-27 | Tdk株式会社 | Surface mount pulse transformer and method and apparatus for manufacturing the same |
JP5141659B2 (en) * | 2009-10-09 | 2013-02-13 | Tdk株式会社 | Coil component and manufacturing method thereof |
JP5201199B2 (en) * | 2010-12-02 | 2013-06-05 | Tdk株式会社 | Step-up transformer |
JP5353947B2 (en) * | 2011-05-26 | 2013-11-27 | Tdk株式会社 | Coil parts and surface mount pulse transformer |
-
2015
- 2015-05-11 JP JP2015096707A patent/JP6613608B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016213354A (en) | 2016-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6589588B2 (en) | Pulse transformer | |
US9715961B2 (en) | Pulse transformer | |
JP6680037B2 (en) | Common mode filter | |
JP4600519B2 (en) | Transformer parts | |
JP4582196B2 (en) | Inductor component mounting structure | |
JP6569653B2 (en) | Wire-wound coil parts | |
KR20140116678A (en) | Thin film common mode filter and method of manufacturing the same | |
WO2018051798A1 (en) | Common mode noise filter | |
CN107112112B (en) | Coil component | |
JP2020136422A (en) | Differential mode choke coil component | |
JP6874745B2 (en) | Common mode choke coil | |
JP6753164B2 (en) | Noise suppression parts and noise suppression modules | |
JP6613608B2 (en) | Pulse transformer | |
JP2010165862A (en) | Common mode filter | |
JP2018060913A (en) | Pulse transformer | |
JP2009021325A (en) | Winding type common mode choke coil | |
JP6336155B2 (en) | Common mode filter | |
JP6520536B2 (en) | Coil parts | |
JP2019153703A (en) | Common mode choke coil | |
JP6593069B2 (en) | Coil parts | |
JP2017017062A (en) | Pulse transformer | |
JP2017017063A (en) | Pulse transformer | |
TWI511170B (en) | An inductor | |
JP5786120B2 (en) | Common mode noise filter | |
JP7270122B2 (en) | common mode choke coil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6613608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |