[go: up one dir, main page]

JP6605382B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6605382B2
JP6605382B2 JP2016068625A JP2016068625A JP6605382B2 JP 6605382 B2 JP6605382 B2 JP 6605382B2 JP 2016068625 A JP2016068625 A JP 2016068625A JP 2016068625 A JP2016068625 A JP 2016068625A JP 6605382 B2 JP6605382 B2 JP 6605382B2
Authority
JP
Japan
Prior art keywords
main body
metal layer
heat sink
semiconductor device
body portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016068625A
Other languages
English (en)
Other versions
JP2017183521A5 (ja
JP2017183521A (ja
Inventor
隆史 小澤
康弘 佐久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016068625A priority Critical patent/JP6605382B2/ja
Priority to US15/461,791 priority patent/US10020240B2/en
Publication of JP2017183521A publication Critical patent/JP2017183521A/ja
Publication of JP2017183521A5 publication Critical patent/JP2017183521A5/ja
Application granted granted Critical
Publication of JP6605382B2 publication Critical patent/JP6605382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16196—Cap forming a cavity, e.g. being a curved metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
ＣＰＵ（Central Processing Unit）等に使用される半導体素子の高性能化・高速度化に伴って、その半導体素子から発熱する発熱量が年々増大している。この発熱量の増大に伴って半導体素子の温度が上昇すると、動作速度の低下や故障などの問題が生じる。
そこで、このような問題の発生を回避するために、半導体素子を放熱・冷却する技術が様々提案されている（例えば、特許文献１参照）。例えば、配線基板に実装された半導体素子上に、接着剤を介して、高熱伝導性の金属からなる放熱板を熱的に接続した構造を有する半導体装置が提案されている。この場合、冷却すべき半導体素子の発する熱は、接着剤を通じて放熱板に拡散されて大気中に放熱される。これにより、半導体素子の発する熱が効率良く放熱され、半導体素子の温度上昇が抑制される。
特開２００９−３０２５５６号公報
ところが、上述した半導体装置では、装置全体の機械的強度を十分に確保するために、配線基板及び放熱板を相応の厚さに形成する必要がある。このため、半導体装置全体の薄型化が阻害されるという問題がある。
本発明の一観点によれば、配線基板と、前記配線基板に実装された半導体素子と、前記半導体素子の上面に接着剤を介して設けられた放熱板と、前記放熱板と前記配線基板との間に充填された封止樹脂と、を有し、前記放熱板は、前記半導体素子と平面視で重なるように形成され、前記半導体素子の平面形状よりも平面形状が大きく形成された本体部と、前記本体部と一体に形成され、前記本体部の端部から外側に突出するように形成され、前記本体部よりも低い位置に設けられた突出部と、を有し、前記封止樹脂は、前記突出部の上下両面及び側面を被覆するように形成され、前記本体部の上面は、前記封止樹脂から露出され、前記突出部の先端面を除く前記放熱板の側面は、前記本体部の上面よりも表面粗度の大きい粗化面である。
本発明の一観点によれば、半導体装置全体を薄型化できるという効果を奏する。
第１実施形態の半導体装置を示す概略断面図（図２における１−１断面図）。 第１実施形態の半導体装置を示す概略平面図。 （ａ）は、第１実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図（図３（ａ）における３ｂ−３ｂ断面図）。 第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）は、第１実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図（図５（ａ）における５ｂ−５ｂ断面図）。 （ａ），（ｃ）は、第１実施形態の半導体装置の製造方法を示す概略断面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す拡大平面図。 （ａ）は、第１実施形態の半導体装置の製造方法を示す拡大平面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の半導体装置を示す概略断面図（図１１における１０−１０断面図）。 第２実施形態の半導体装置を示す概略平面図。 （ａ），（ｂ）は、第２実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）は、第３実施形態の半導体装置を示す概略断面図（図１５における１４ａ−１４ａ断面図）、（ｂ）は、第３実施形態の半導体装置を示す側面図。 第３実施形態の半導体装置を示す概略平面図。 （ａ）は、第３実施形態の半導体装置の製造方法を示す概略平面図、（ｂ）は、第３実施形態の半導体装置の製造方法を示す概略断面図（図１６（ａ）における１６ｂ−１６ｂ断面図）。 （ａ）は、第３実施形態の半導体装置の製造方法を示す概略断面図、（ｂ）は、第３実施形態の半導体装置の製造方法を示す拡大平面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図９に従って第１実施形態を説明する。
図１に示すように、半導体装置１０Ａは、ＢＧＡ（Ball Grid Array）型の配線基板２０と、その配線基板２０の上面に実装された半導体素子３０と、半導体素子３０上に接着剤４０を介して配置された放熱板５０と、半導体素子３０等を封止する封止樹脂６０とを有している。
配線基板２０は、基板本体２１と、接続用パッド２２と、はんだボール２３とを有している。基板本体２１としては、接続用パッド２２とはんだボール２３とが基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体２１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体２１の内部に配線層が形成される場合には、例えば、複数の配線層が層間絶縁層を介して積層され、各配線層と各層間絶縁層に形成されたビアとによって接続用パッド２２とはんだボール２３とが電気的に接続されている。また、基板本体２１の内部に配線層が形成されない場合には、例えば、基板本体２１を厚さ方向に貫通する貫通電極によって接続用パッド２２とはんだボール２３とが電気的に接続されている。基板本体２１としては、例えば、コア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
接続用パッド２２は、基板本体２１の上面２１Ａに形成されている。接続用パッド２２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
はんだボール２３は、基板本体２１の下面に形成されている。はんだボール２３の材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金などを用いることができる。このはんだボール２３は、例えば、マザーボード等の実装基板と接続される外部接続端子として機能する。
半導体素子３０は、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板上に、半導体集積回路（図示略）が形成された回路形成面（ここでは、下面）側がパッシベーション膜で覆われ、その回路形成面に接続端子３１が配設された構造を有している。
半導体素子３０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子３０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。半導体素子３０の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、半導体素子３０は、平面視略正方形状に形成されている。半導体素子３０の大きさは、例えば、平面視で１０ｍｍ×１０ｍｍ程度とすることができる。
半導体素子３０は、例えば、配線基板２０にフリップチップ実装されている。すなわち、半導体素子３０は、接続端子３１を介して、配線基板２０の接続用パッド２２と電気的に接続されている。接続端子３１としては、例えば、金（Ａｕ）バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金などを用いることができる。
半導体素子３０の回路形成面と基板本体２１の上面２１Ａ（つまり、配線基板２０の上面）との間にはアンダーフィル樹脂３５が充填されている。アンダーフィル樹脂３５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
半導体素子３０の回路形成面と反対側の背面（ここでは、上面）には、接着剤４０が形成されている。接着剤４０としては、例えば、シリコンポリマー系の樹脂や、熱伝導部材（ＴＩＭ：Thermal Interface Material）を用いることができる。熱伝導部材の材料としては、例えば、熱伝導性の良い高電気伝導材であるインジウム等を用いることができる。また、熱伝導部材の他の例としては、高電気伝導材を含有するシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いることができる。接着剤４０は、半導体素子３０と放熱板５０とを接着する機能と、半導体素子３０と放熱板５０とを熱的に接続する機能とを有している。
放熱板５０は、半導体素子３０の背面上に接着剤４０を介して設けられている。放熱板５０は、ヒートスプレッダとも呼ばれる。放熱板５０は、半導体素子３０が発する熱の密度を分散させる機能を有する。また、放熱板５０は、半導体素子３０上に設けられているため、半導体素子３０を機械的に保護する機能も有する。
放熱板５０は、ベース板５１と、ベース板５１の下面に形成された金属層５２と、ベース板５１の上面に形成された金属層５３とを有している。なお、ベース板５１の材料としては、例えば、熱伝導率の良好な材料であることが好ましい。例えば、ベース板５１の材料としては、Ｃｕ、Ａｇ、アルミニウム（Ａｌ）又はそれらの合金等を用いることができ、本実施形態ではＡｌを用いる。なお、ベース板５１の材料としては、熱伝導率が良好な材料であれば、金属以外の材料を用いることもできる。金属層５２，５３の材料としては、例えば、Ｃｕ、ニッケル（Ｎｉ）又はそれらの合金等を用いることができる。
ベース板５１は、平板状に形成された本体部５５と、本体部５５と一体に形成され、本体部５５の端部から外側に突出された突出部５６とを有している。突出部５６は、本体部５５よりも低い位置に配置されている。突出部５６は、本体部５５と連続して形成された接続部５７及び延出部５８を有している。接続部５７は、本体部５５と、その本体部５５よりも低い位置の平面上に形成された延出部５８とを接続する。本例の接続部５７は、本体部５５の端部から基板本体２１の外周縁側に向かって斜め下方に屈曲形成されている。また、本例の延出部５８は、接続部５７の下端部から本体部５５の端部とは反対方向の外周縁側に向かって略水平に屈曲形成されている。延出部５８の上面は、例えば、本体部５５の上面５５Ａと平行となるように形成されている。本例では、延出部５８の下面は、本体部５５の下面及び半導体素子３０の背面（ここでは、上面）よりも低い位置であって、且つ半導体素子３０の回路形成面（ここでは、下面）よりも高い位置に形成されている。これら本体部５５と接続部５７と延出部５８とに沿って段差部が形成されている。
図２に示すように、本体部５５は、例えば、平面視略正方形状に形成されている。本例の本体部５５の平面形状は、正方形の角部が面取りされた形状に形成されている。このため、本例の本体部５５は、平面視略八角形状に形成されている。本体部５５の平面形状は、基板本体２１の平面形状よりも一回り小さく形成されている。また、本体部５５の平面形状は、半導体素子３０の平面形状よりも一回り大きく形成されている。
突出部５６は、面取りされた本体部５５の角部（コーナー）から配線基板２０の角部に向かって突出するように形成されている。本例の突出部５６は、平面視において配線基板２０の対角線に沿った方向に延びるように形成されている。但し、各突出部５６は、配線基板２０の角部までは延出されていない。
ここで、各突出部５６は、本体部５５の角部のみに対応して形成されている。このため、配線基板２０の外周領域と平面視で重なる領域には、その四隅周辺に突出部５６が設けられるのみで、その他の部分にはベース板５１が設けられていない。なお、図２は、図１に示した半導体装置１０Ａを上方から視た平面図であり、金属層５３が透視的に描かれている。
図１に示すように、金属層５２は、ベース板５１の下面全面を被覆するように形成されている。具体的には、金属層５２は、本体部５５の下面全面と、突出部５６（接続部５７及び延出部５８）の下面全面とを被覆するように形成されている。この金属層５２の下面は、粗化面５２Ｒに形成されている。粗化面５２Ｒは、封止樹脂６０との密着性の観点から、ベース板５１の下面よりも表面粗度が大きくなるように設定されている。粗化面５２Ｒの表面粗度は、表面粗さＲａ値で例えば０．１μｍ以上とすることができる。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
本体部５５の下面を被覆する金属層５２の下面は、接着剤４０を介して半導体素子３０の背面に熱的に結合されている。これにより、半導体素子３０から発生する熱は、接着剤４０を介して放熱板５０に放熱される。
図２に示すように、本例の金属層５２は、ベース板５１の側面の一部を被覆するように形成されている。具体的には、金属層５２は、本体部５５の側面全面と、突出部５６の側面のうち、突出部５６の延出する方向（配線基板２０の対角線に沿った方向）に延びる側面全面とを被覆するように形成されている。また、金属層５２は、突出部５６の先端部（つまり、配線基板２０の角部側の端部）における側面（先端面）を露出するように形成されている。換言すると、金属層５２は、突出部５６の先端面以外のベース板５１の側面全面を被覆するように形成されている。このベース板５１の側面を被覆する金属層５２の側面（表面）は、ベース板５１の下面を被覆する金属層５２の下面と同様に、粗化面５２Ｒに形成されている。
図１に示すように、金属層５３は、ベース板５１の上面全面を被覆するように形成されている。具体的には、金属層５３は、本体部５５の上面５５Ａ全面と、突出部５６（接続部５７及び延出部５８）の上面全面とを被覆するように形成されている。この金属層５３の上面は、金属層５２の粗化面５２Ｒよりも粗度の小さい平滑面５３Ｓ（低粗度面）に形成されている。平滑面５３Ｓの表面粗度は、表面粗さＲａ値で例えば１５〜１００ｎｍ程度となるように設定されている。
封止樹脂６０は、半導体素子３０及び放熱板５０を封止するように基板本体２１の上面２１Ａに形成されている。封止樹脂６０は、例えば、半導体素子３０と放熱板５０の突出部５６とを全体的に被覆するように形成されている。封止樹脂６０は、放熱板５０と配線基板２０との間の空間を充填するように形成されている。封止樹脂６０は、例えば、アンダーフィル樹脂３５及び接着剤４０から露出する半導体素子３０の表面全面を被覆するように形成されている。また、封止樹脂６０は、突出部５６の上下両面及び側面を被覆するように形成されている。具体的には、封止樹脂６０は、突出部５６の下面及び側面を被覆する金属層５２の表面（下面及び側面）と、突出部５６の上面を被覆する金属層５３の表面（上面及び側面）と、金属層５２，５３から露出する突出部５６の先端面とを被覆するように形成されている。このように、突出部５６の表面に形成された金属層５２，５３の表面全面と、金属層５２，５３から露出された突出部５６の表面（つまり、先端面）全面とが封止樹脂６０によって被覆（封止）されている。このため、突出部５６の表面に形成された金属層５２，５３の表面と突出部５６の先端面とは、半導体装置１０Ａの側面に露出されていない。一方、基板本体２１の外周領域に形成された封止樹脂６０は、本体部５５の側面を被覆する金属層５２の側面を被覆するように形成されている。この外周領域に形成された封止樹脂６０の上面６０Ａは、例えば、本体部５５の上面を被覆する金属層５３の上面５３Ａと略面一に形成されている。換言すると、封止樹脂６０は、本体部５５の上面５５Ａを露出するとともに、金属層５３の上面５３Ａを露出するように形成されている。また、封止樹脂６０の外側面は、基板本体２１の外側面と略面一に形成されている。
このような封止樹脂６０により、放熱板５０が配線基板２０に対して固定されるとともに、半導体素子３０が封止される。すなわち、封止樹脂６０は、配線基板２０と放熱板５０とを接着する接着剤として機能するとともに、半導体素子３０を保護する保護層として機能する。また、封止樹脂６０を設けたことにより、半導体装置１０Ａ全体の機械的強度を高めることができる。このため、配線基板２０及び放熱板５０を薄型化することができ、半導体装置１０Ａ全体を薄型化することができる。
封止樹脂６０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ等の周知の無機化合物、又は、有機化合物等を用いることができる。封止樹脂６０としては、例えば、モールド樹脂を用いることができる。
次に、半導体装置１０Ａの製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１０Ａの各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
図３（ａ）及び図３（ｂ）に示す工程では、まず、配線基板２０を用意する。配線基板２０の基板本体２１としては、半導体装置１０Ａが多数個取れる大判の基板が使用される。詳述すると、基板本体２１には、半導体装置１０Ａに対応する構造体が形成される個別領域Ｃ１がマトリクス状（図３（ａ）では、４×３）に形成されている。なお、大判の基板本体２１は、最終的に破線で示した切断線Ｄ１に沿ってダイシングブレード等によって切断され、個々の半導体装置１０Ａとして切り出される。
また、各個別領域Ｃ１には、図３（ｂ）に示した構造体、つまり基板本体２１と、基板本体２１の上面２１Ａに形成された接続用パッド２２とを有する構造体が形成されている。この構造体は、公知の製造方法により製造することが可能であるため、ここでは説明を省略する。
続いて、各個別領域Ｃ１の接続用パッド２２に、半導体素子３０の接続端子３１をフリップチップ接合する。次いで、基板本体２１の上面２１Ａと半導体素子３０の回路形成面との間にアンダーフィル樹脂３５を形成する。
次に、図４に示す工程では、各半導体素子３０の背面上に接着剤４０を形成する。例えば、半導体素子３０の背面上に熱硬化型の接着剤４０を塗布する。
続いて、図５（ａ）に示すように、複数のベース板５１が連結された大判の放熱板７０を用意する。放熱板７０には、基板本体２１の個別領域Ｃ１（図３（ａ）参照）に対応して複数の個別領域Ｅ１がマトリクス状（図５（ａ）では、４×３）に形成されている。すなわち、個別領域Ｅ１は、個別領域Ｃ１（図３（ａ）参照）と同一の平面配置で形成されている。また、放熱板７０は、複数の個別領域Ｅ１を囲むように形成されたフレーム部７１を有している。
各個別領域Ｅ１には、その個別領域Ｅ１の平面視略中央部に形成された本体部５５と、その本体部５５の四隅から個別領域Ｅ１の角部に向かって突出された突出部５６とを有するベース板５１が形成されている。換言すると、各個別領域Ｅ１には、本体部５５及び突出部５６を画定する開口部７０Ｘが形成されている。開口部７０Ｘは各個別領域Ｅ１間の領域に形成されており、この開口部７０Ｘによって、隣り合うベース板５１の本体部５５同士が離間して形成されている。また、開口部７０Ｘの形成により、各個別領域Ｅ１の境界（破線参照）を含む外周領域には、各ベース板５１のうちの突出部５６のみが配置されている。
各ベース板５１の突出部５６は、隣り合うベース板５１の突出部５６又はフレーム部７１と連結されている。具体的には、各ベース板５１は隣り合うベース板５１と互いの突出部５６を介して連結され、外側に配置されたベース板５１の突出部５６がフレーム部７１と連結されている。このように、複数のベース板５１がフレーム部７１によって支持され、各本体部５５がフレーム部７１及び突出部５６によって支持されている。このため、放熱板７０では、突出部５６が本体部５５を支持する吊り部として機能する。そして、突出部５６は例えば段差加工により形成され、図５（ｂ）に示すように、その突出部５６と本体部５５とに沿って段差部が形成されている。ここで、突出部５６は、本体部５５の端部から斜め下方に傾斜して形成された接続部５７と、本体部５５と略平行に形成された延出部５８とを有している。なお、以上説明した大判の放熱板７０は、例えば、プレス加工、鍛造加工や機械切削などにより製造される。例えば、放熱板７０は、金属板を型抜きした後にプレス加工して製造される。
次に、図６（ａ）に示す工程では、大判の放熱板７０の下面に、表面が粗化面５２Ｒである金属層５２を形成する。これにより、放熱板７０（具体的には、ベース板５１及びフレーム部７１）の下面が粗面化されたことになる。ここで、金属層５２の材料としては、例えば、Ｃｕ、Ｎｉ又はそれらの合金等を用いることができ、本実施形態ではＮｉを用いる。金属層５２の厚さは、例えば、１〜１０μｍとすることができる。粗化面５２Ｒの表面粗度としては、表面粗さＲａ値で例えば０．１μｍ以上であることが好ましい。以下に、金属層５２の形成方法の一例について説明する。
例えば、放熱板７０の下面に、その放熱板７０をめっき給電層に利用する電解めっき法（ここでは、電解Ｎｉめっき法）を施し、放熱板７０の下面に金属層５２（粗面めっき層）を形成する。但し、金属層５２の粗化面５２Ｒの粗度を上述した値に設定するためには、電解めっき法において使用するめっき液の組成や電流密度を適切に調整する必要がある。以下に、Ｎｉから構成される金属層５２を形成する際のめっき条件の一例を説明する。具体的には、めっき液として塩化ニッケルめっき浴を使用する場合のめっき浴の組成及びめっき条件は、次の通りである。
塩化ニッケルめっき浴：
塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ホウ酸 ３０ｇ／Ｌ
ｐＨ： 約４．５〜５．５
浴温： 常温（約２５℃）
処理時間： 約１〜３０分間
陰極電流密度： 約１〜３Ａ／ｄｍ２
このように、使用するめっき液の組成や電流密度等を適切に調整することにより、金属層５２の表面が粗化面５２Ｒに形成され、その粗化面５２Ｒの粗度を所望の表面粗度に設定させることができる。なお、上述しためっき液の組成やめっき条件は一例であり、金属層５２の粗化面５２Ｒが所望の表面粗度になるように調整されるのであれば、その組成や条件は特に限定されない。
以上説明した電解めっき法では、例えば、放熱板７０の上面に金属層５２が形成されないように放熱板７０の上面全面を被覆するレジスト層（図示略）を形成し、そのレジスト層をめっきマスクにしてめっき処理が施される。本例では、上記レジスト層は、放熱板７０の側面（具体的には、図５（ａ）に示した開口部７０Ｘから露出する放熱板７０の側面）を露出するように形成される。このため本例では、図６（ｂ）に示すように、上述した電解Ｎｉめっき法により、開口部７０Ｘから露出する放熱板７０の側面に、表面が粗化面５２Ｒである金属層５２が形成される。
次に、図６（ｃ）に示す工程では、放熱板７０の上面に、表面が平滑面５３Ｓである金属層５３を形成する。ここで、金属層５３の材料としては、例えば、Ｃｕ、Ｎｉ又はそれらの合金等を用いることができ、本実施形態ではＮｉを用いる。金属層５３の厚さは、例えば、１〜１０μｍとすることができる。平滑面５３Ｓの表面粗度としては、表面粗さＲａ値で例えば１５〜１００ｎｍ程度であることが好ましい。以下に、金属層５３の形成方法の一例について説明する。
例えば、放熱板７０の上面に、その放熱板７０をめっき給電層に利用する電解めっき法（ここでは、電解Ｎｉめっき法）を施し、放熱板７０の上面に金属層５３（平滑面めっき層）を形成する。このとき、金属層５２の表面に金属層５３が形成されないように金属層５２の表面全面を被覆するレジスト層（図示略）を形成し、そのレジスト層をめっきマスクとして電解めっき法が実施される。以下に、Ｎｉから構成される金属層５３を形成する際のめっき条件の一例を説明する。具体的には、めっき液としてスルファミン酸ニッケルめっき浴を使用する場合のめっき浴の組成及びめっき条件は、次の通りである。
スルファミン酸ニッケルめっき浴：
スルファミン酸ニッケル ３２０ｇ／Ｌ
硼酸 ３０ｇ／Ｌ
臭化ニッケル １０ｇ／Ｌ
ｐＨ： 約３．０〜４．０
浴温： 約３０〜５０℃
陰極電流密度： 約３〜３０Ａ／ｃｍ２
このように、使用するめっき液の組成や電流密度等を適切に調整することにより、金属層５３の表面が平滑面５３Ｓに形成され、その平滑面５３Ｓの粗度を所望の表面粗度に設定させることができる。なお、上述しためっき液の組成やめっき条件は一例であり、金属層５３の平滑面５３Ｓが所望の表面粗度になるように調整されるのであれば、その組成や条件は特に限定されない。
以上の製造工程により、各個別領域Ｅ１に、ベース板５１と金属層５２，５３とからなる放熱板５０が形成される。
次に、図７（ａ）及び図７（ｂ）に示す工程では、各個別領域Ｅ１内において各突出部５６の中途部分を切断し、放熱板７０を各放熱板５０毎に切断する。具体的には、図７（ｂ）に示すように、各突出部５６の延出部５８及びその延出部５８を被覆する金属層５２，５３を、延出部５８の延出方向の中途で分断する。すなわち、図７（ａ）に示すように、延出部５８の延出方向の中途に、隣接する開口部７０Ｘを連通する開口部７０Ｙを形成する。これにより、各放熱板５０が隣接する放熱板５０及びフレーム部７１と分離され、各々個別の放熱板５０に分割（個片化）される。このとき、ベース板５１の突出部５６（延出部５８）の先端面（つまり、切断面）が外部に露出される。このため、切断面である突出部５６の先端面には金属層５２，５３が形成されていない。
開口部７０Ｙは、例えば、金型を用いたプレス加工法やレーザ加工法により形成することができる。金型を用いたプレス加工法では、例えば、延出部５８の所定部分を金型のポンチ（図示略）により押圧して打ち抜き、延出部５８を所定部分で分断する。なお、図７（ｂ）は、延出部５８の所定部分が金型により打ち抜かれた後にそのまま金型の下型７２の上に載置された状態を示している。
続いて、図８（ａ）に示す工程では、下型７２の上に載置された分割後の複数の放熱板５０を一括して搬送装置７３で保持する。ここで、搬送装置７３は、複数の吸着パッド７４を有している。吸着パッド７４は、分割後の複数（ここでは、４×３個）の放熱板５０の位置に合わせて設けられている。これら吸着パッド７４には、例えば、真空ポンプ（図示略）が接続されている。そして、真空ポンプの稼働により各吸着パッド７４が、分離後の各放熱板５０の上面（具体的には、本体部５５の上面５５Ａを被覆する金属層５３の上面５３Ａ）を吸着する。これにより、分割後の複数（ここでは、１２個）の放熱板５０が一括して搬送装置７３に吸着固定され、複数の放熱板５０が上方に持ち上げられる。
次いで、図８（ｂ）に示す工程では、複数の放熱板５０を吸着した状態で搬送装置７３を移動させることにより、配線基板２０の上方に複数の放熱板５０を搬送する。具体的には、配線基板２０の４×３個の個別領域Ｃ１と、搬送装置７３に吸着固定された４×３個の放熱板５０とがそれぞれ上下に整列するように、配線基板２０及び放熱板５０を位置合わせする。より具体的には、各放熱板５０の本体部５５の下面（具体的には、本体部５５の下面を被覆する金属層５２の下面）が各半導体素子３０の背面に対向するように、且つ各放熱板５０の突出部５６が個別領域Ｃ１の対角線上に配置されるように、各放熱板５０を半導体素子３０上に配置する。このとき、各放熱板５０は、各個別領域Ｃ１の内部のみに配置され、切断線Ｄ１上には配置されていない。
続いて、上述した真空ポンプを停止し、吸着パッド７４による放熱板５０の吸着を解除して搬送装置７３を放熱板５０から取り外す。次いで、図９（ａ）に示す工程では、各半導体素子３０の背面上に、接着剤４０を介して各放熱板５０を接着する。例えば、上述のように配置した配線基板２０、接着剤４０及び放熱板５０を加熱及び加圧することにより、各放熱板５０の本体部５５の下面を接着剤４０に当接するとともに、接着剤４０を硬化する。これにより、放熱板５０が接着剤４０を介して半導体素子３０に接合される。例えば、各半導体素子３０の背面上に放熱板５０が配置された構造体を、一対のプレス熱盤の間に配置し、真空プレスなどにより上下両面から加熱及び加圧することによって、図９（ａ）に示すような一体構造を得ることができる。
以上説明した工程では、分割後の複数（ここでは、１２個）の放熱板５０を一括して半導体素子３０上に配置し、それら複数の放熱板５０を半導体素子３０上に一括して接着する。これにより、複数の放熱板５０を半導体素子３０上に一つずつ接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。
次に、図９（ｂ）に示す工程では、基板本体２１の上面２１Ａに、半導体素子３０及び放熱板５０を封止する封止樹脂６０を形成する。この封止樹脂６０は、本体部５５の下面及び側面を被覆するように、且つ、本体部５５よりも低い位置に形成された突出部５６の上下両面及び側面を被覆するように形成される。具体的には、封止樹脂６０は、本体部５５及び突出部５６の下面及び側面を被覆する金属層５２の表面と、突出部５６の上面を被覆する金属層５３の表面と、金属層５２，５３から露出する突出部５６の先端面とを被覆するように形成される。また、各個別領域Ｃ１の外周領域に形成された封止樹脂６０の上面６０Ａは、本体部５５の上面を被覆する金属層５３の上面５３Ａと略面一に形成される。このような封止樹脂６０によって、配線基板２０と放熱板５０とが強固に固定される。また、封止樹脂６０によって、半導体素子３０が封止される。
例えば、封止樹脂６０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図９（ａ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂６０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
続いて、各個別領域Ｃ１における基板本体２１の下面にはんだボール２３を形成する。以上の製造工程により、各個別領域Ｃ１に半導体装置１０Ａに対応する構造体を製造することができる。
その後、図９（ｂ）に示す構造体を切断線Ｄ１に沿ってダイシングブレード等によって切断する。具体的には、切断線Ｄ１上の基板本体２１及び封止樹脂６０を切断する。これにより、本実施形態の半導体装置１０Ａが個片化され、複数の半導体装置１０Ａが製造される。なお、個片化後の半導体装置１０Ａの切断面には、基板本体２１及び封止樹脂６０の外側面が露出される。
このとき、図９（ｂ）に示した構造体では、切断線Ｄ１（切断領域）上に放熱板５０が配置されていない。このため、基板本体２１の下面側及び上面６０Ａ側のいずれの方向からダイシングブレードによる切断が行われても、切断面にバリ（ここでは、メタルバリ）が発生することを抑制することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）配線基板２０に半導体素子３０をフリップチップ実装し、その半導体素子３０の背面上に接着剤４０を介して放熱板５０を接着し、その放熱板５０と配線基板２０との間の空間を充填する封止樹脂６０を形成するようにした。この封止樹脂６０を設けたことにより、半導体装置１０Ａ全体の機械的強度を高めることができる。これにより、半導体装置１０Ａの反りを効果的に低減することができる。また、配線基板２０及び放熱板５０を薄型化することが可能となるため、半導体装置１０Ａ全体の薄型化を図ることができる。
（２）放熱板５０の一部である突出部５６の上下両面及び側面を被覆する封止樹脂６０を形成するようにした。これにより、突出部５６が封止樹脂６０内に埋め込まれるため、放熱板５０が半導体素子３０から脱離することを好適に抑制できる。
（３）また、突出部５６（延出部５８）の先端面を被覆する封止樹脂６０を形成するようにした。このため、突出部５６の先端面は、半導体装置１０Ａの側面（つまり、外部）に露出されない。したがって、突出部５６の先端面の酸化等に起因して、半導体装置１０Ａの外観品質が低下することを抑制できる。
（４）封止樹脂６０と接する放熱板５０の下面を粗化面５２Ｒに形成した。これにより、アンカー効果が生じ、放熱板５０と封止樹脂６０との密着性を向上させることができる。このため、放熱板５０が半導体素子３０及び封止樹脂６０から脱離することを好適に抑制できる。
（５）封止樹脂６０の上面から露出する放熱板５０の上面を、粗化面５２Ｒよりも表面粗度の小さい平滑面５３Ｓに形成した。これにより、例えば半導体装置１０Ａの上面に識別マークを形成する場合に、放熱板５０の上面（平滑面）に識別マークを形成することができるため、その識別マークの視認性を向上させることができる。なお、識別マークとしては、例えば、識別番号、座標情報、ロット番号、シリアル番号、図面番号、製品名称や認識マーク（アライメントマーク）などが挙げられる。
（６）上面５５Ａが封止樹脂６０から露出される本体部５５の外形（平面形状）を半導体素子３０の外形（平面形状）よりも大きく形成した。これにより、半導体素子３０から発する熱を、放熱板５０（本体部５５）によって大気中に効率良く放熱させることができる。ひいては、半導体装置１０Ａにおける放熱性を向上させることができる。
（７）ところで、半導体装置１０Ａを個片化する際に、切断線Ｄ１上に放熱板５０が配置されていると、放熱板５０の切断面にバリが発生するという問題がある。これに対し、本実施形態では、切断線Ｄ１上に放熱板５０が配置されていない状態で、その切断線Ｄ１に沿って封止樹脂６０及び配線基板２０等を切断するようにした。このため、切断面にバリが発生することを好適に抑制できる。
（８）複数のベース板５１（放熱板５０）が連結された大判の放熱板７０において、隣り合うベース板５１の間に開口部７０Ｘを形成し、本体部５５の角部のみから突出するように形成された突出部５６を介して隣り合うベース板５１同士を連結するようにした。これにより、本体部５５の外周全面に突出部５６を設ける場合に比べて、ベース板５１（放熱板５０）を分割する際の突出部５６（放熱板５０）の切断量を減らすことができる。この結果、製造時間を短縮することができ、製造コストの削減に貢献することができる。また、切断時におけるダイシングブレードの損傷を低減することができる。
（９）分割した複数の放熱板５０を一括して搬送装置７３で吸着し、それら吸着した複数の放熱板５０を半導体素子３０上に搬送するようにした。そして、複数の放熱板５０を半導体素子３０上に一括して接着するようにした。これにより、個々に切断された放熱板５０を半導体素子３０上に一つずつ接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。この結果、製造時間を短縮することができ、製造コストの削減に貢献することができる。
（第２実施形態）
以下、図１０〜図１３に従って第２実施形態を説明する。この実施形態の半導体装置１０Ｂは、突出部５６の構造が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１０に示すように、半導体装置１０Ｂにおける放熱板５０の突出部５６Ａは、本体部５５の角部の端部から斜め下方に屈曲形成された接続部５７と、接続部５７の端部から外側に向かって略水平に屈曲形成された延出部５８Ａとを有している。
図１１に示すように、突出部５６Ａは、面取りされた本体部５５の角部（コーナー）から配線基板２０の角部に向かって突出するように形成されている。本例の突出部５６Ａは、平面視において配線基板２０の対角線に沿った方向に延びるように形成されている。そして、突出部５６Ａ（延出部５８Ａ）の先端部は、配線基板２０の角部まで延出されている。
図１０に示すように、突出部５６Ａ（延出部５８Ａ）の先端面（外側面）は、半導体装置１０Ｂの側面に露出されている。突出部５６Ａの先端面は、封止樹脂６０により被覆されておらず、封止樹脂６０から露出されている。また、突出部５６Ａの先端面は、金属層５２，５３により被覆されておらず、金属層５２，５３から露出されている。例えば、突出部５６Ａ（延出部５８Ａ）の先端面は、封止樹脂６０の厚さ方向の中途位置において封止樹脂６０から露出されている。本例の突出部５６Ａの先端面は、封止樹脂６０の外側面及び基板本体２１の外側面と略面一に形成されている。
封止樹脂６０は、放熱板５０の下面と基板本体２１の上面２１Ａとの間の空間を充填するように形成されている。この封止樹脂６０は、突出部５６Ａ（接続部５７及び延出部５８Ａ）の下面を被覆する金属層５２の下面を被覆するように形成されている。また、封止樹脂６０は、突出部５６Ａの上面を被覆する金属層５３の上面を被覆するように形成されている。このため、突出部５６Ａ及びその突出部５６Ａを被覆する金属層５２，５３は、その上下両面が封止樹脂６０によって被覆されている。
次に、半導体装置１０Ｂの製造方法について説明する。
図１２（ａ）に示す工程では、図５及び図６に示した工程と同様に、大判の放熱板７０の各個別領域Ｅ１に、ベース板５１と金属層５２，５３とからなる放熱板５０が形成された構造体を形成する。
次に、図１２（ｂ）に示す工程では、配線基板２０上に、大判の放熱板７０を配置する。すなわち、本例では、切断されていない状態の放熱板７０を配線基板２０上に配置する。具体的には、配線基板２０の４×３個の個別領域Ｃ１と、放熱板７０の４×３個の個別領域Ｅ１とがそれぞれ上下に整列するように、放熱板７０を配線基板２０上に配置する。より具体的には、各放熱板５０の本体部５５の下面が各半導体素子３０の背面に対向するように、且つ各放熱板５０の延出部５８Ａが個別領域Ｃ１の境界（つまり、切断線Ｄ１）となる基板本体２１の上面２１Ａと対向するように、半導体素子３０上に放熱板７０を配置する。このとき、放熱板５０のうち延出部５８Ａのみが切断線Ｄ１上に配置される。
続いて、半導体素子３０の背面上に、接着剤４０を介して放熱板７０を接着する。例えば、上述のように配置した配線基板２０、接着剤４０及び放熱板７０を加熱及び加圧する。これにより、各放熱板５０の本体部５５の下面（具体的には、本体部５５の下面を被覆する金属層５２の下面）を接着剤４０に当接するとともに、接着剤４０を硬化する。これにより、放熱板７０（各放熱板５０）が接着剤４０を介して半導体素子３０に接合される。
本工程では、複数の放熱板５０が連結された大判の放熱板７０を半導体素子３０上に接着するようにしたため、複数（ここでは、１２個）の放熱板５０を各個別領域Ｃ１の半導体素子３０上に一括して接着することができる。したがって、個々に切断された放熱板５０を半導体素子３０上に個別に接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。
次に、図１３に示す工程では、図９（ｂ）に示した工程と同様に、配線基板２０と放熱板７０との間の空間及び放熱板７０の開口部７０Ｘ（図７（ａ）参照）を充填し、突出部５６Ａの上面に形成された金属層５２の上面を被覆する封止樹脂６０を形成する。封止樹脂６０の上面６０Ａは、本体部５５の上面５５Ａを被覆する金属層５３の上面５３Ａと略面一に形成される。このような封止樹脂６０によって、配線基板２０と放熱板５０（放熱板７０）とが強固に固定される。
続いて、各個別領域Ｃ１における基板本体２１の下面にはんだボール２３を形成する。以上の製造工程により、各個別領域Ｃ１に半導体装置１０Ｂに対応する構造体を製造することができる。
その後、図１３に示す構造体を切断線Ｄ１に沿ってダイシングブレード等によって切断する。具体的には、切断線Ｄ１上の基板本体２１と、封止樹脂６０と、突出部５６Ａの延出部５８Ａと、延出部５８Ａの下面を被覆する金属層５２と、延出部５８Ａの上面を被覆する金属層５３とを切断する。これにより、本実施形態の半導体装置１０Ｂが個片化され、複数の半導体装置１０Ｂが製造される。なお、個片化後の半導体装置１０Ｂの切断面には、基板本体２１の外側面と封止樹脂６０の外側面と延出部５８Ａの先端面（外側面）と金属層５２，５３の外側面とが露出される。
本工程は、ダイシングブレード等によって、例えば基板本体２１の下面側から切断線Ｄ１に沿って切断が行われる。このとき、図１３に示した構造体では、切断線Ｄ１（切断領域）上には放熱板５０のうち突出部５６Ａの延出部５８Ａのみが配置され、その延出部５８Ａの上面に形成された金属層５３の上面が封止樹脂６０によって被覆されている。このため、図１３に示した構造体における切断線Ｄ１上の上面には、金属層である放熱板５０（延出部５８Ａ）及び金属層５３が露出されていない。したがって、ダイシングブレードによって基板本体２１の下面側から切断が行われる場合であっても、切断面にメタルバリが発生することを抑制することができる。
以上説明した実施形態によれば、第１実施形態の（１），（２），（４）〜（８）の効果に加えて以下の効果を奏することができる。
（１０）複数の放熱板５０が連結された大判の放熱板７０Ａを半導体素子３０上に接着するようにした。このため、複数（ここでは、１２個）の放熱板５０を各個別領域Ｃ１の半導体素子３０上に一括して接着することができる。したがって、個々に切断された放熱板５０を半導体素子３０上に個別に接着する場合に比べて、複数の放熱板５０を接着するための工数を削減することができる。この結果、製造時間を短縮することができ、製造コストの削減に貢献することができる。
（第３実施形態）
以下、図１４〜図１７に従って第３実施形態を説明する。この実施形態の半導体装置１０Ｃは、突出部５６の形成位置が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１３に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１４（ａ）に示すように、半導体装置１０Ｃにおける放熱板５０は、上記第１実施形態と同様に、ベース板５１と、ベース板５１の下面全面を被覆する金属層５２と、ベース板５１の上面全面を被覆する金属層５３とを有している。
図１５に示すように、ベース板５１の本体部５５は、例えば、平面視略正方形状に形成されている。本体部５５の平面形状は、基板本体２１の平面形状よりも一回り小さく形成され、半導体素子３０の平面形状よりも一回り大きく形成されている。
突出部５６は、本体部５５の外形をなす各辺の任意の一箇所から外側に向かって突出するように形成されている。本例の突出部５６は、本体部５５の各辺の略中心部から外側に向かって突出するように形成されている。このため、図１５に示すように、配線基板２０の外周領域と平面視で重なる領域には、その配線基板２０の各辺に対して１つの突出部５６が設けられるのみで、その他の部分には放熱板５０が設けられていない。また、各突出部５６は、配線基板２０の端部までは延出されていない。なお、図１５は、図１４（ａ）に示した半導体装置１０Ｃを上方から視た平面図であり、金属層５３が透視的に描かれている。
図１４（ａ）に示すように、突出部５６は、上記第１実施形態と同様に、本体部５５の各辺の一箇所（端部）から斜め下方に屈曲形成された接続部５７と、接続部５７の端部から外側に向かって略水平に屈曲形成された延出部５８とを有している。
金属層５２は、ベース板５１の下面全面、つまり本体部５５の下面全面及び突出部５６（接続部５７及び延出部５８）の下面全面と、突出部５６の先端面以外のベース板５１の側面とを被覆するように形成されている。すなわち、金属層５２は、突出部５６の先端面を露出するように形成されている。この金属層５２の表面（下面及び側面）は、粗化面５２Ｒに形成されている。
金属層５３は、ベース板５１の上面全面、つまり本体部５５の上面５５Ａ全面と、突出部５６（接続部５７及び延出部５８）の上面全面とを被覆するように形成されている。この金属層５３の表面（上面及び側面）は、平滑面５３Ｓに形成されている。
封止樹脂６０は、突出部５６の上下両面及び側面を被覆するように形成されている。具体的には、封止樹脂６０は、突出部５６の下面及び側面を被覆する金属層５２の表面（下面及び側面）と、突出部５６の上面を被覆する金属層５３の表面（上面及び側面）と、金属層５２，５３から露出する突出部５６の先端面とを被覆するように形成されている。このとき、図１４（ｂ）に示すように、突出部５６（延出部５８）の先端面は、封止樹脂６０の厚さ方向の中途位置であって、且つ封止樹脂６０の外側面の幅方向の略中心位置に配置されている。
以上説明した半導体装置１０Ｃは、上記第１実施形態の半導体装置１０Ａと略同様の製造方法により製造することができる。但し、製造過程で使用される大判の放熱板７０Ａの構造が異なるため、その放熱板７０Ａについて以下に説明する。ここでは、上記第１実施形態における放熱板７０との相違点を中心に説明する。
図１６（ａ）に示すように、放熱板７０Ａの各個別領域Ｅ１には、その個別領域Ｅ１の平面視略中央部に形成された本体部５５と、その本体部５５の各辺の中心部から個別領域Ｅ１の外周縁側に向かって突出された突出部５６とを有するベース板５１が形成されている。換言すると、各個別領域Ｅ１には、本体部５５及び突出部５６を画定する開口部７０Ｖが形成されている。開口部７０Ｖは各個別領域Ｅ１間の領域に形成されており、この開口部７０Ｖによって、隣り合うベース板５１の本体部５５同士が離間して形成されている。また、開口部７０Ｖの形成により、各個別領域Ｅ１の境界（破線参照）を含む外周領域には、各放熱板５０のうちの突出部５６のみが配置されている。
各ベース板５１は隣り合うベース板５１と互いの突出部５６を介して連結され、外側に配置されたベース板５１の突出部５６がフレーム部７１と連結されている。このように、本例の放熱板７０Ａでは、図中左右方向に延出された突出部５６及び図中上下方向に延出された突出部５６によって、隣り合うベース板５１（本体部５５）同士が連結されている。なお、突出部５６は例えば段差加工により形成され、図１６（ｂ）に示すように、その突出部５６と本体部５５とに沿って段差部が形成される。以上説明した大判の放熱板７０Ａは、例えば、プレス加工、鍛造加工や機械切削などにより製造される。
次に、図１７（ａ）に示す工程では、図６（ａ）〜図６（ｃ）に示した工程と同様に、放熱板７０Ａの下面に金属層５２を形成し、放熱板７０Ａの上面に金属層５３を形成する。これにより、各個別領域Ｅ１に、ベース板５１と金属層５２，５３とからなる放熱板５０が形成される。
続いて、図７（ａ）及び図７（ｂ）に示した工程と同様に、各個別領域Ｅ１内において各突出部５６の中途部分を切断し、放熱板７０Ａを各放熱板５０毎に切断する。具体的には、各突出部５６の延出部５８及びその延出部５８を被覆する金属層５２，５３を、延出部５８の延出方向の中途で分断する。すなわち、図１７（ｂ）に示すように、延出部５８の延出方向の中途に、隣接する開口部７０Ｖを連通する開口部７０Ｗを形成する。これにより、各放熱板５０が隣接する放熱板５０及びフレーム部７１と分離され、各々個別の放熱板５０に分割される。このとき、ベース板５１の突出部５６（延出部５８）の先端面（つまり、切断面）が外部に露出される。このため、切断面である突出部５６の先端面には金属層５２，５３が形成されていない。
その後、図８及び図９に示した工程と同様に、分割後の放熱板５０を各半導体素子３０の背面上に接着剤４０（図１４（ａ）参照）を介して接着し、封止樹脂６０を形成して切断工程を実施することにより、本実施形態の半導体装置１０Ｃを製造することができる。
以上説明した本実施形態によれば、上記第１実施形態と同様の効果を奏することができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、突出部５６の上面に、表面が平滑面５３Ｓである金属層５３を形成するようにしたが、これに限定されない。
例えば図１８に示すように、突出部５６の上面に、表面が粗化面５２Ｒである金属層５２を形成するようにしてもよい。すなわち、本例の金属層５２は、突出部５６の先端面以外の表面全面を被覆するように形成されている。この構成によれば、突出部５６の上面において、封止樹脂６０と接する面が粗化面５２Ｒに形成される。これにより、アンカー効果が生じ、放熱板５０と封止樹脂６０との密着性を向上させることができる。このため、放熱板５０が半導体素子３０及び封止樹脂６０から脱離することを好適に抑制できる。
この場合には、例えば、本体部５５の上面５５Ａのみをマスクして電解めっき法を施して金属層５２を形成する。すなわち、突出部５６の上面を露出した状態で電解めっき法を施して金属層５２を形成する。
・上記各実施形態では、ベース板５１の上面に、表面が平滑面５３Ｓである金属層５３を形成するようにしたが、これに限定されない。
例えば図１９に示すように、ベース板５１の上面に、表面が粗化面５４Ｒである金属層５４を形成するようにしてもよい。金属層５４は、ベース板５１の上面全面、つまり本体部５５の上面全面及び突出部５６の上面全面を被覆するように形成されている。粗化面５４Ｒは、封止樹脂６０との密着性の観点から、ベース板５１の上面よりも表面粗度が大きくなるように設定されている。粗化面５４Ｒの表面粗度は、表面粗さＲａ値で例えば０．１μｍ以上とすることができる。これにより、放熱板５０と封止樹脂６０との密着性を向上させることができる。
本例の半導体装置１０Ａでは、本体部５５の上面を被覆する金属層５４の上面（粗化面５４Ｒ）が封止樹脂６０から露出されている。また、半導体装置１０Ａでは、封止樹脂６０から露出する金属層５４の上面を被覆し、表面が平滑面８１Ｓである樹脂層８１を形成することが好ましい。ここで、平滑面８１Ｓは、粗化面５４Ｒよりも表面粗度が小さくなるように設定されている。これにより、半導体装置１０Ａの上面に識別マークを形成する場合に、樹脂層８１の上面（つまり、平滑面８１Ｓ）に識別マークを形成できるため、その識別マークの視認性を向上させることができる。
・上記各実施形態では、金属層５２，５３を電解Ｎｉめっき法により形成するようにした。これに限らず、例えば、金属層５２，５３を電解Ｃｕめっき法により形成するようにしてもよい。
・上記各実施形態では、ベース板５１の下面に、表面が粗化面５２Ｒである金属層５２を形成することにより、放熱板５０の下面を粗化面としたが、これに限定されない。
例えば図２０に示すように、金属層５２，５３を省略し、ベース板５１の下面自体を粗化面５１Ｒとしてもよい。この場合には、例えば、図５に示した工程の後に、ベース板５１の下面に粗化処理を施して粗化面５１Ｒを形成する。この粗化処理は、例えば、レーザ処理、ブラスト処理、エッチング処理や黒化処理を用いることができる。
同様に、図１８に示した変形例の場合に、突出部５６の上面に粗化処理を施して突出部５６の上面自体を粗化面としてもよい。また、図１９に示した変形例の場合に、ベース板５１の上面に粗化処理を施してベース板５１の上面自体を粗化面としてもよい。
・図２１に示すように、延出部５８の上面に切り欠き部５８Ｘを形成するようにしてもよい。切り欠き部５８Ｘは、延出部５８の先端部（つまり、配線基板２０の外周縁側の端部）における延出部５８の上面に形成されている。このため、本例の半導体装置１０Ａでは、切り欠き部５８Ｘが形成されていない場合に比べて、放熱板５０を分割する際に切断部分となる延出部５８が薄くなる。これにより、放熱板５０を分割する際における延出部５８（放熱板５０）の切断量を減らすことができる。なお、切り欠き部５８Ｘは、例えばプレス加工により、延出部５８の一部の厚さを薄くするように形成される。
なお、切り欠き部５８Ｘを、延出部５８の端部における下面に形成するようにしてもよい。
・図２２に示すように、放熱板５０の突出部５６（ここでは、延出部５８）を、接着剤８２を介して、基板本体２１の上面２１Ａに形成されたグランド配線２４に接合するようにしてもよい。ここで、接着剤８２は、導電性を有する導電性接着剤である。接着剤８２としては、例えば、Ａｇペーストを用いることができる。この接着剤８２を介して、放熱板５０はグランド配線２４と電気的に接続されている。本例の放熱板５０の材料としては、Ｃｕ、Ａｇ、Ａｌ又はそれらの合金等の導電性を有する材料が用いられる。
グランド配線２４は、グランド電位とされた配線である。このため、グランド配線２４と電気的に接続される放熱板５０もグランド電位とされる。グランド配線２４は、例えば、基板本体２１の外周領域に形成され、アンダーフィル樹脂３５から露出されている。
このような半導体装置１０Ａでは、放熱板５０を、半導体素子３０を電磁波等から保護するシールド層として機能させることができる。
なお、図１８〜図２２に示した変形例では、第１実施形態の半導体装置１０Ａを変更した例を示したが、第２及び第３実施形態の半導体装置１０Ｂ，１０Ｃも同様に変更することができる。
・また、上記各実施形態の半導体装置１０Ａ〜１０Ｃにおいて、図２２に示した半導体装置１０Ａと同様に基板本体２１の上面２１Ａにグランド配線２４を形成した上で、封止樹脂６０を、導電性を有する材料からなる封止樹脂に変更してもよい。この場合の放熱板５０は、導電性を有する封止樹脂を介してグランド配線２４と電気的に接続される。
・上記各実施形態では、突出部５６，５６Ａ（延出部５８，５８Ａ）の先端面以外のベース板５１の側面を金属層５２で被覆するようにした。これに限らず、突出部５６，５６Ａの先端面以外のベース板５１の側面を金属層５３で被覆するようにしてもよい。また、ベース板５１の側面全面を金属層５２，５３から露出するようにしてもよい。
・上記各実施形態の金属層５３を省略してもよい。
・図２３に示すように、半導体装置１０Ａから金属層５２，５３を省略してもよい。この場合には、突出部５６の上面及び下面に封止樹脂６０が直接接し、それら突出部５６の上面及び下面が封止樹脂６０によって被覆される。なお、半導体装置１０Ｂ，１０Ｃも同様に、半導体装置１０Ｂ，１０Ｃから金属層５２，５３を省略してもよい。
・上記各実施形態及び上記各変形例における放熱板５０の接続部５７を、本体部５５の端部から下向きに垂直に屈曲させるようにしてもよい。
・上記各実施形態では、製造過程における配線基板２０を、マトリクス状に配列された複数の個別領域Ｃ１を有する配線基板に具体化した。これに限らず、例えば、個別領域Ｃ１が帯状に複数個配列された配線基板２０に具体化してもよい。すなわち、個別領域Ｃ１がＮ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）配列された配線基板であれば、その個別領域Ｃ１の配列は特に限定されない。
・上記各実施形態では、放熱板７０，７０Ａを、マトリクス状に配列された複数のベース板５１が連結された大判の放熱板に具体化した。これに限らず、例えば、帯状に配列された複数のベース板５１が連結された大判の放熱板に具体化してもよい。すなわち、Ｎ×Ｍ個のベース板５１が連結された大判の放熱板であれば、そのベース板５１の配列は特に限定されない。
・上記各実施形態及び上記各変形例の配線基板２０に実装される半導体素子３０の個数は特に限定されない。例えば、配線基板２０に２個以上の半導体素子３０を実装するようにしてもよい。
・また、配線基板２０に、半導体素子３０以外の電子部品を実装するようにしてもよい。
・上記各実施形態及び上記各変形例では、ＢＧＡ型の配線基板２０に具体化したが、ＰＧＡ（Pin Grid Array）型の配線基板やＬＧＡ（Land Grid Array）型の配線基板に具体化してもよい。
・上記各実施形態及び上記各変形例の放熱板５０の上方に放熱フィン、ヒートパイプやベーパチャンバなどの各種冷却・放熱手段を設けるようにしてもよい。
・上記各実施形態並びに各変形例は適宜組み合わせてもよい。例えば、上記第３実施形態の半導体装置１０Ｃの放熱板５０における突出部５６を、半導体装置１０Ｂの突出部５６Ａと同様に、その先端面が封止樹脂６０から露出するように形成してもよい。
１０Ａ〜１０Ｃ 半導体装置
２０ 配線基板
２１ 基板本体
２４ グランド配線
３０ 半導体素子
４０ 接着剤
５０ 放熱板
５１ ベース板
５１Ｒ 粗化面
５２ 金属層（第１金属層）
５２Ｒ 粗化面
５３ 金属層（第２金属層）
５３Ｓ 平滑面
５４ 金属層（第３金属層）
５４Ｒ 粗化面
５５ 本体部
５６，５６Ａ 突出部
５７ 接続部
５８，５８Ａ 延出部
５８Ｘ 切り欠き部
６０ 封止樹脂
７０，７０Ａ 大判の放熱板
８１ 樹脂層
８１Ｓ 平滑面
８２ 接着剤

Claims (10)

  1. 配線基板と、
    前記配線基板に実装された半導体素子と、
    前記半導体素子の上面に接着剤を介して設けられた放熱板と、
    前記放熱板と前記配線基板との間に充填された封止樹脂と、を有し、
    前記放熱板は、
    前記半導体素子と平面視で重なるように形成され、前記半導体素子の平面形状よりも平面形状が大きく形成された本体部と、
    前記本体部と一体に形成され、前記本体部の端部から外側に突出するように形成され、前記本体部よりも低い位置に設けられた突出部と、を有し、
    前記封止樹脂は、前記突出部の上下両面及び側面を被覆するように形成され、
    前記本体部の上面は、前記封止樹脂から露出され、
    前記突出部の先端面を除く前記放熱板の側面は、前記本体部の上面よりも表面粗度の大きい粗化面であることを特徴とする半導体装置。
  2. 前記放熱板の下面は、前記本体部の上面よりも表面粗度の大きい粗化面であることを特徴とする請求項１に記載の半導体装置。
  3. 前記放熱板は、前記本体部と前記突出部とを有するベース板と、前記ベース板の下面に形成された第１金属層と、前記本体部の上面に形成された第２金属層とを有し、
    前記第１金属層の表面は、前記本体部の下面よりも表面粗度の大きい前記粗化面であり、
    前記第２金属層の表面は、前記粗化面よりも表面粗度の小さい平滑面であることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１金属層は、前記突出部の上面を被覆するように形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記放熱板は、前記本体部と前記突出部とを有するベース板と、前記ベース板の下面に形成された第１金属層と、前記ベース板の上面に形成された第３金属層と、前記封止樹脂から露出された前記第３金属層の上面を被覆する樹脂層と、を有し、
    前記第１金属層の表面は、前記本体部の下面よりも表面粗度の大きい前記粗化面であり、
    前記第３金属層の表面は、前記本体部の上面よりも表面粗度の大きい粗化面であり、
    前記樹脂層の表面は、前記第３金属層の表面よりも表面粗度の小さい平滑面であることを特徴とする請求項２に記載の半導体装置。
  6. 前記突出部は、前記本体部の角部から外側に突出するように形成され、又は前記本体部の外形をなす各辺の１箇所から外側に突出するように形成されていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記突出部は、前記本体部の端部から下方に屈曲された接続部と、前記接続部の端部から前記配線基板の外周縁に向かって前記本体部と平行となるように屈曲された延出部とを有することを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記突出部は、導電性を有する接着剤を介して、前記配線基板の上面に形成されたグランド配線と電気的に接続されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
  9. Ｎ×Ｍ個（Ｎは２以上の整数、Ｍは１以上の整数）の個別領域を有する配線基板を準備し、前記各個別領域における前記配線基板の上面に半導体素子を実装する工程と、
    本体部と、前記本体部と一体に形成され、前記本体部の端部から外側に突出して前記本体部と段差状に形成された突出部とを有する放熱板がＮ×Ｍ個連結された大判の放熱板を準備する工程と、
    前記放熱板の側面に、前記本体部の上面よりも表面粗度の大きい粗化面を形成する工程と、
    前記大判の放熱板を前記突出部の所定部分で切断し、Ｎ×Ｍ個の前記放熱板を各々個別に分割する工程と、
    前記分割後のＮ×Ｍ個の前記放熱板を一括して吸着し、前記各放熱板を前記各半導体素子上に搬送する工程と、
    前記本体部が前記半導体素子と平面視で重なるように、前記半導体素子の背面上に接着剤を介して前記各放熱板を接着する工程と、
    前記各放熱板と前記配線基板との間の空間を充填し、前記突出部の上下両面及び側面を被覆し、前記本体部の上面を露出する封止樹脂を形成する工程と、
    切断領域上に配置された前記封止樹脂と前記配線基板とを切断して個片化する工程と、を有し、
    前記切断領域は、前記各個別領域において前記突出部よりも外側に設定されていることを特徴とする半導体装置の製造方法。
  10. 前記放熱板を分割する工程の前に、前記大判の放熱板の下面を、前記本体部の上面よりも表面粗度の大きい粗化面に形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
JP2016068625A 2016-03-30 2016-03-30 半導体装置及び半導体装置の製造方法 Active JP6605382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016068625A JP6605382B2 (ja) 2016-03-30 2016-03-30 半導体装置及び半導体装置の製造方法
US15/461,791 US10020240B2 (en) 2016-03-30 2017-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016068625A JP6605382B2 (ja) 2016-03-30 2016-03-30 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2017183521A JP2017183521A (ja) 2017-10-05
JP2017183521A5 JP2017183521A5 (ja) 2019-01-10
JP6605382B2 true JP6605382B2 (ja) 2019-11-13

Family

ID=59961197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016068625A Active JP6605382B2 (ja) 2016-03-30 2016-03-30 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10020240B2 (ja)
JP (1) JP6605382B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
JP6847266B2 (ja) * 2017-12-20 2021-03-24 三菱電機株式会社 半導体パッケージおよびその製造方法
CN109950214A (zh) * 2017-12-20 2019-06-28 安世有限公司 芯片级封装半导体器件及其制造方法
CN107993991B (zh) 2017-12-20 2024-10-01 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
KR102164795B1 (ko) 2018-09-06 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
KR102711765B1 (ko) * 2019-03-06 2024-09-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102601150B1 (ko) 2019-08-23 2023-11-09 삼성전자주식회사 반도체 패키지
US11640952B2 (en) 2019-12-19 2023-05-02 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate
KR102328997B1 (ko) * 2020-04-21 2021-11-18 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
CN111769085A (zh) * 2020-07-20 2020-10-13 杰华特微电子（杭州）有限公司 一种半导体散热片装置、封装方法及封装结构
CN115132680A (zh) * 2021-03-25 2022-09-30 张有谅 芯片用复合式散热盖板
US11557525B2 (en) 2021-05-25 2023-01-17 Nxp Usa, Inc. Semiconductor package thermal spreader having integrated RF/EMI shielding and antenna elements
GB2629261A (en) * 2022-02-14 2024-10-23 Mitsubishi Electric Corp Semiconductor device
WO2024191465A1 (en) * 2023-03-13 2024-09-19 MTS IP Holdings Ltd Electronic package construction for immersion cooling of integrated circuits
WO2025014514A1 (en) 2023-07-10 2025-01-16 MTS IP Holdings Ltd Direct to chip application of boiling enhancement coating
KR102689538B1 (ko) * 2023-09-14 2024-07-29 액셀레타 주식회사 칩 스케일 전력 반도체 패키지 구조 및 이의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3148718B2 (ja) * 1998-08-28 2001-03-26 インダストリアル テクノロジー リサーチ インスティチュート 熱的及び電気的に増強された半導体パッケージ
US6432749B1 (en) * 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP3888439B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
US7259445B2 (en) * 2002-09-30 2007-08-21 Advanced Interconnect Technologies Limited Thermal enhanced package for block mold assembly
US6882535B2 (en) * 2003-03-31 2005-04-19 Intel Corporation Integrated heat spreader with downset edge, and method of making same
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2009302556A (ja) 2009-08-31 2009-12-24 Renesas Technology Corp 半導体装置
JP2012174696A (ja) * 2011-02-17 2012-09-10 Fujikura Ltd 接合面を備えた放熱装置およびその表面処理方法
JP5729126B2 (ja) * 2011-05-18 2015-06-03 株式会社デンソー 半導体装置の製造方法
US9159643B2 (en) * 2012-09-14 2015-10-13 Freescale Semiconductor, Inc. Matrix lid heatspreader for flip chip package
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
JP2017183521A (ja) 2017-10-05
US20170287805A1 (en) 2017-10-05
US10020240B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6605382B2 (ja) 半導体装置及び半導体装置の製造方法
TWI773404B (zh) 半導體封裝
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI459513B (zh) 半導體封裝及其製作方法
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US12002721B2 (en) Method of fabricating semiconductor structure
TWI543314B (zh) 半導體封裝物
JP2010245383A (ja) 半導体装置および半導体装置の製造方法
US20120230001A1 (en) Electronic device, portable electronic terminal, and method of manufacturing electronic device
CN112310063A (zh) 半导体装置封装及其制造方法
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
CN108346630B (zh) 散热型封装结构
CN210575901U (zh) 具有高散热性的板级扇出封装结构
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
JP2000232186A (ja) 半導体装置およびその製造方法
US11452210B2 (en) Wiring substrate and electronic device
US12021004B2 (en) Embedded lid for low cost and improved thermal performance
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
CN114613736A (zh) 散热板、半导体装置以及散热板的制造方法
JP3058142B2 (ja) 半導体装置とその製造方法
CN118866861A (zh) 半导体封装件
CN118299338A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191016

R150 Certificate of patent or registration of utility model

Ref document number: 6605382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150