JP6570599B2 - スタック状のショットキーダイオード - Google Patents

Description

本発明は、スタック状のショットキーダイオードに関する。

Ｊｏｓｅｆ Ｌｕｔｚ等の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、２０１１年、ＩＳＢＮ ９７８−３−６４２−１１１２４−２、第２３８頁から、ＳｉＣから成る高耐圧ショットキーダイオードが公知である。

Ｇｅｒｍａｎ Ａｓｈｋｉｎａｚｉの「ＧａＡｓ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」、第３章、第２２頁から第２６頁、ＩＳＢＮ９６５−７０９４−１９−４から、ｎ⁺基板を備えた、ＧａＡｓを含有しているエピタキシャル層構造と、ショットキーコンタクトを形成するための、ニッケルを含有している層と、を有している、ショットキーダイオードが公知である。

この背景を基礎とする、本発明の課題は、従来技術をさらに発展させた装置を提供することである。

この課題は、請求項１の特徴を備えているスタック状のショットキーダイオードによって解決される。本発明の有利な構成は、従属請求項の対象である。

本発明の対象によれば、上面および下面を備えたスタックを有している、スタック状のショットキーダイオードが提供される。

スタックは、少なくとも３つの半導体層と、スタックの下面と素材結合により結合されている第１の端子コンタクト層と、スタックの上面と結合されている第２の端子コンタクト層と、を含んでいる。

第２の端子コンタクト層は、金属または金属化合物を含有しているか、もしくは金属または金属化合物から成り、この場合、第２の端子コンタクト層は、ショットキーコンタクトを形成しており、上面の一部の領域に配置されており、かつ縁によって画定されている。

スタックの下面には、ｎ^＋層として形成されている第１の半導体層が配置されており、この第１の半導体層は、少なくとも１０¹⁹Ｎ／ｃｍ^-3のドーパント濃度および５０μｍ〜４００μｍの層厚を有している。

第１の半導体層は、ＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。

第１の半導体層の上には、ｎ^-層として形成されている第２の半導体層が配置されている。

第２の半導体層は、１０¹²〜１０¹⁶Ｎ／ｃｍ^-3のドーパント濃度および１０μｍ〜３００μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。

第２の半導体層の上には、ｐ^-層として形成されている第３の半導体層が配置されている。

第３の半導体層は、１０¹²〜１０¹⁶Ｎ／ｃｍ^-3のドーパント濃度および１０ｎｍ〜１０μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。

スタックは、それぞれ相互に距離を置いて設けられている複数のｐ⁺領域を有している。

それらのｐ⁺領域は、スタックの上面に対して平行に延びるリブとして形成されており、かつ５×１０¹⁷〜５×１０²⁰Ｎ／ｃｍ^-3のドーパント濃度を有しており、またスタックの上面から第２の半導体層内にまで達している。

第２の端子コンタクト層のすべての縁は、ｐ⁺領域内に延在している。

第２の端子コンタクト層はアノードと称され、また第１の端子コンタクト層はカソードと称されることを言及しておく。ここで、第１の端子コンタクト層は、オームコンタクトを形成しており、第２の端子コンタクト層は、金属−半導体接合部を形成している。

端子コンタクト層の上には、例えばショットキーダイオードを接合させるために、さらに別の層が形成されると解される。

第３の半導体層としての非常に薄い弱くドープされたｐ層と、縁に、またとりわけ第２のコンタクト端子層の下に形成されているｐ⁺領域とによって、ショットキーコンタクトが高電界のパンチスルーから完全に遮蔽されるということは１つの利点である。このために、リブが比較的近くにまとめられており、その結果、隣接するリブ間には、比較的狭いｎ^-層領域だけが残存している。

これによって、２００Ｖ〜６００Ｖの範囲でのショットキーダイオードの逆電圧を容易に達成することができ、また６００Ｖを上回る範囲でも容易に達成することができる。

ケイ素に比べて遙かに少ないＧａＡｓの有効質量との関係において、高速なスイッチング時間を達成することができる。

したがって、本発明によるショットキーダイオードは、特に、パワーエレクトロニクスの分野における、とりわけ回路電源部および変換器におけるフリーホイーリングダイオードとして適している。

第２の端子コンタクト層は、とりわけ、四角形または円形に形成されており、またとりわけスタックの上面における半導体層の面積の３０％以上、より有利には５０％以上を覆っている。

１つの代替的な実施の形態においては、スタックがモノリシックに形成されている。モノリシックな半導体構造は、エピタキシャルな製造方法、例えばＬＰＥまたはＭＯＶＰＥによって製造される。

１つの発展形態においては、上述の３つの半導体層が記載の順序で配置されており、かつ素材結合により相互に結合されている。

１つの別の実施の形態においては、ｐ⁺領域が注入によって形成され、この場合、事前にマスキングステップによって、上面には、形成すべきリブ状の溝以外のすべての領域が覆われる。とりわけ、隣り合う２つのｐ⁺領域の間隔は３μｍ〜３０μｍである。

１つの実施の形態においては、相互に距離を置いて設けられている少なくとも５つのｐ⁺領域が設けられている。とりわけ、それらのｐ⁺領域は、第２の端子コンタクト層の縁に沿って、また第２の端子コンタクト層の下に配置されており、それぞれが相互に同一の距離を有している。端子コンタクト層は、縁に沿って配置されている領域を除いて、他のすべてのｐ⁺領域を完全に覆っている。

１つの発展形態においては、第３の半導体層の上に、ｎ^-層として形成されている第４の半導体層が配置されており、この場合、第４の半導体層は、１０¹²Ｎ／ｃｍ^-3〜１０¹⁶Ｎ／ｃｍ^-3のドーパント濃度および０．００５μｍ〜１０μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。第４の半導体層は、スタックの上面に形成されており、またｐ⁺領域は、第４の半導体層を貫通して延在している。

１つの実施の形態においては、第２のコンタクト層が、スタックの上面の一部だけを覆っている。とりわけ、第１のコンタクト層は、スタックの下面を完全に覆っているか、または１ｍｍ未満の狭い縁部領域を除いて覆っている。

１つの別の実施の形態においては、ｐ^-層、ｎ^-層およびｎ⁺層から成るスタック状の層構造が、ｎ^-層とｐ^-層との間に形成された半導体ボンディングを有している。用語「半導体ボンディング」は、用語「ウェハボンディング」と同義で用いられていることを言及しておく。層構造は、ｐ^-層を含む第１の部分スタックと、ｎ⁺層およびｎ^-層を含む第２の部分スタックと、から成る。第１の部分スタックおよび第２の部分スタックは、それぞれモノリシックに形成されている。

とりわけ、ｐ^-層は、１０¹³Ｎ／ｃｍ^-3未満のドーパント、または１０¹³Ｎ／ｃｍ^-3〜１０¹⁵Ｎ／ｃｍ^-3のドーパントを有している。１つの実施の形態においては、ｐ^-層は、ボンディングの前または後に、研磨プロセスによって１０μｍ〜３００μｍの厚さまで薄くされる。

１つの実施の形態においては、ｐ^-層を含んでいる第１の部分スタックが設けられており、さらにｎ^-層およびｎ⁺層を含んでいる第２のスタックが設けられており、また第１の部分スタックは、ウェハボンディングプロセスによって第２のスタックと接合されている。

１つの別の実施の形態においては、ｎ^-基板から出発して、n^-層が形成されることによって、第２のスタックが形成され、この場合、ｎ^-基板ないしｎ^-層がウェハボンディングプロセスによって第２のスタックと接合されるか、または接合されている。さらなるプロセスステップにおいては、ｎ^-基板ないしｎ^-層が所望の厚さまで薄くされる。とりわけ、ｎ^-層の厚さは、５０μｍ〜２５０μｍの範囲にある。とりわけ、ｎ^-層のドーパントは、１０¹³Ｎ／ｃｍ^-3〜１０¹⁵Ｎ／ｃｍ^-3の範囲にある。ウェハボンディングの１つの利点は、厚いｎ-層を容易に形成できることにある。これによって、エピタキシャルの際の長い析出プロセスが省略される。また、ボンディングによって、積層欠陥の数を低減することもできる。

１つの代替的な実施の形態においては、ｎ^-層が１０¹⁰Ｎ／ｃｍ^-3より高く、かつ１０¹³Ｎ／ｃｍ^-3未満のドーパントを有している。ドーパントを極端に低くすることによって、ｎ^-層を、真性層と解することもできる。

１つの発展形態においては、ｎ^-基板ないしｎ^-層を薄くした後に、エピタキシャルまたは高ドーズ注入によって、ｎ^-基板上ないしｎ^-層上に、１０¹⁸Ｎ／ｃｍ^-3から５×１０¹⁹Ｎ／ｃｍ^-3未満の範囲でｎ⁺層が形成される。ｎ^-基板ないしｎ^-層を薄くすることは、とりわけＣＭＰステップによって、すなわち化学機械研磨によって行われる。

１つの別の発展形態においては、ダイオード構造の前面に補助層が設けられる。続いて、ダイオード構造の裏面が薄くされ、支持体に載置される。１つの別の発展形態においては、続いて前面が剥がされる。

１つの実施の形態においては、ショットキーダイオードを形成し、かつ電気的に接続するために、ｎ⁺層の表面およびｐ^-層の表面がメタライジングされる。とりわけ、半導体ダイオードのカソードが、メタライジング後に、ヒートシンクとして形成されたベース部と素材結合により結合される。換言すれば、アノードは、ダイオードの表面において、ｐ^-層に形成されている。

実験の結果、ｐ^-中間層とｎ^-層との特定の組合せでもって、種々の逆電圧を達成できることが分かった。

第１のヴァリエーションにおいては：
ｐ^-中間層が、１０μｍ〜２５μｍの厚さを有しており、かつｎ^-層に関しては、４０μｍ〜９０μｍの厚さによって、約９００Ｖの逆電圧が生じる。

第２のヴァリエーションにおいては：
ｐ^-中間層が、２５μｍ〜２５μｍの厚さを有しており、かつｎ^-層に関しては、４０μｍ〜７０μｍの厚さによって、約１，２００Ｖの逆電圧が生じる。

第３のヴァリエーションにおいては：
ｐ^-中間層が、３５μｍ〜５０μｍの厚さを有しており、かつｎ^-層に関しては、７０μｍ〜１５０μｍ〜７０μｍの厚さによって、約１，５００Ｖの逆電圧が生じる。

第１〜第３のヴァリエーションにおけるダイオードは、空間電荷領域の形成に関して、パンチ型ダイオード（Ｐｕｎｓｃｈ−Ｄｉｏｄｅ）と称することもできる。

第４のヴァリエーションにおいては：
ｐ^-中間層が、１０μｍ〜２５μｍの厚さを有しており、かつｎ^-層に関しては、６０μｍ〜１１０μｍの厚さを有している。

第５のヴァリエーションにおいては：
ｐ^-中間層が、１０μｍ〜２５μｍの厚さを有しており、かつｎ^-層に関しては、７０μｍ〜１４０μｍの厚さを有している。

第６のヴァリエーションにおいては：
ｐ^-中間層が、３５μｍ〜５０μｍの厚さを有しており、かつｎ^-層に関しては、８０μｍ〜２００μｍの厚さを有している。

第４〜第６のヴァリエーションにおけるダイオードは、空間電荷領域の形成に関して、「非リーチスルー型」ダイオードと称することもできる。

以下では、図面を参照しながら、本発明を詳細に説明する。図中、同種の部分には、同一の参照番号を付している。図示の実施の形態は、非常に概略的に示されている。つまり、間隔、横方向および縦方向の大きさは、縮尺通りではなく、また別記しない限りは、導き出すことができる相互の幾何学的な関係も有していない。

スタック状のショットキーダイオードの本発明による第１の実施の形態の概略図を示す。 スタック状のショットキーダイオードのスタックの本発明による第２の実施の形態の概略図を示す。 スタック状のショットキーダイオードの本発明による第３の実施の形態の概略図を示す。 図３の本発明によるショットキーダイオードの実施の形態の上面図を示す。

図１には、少なくとも３つの半導体層２０、２２、２４から成り、かつ上面３２および下面３４を備えているスタック３０と、スタック３０の下面３４と素材結合により結合されている第１の端子コンタクト層４０と、スタックの上面３２の一部の領域と素材結合により結合されている、ショットキーコンタクトを形成するための金属製の第２の端子コンタクト層５０と、を有しているスタック状のショットキーダイオード１０の第１の実施の形態が示されている。

スタック３０の第１の半導体層２０は、ｎ⁺層として、スタック３０の下面３４に配置されており、かつ少なくとも１０¹⁹Ｎ／ｃｍ^-3のドーパント濃度および５０μｍ〜４００μｍの層厚を有している。

スタック３０の第２の半導体層２２は、第１の半導体層２０の上に配置されており、かつ素材結合により第１の半導体層２０と結合されている。

第２の半導体層２２は、ｎ^-層として形成されており、かつ１０¹²〜１０¹⁶ｃｍ^-3の範囲のドーパント濃度および１０μｍ〜３００μｍの層厚を有している。

スタック３０の第３の半導体層２４は、ｐ^-層として形成されており、かつ素材結合により第２の半導体層２２と結合されている。第３の半導体層２４は、１０¹²〜１０¹⁶ｃｍ^-3の範囲のドーパント濃度および０．０１μｍ〜１０μｍの層厚を有している。

３つの半導体層２０、２２、２４はいずれもＧａＡｓ化合物を含有している。

さらにスタック３０は、２つのｐ⁺領域６０、６２を有している。２つのｐ⁺領域６０、６２はそれぞれ、５×１０¹⁸〜５×１０²⁰ｃｍ^-3のドーパント濃度を有しており、かつ相互に距離を置いて設けられているリブとして形成されており、この場合、各ｐ⁺領域６０、６２、すなわち各リブは、スタック３０の上面３２に対して垂直な方向において、スタック３０の上面３２からｎ^-層２２内にまで延在しており、かつスタック３０の上面３２に対して平行な第１の方向においてストライプを形成している。

ショットキーコンタクトを形成するために、第２の端子コンタクト層５０は、スタック３０の上面３２の一部を覆っており、その部分は、２つのｐ⁺領域６０、６２間に存在する第１の表面領域と、第１の表面領域に接している、２つのｐ⁺領域それぞれの一部の領域のみを含んでおり、また第２の端子コンタクト層５０は、素材結合により、第３の半導体層２４と結合されている。

図２には、本発明によるショットキーダイオード１０のスタック３０の１つの別の実施の形態が図示されている。以下では、図１との相異のみを説明する。

スタック３０は、第４の半導体層２６を有している。第４の半導体層２６は、１０¹²〜１０¹⁶ｃｍ^-3のドーパント濃度および０．００５μｍ〜１０μｍの層厚を有しているｎ^-層として形成されており、また同様にＧａＡｓ化合物を含有している。

ｎ^-層は、その下に位置するｐ^-層と素材結合により結合されており、かつスタックの上面を形成している。ｐ⁺領域は、それぞれｎ^-層を通って延在している。

図３および図４には、本発明によるショットキーダイオード１０の１つの別の実施の形態が側面図または平面図で示されている。以下では、図１との相異のみを説明する。

ショットキーダイオードは、それぞれ相互に距離を置いて設けられている、７つのリブ状のｐ⁺領域６０．１〜６０．７を有している。ショットキーコンタクトを形成するために、第２の端子コンタクト層５０と素材結合により結合されている、上面３２の部分は、第１のｐ⁺層６０．１から第７のｐ⁺領域６０．７まで延在しており、この場合、第１のｐ⁺領域６０．１および第７のｐ⁺領域６０．７は、それぞれ一部だけが金属層によって覆われている。

Claims (8)

1. スタック状のショットキーダイオード（１０）であって、
   上面（３２）および下面（３４）を備えており、少なくとも３つの半導体層（２０、２２、２４）を含んでいるスタック（３０）と、
   前記スタック（３０）の前記下面（３４）と素材結合により結合されている第１の端子コンタクト層（４０）と、
   前記スタック（３０）の前記上面（３２）と素材結合により結合されている第２の端子コンタクト層（５０）と、
   を有しており、
   前記第２の端子コンタクト層（５０）は、金属または金属化合物を含有しているか、もしくは金属または金属化合物から成り、かつショットキーコンタクトを形成しており、
   前記第２の端子コンタクト層（５０）は、前記上面（３２）の一部の領域に配置されており、かつ４つの縁によって画定されており、
   前記スタック（３０）の前記下面（３４）には、ｎ⁺層として形成されている第１の半導体層（２０）が配置されており、前記第１の半導体層（２０）は、少なくとも１０¹⁹Ｎ／ｃｍ ³ のドーパント濃度および５０μｍ〜４００μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成り、
   前記第１の半導体層（２０）の上には、ｎ^-層として形成されている第２の半導体層（２２）が配置されており、前記第２の半導体層（２２）は、１０¹² Ｎ／ｃｍ ³ 〜１０¹⁶Ｎ／ｃｍ ³ のドーパント濃度および１０μｍ〜３００μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、
   ショットキーダイオード（１０）において、
   前記第２の半導体層（２２）の上には、ｐ^-層として形成されている第３の半導体層（２４）が配置されており、前記第３の半導体層（２４）は、１０¹² Ｎ／ｃｍ ³ 〜１０¹⁶Ｎ／ｃｍ ³ のドーパント濃度および１０ｎｍ〜１０μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成り、
   前記第３の半導体層（２４）および前記第２の半導体層（２２）は、モノリシックに形成されており、
   前記第１の半導体層（２０）および前記第２の半導体層（２２）は、モノリシックに形成されているか、またはウェハボンディングにより接合されており、
   前記スタック（３０）は、それぞれ相互に距離を置いて設けられている複数のｐ⁺領域（６０、６２；６０．１〜６０．７）を有しており、前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、前記スタック（３０）の前記上面（３２）に対して平行に延びるリブとして形成されており、
   前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、５×１０¹⁸ Ｎ／ｃｍ ³ 〜５×１０²⁰Ｎ／ｃｍ ³ のドーパント濃度を有しており、
   前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、前記スタック（３０）の前記上面（３２）から前記第２の半導体層（２２）内にまで達しており、
   前記ｐ ⁺ 領域（６０、６２；６０．１〜６０．７）に平行に延在する、前記第２の端子コンタクト層（５０）の２つの縁は、ｐ⁺領域（６０、６０．１〜６０．７、６２）内に延在していることを特徴とする、
   ショットキーダイオード（１０）。
2. 前記３つの半導体層（２０、２２、２４）は、記載の順序で配置されており、かつ素材結合により相互に結合されていることを特徴とする、
   請求項１記載のショットキーダイオード（１０）。
3. 前記第３の半導体層（２４）の上には、ｎ^-層として形成されている第４の半導体層（２６）が配置されており、前記第４の半導体層（２６）は、１０¹²Ｎ／ｃｍ ³ 〜１０¹⁶Ｎ／ｃｍ ³ のドーパント濃度および０．００５μｍ〜１０μｍの層厚を有しており、ＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成り、かつ前記スタック（３０）の前記上面（３２）に形成されており、
   前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、前記第４の半導体層（２６）を貫通して延在していることを特徴とする、
   請求項１または２記載のショットキーダイオード（１０）。
4. 前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、マスクおよびイオン注入を用いて形成されていることを特徴とする、
   請求項１から３までのいずれか１項記載のショットキーダイオード（１０）。
5. ｐ⁺領域（６０、６２；６０．１〜６０．７）は、相互に３μｍ〜３０μｍの範囲の距離を有していることを特徴とする、
   請求項１から４までのいずれか１項記載のショットキーダイオード（１０）。
6. 前記ショットキーダイオード（１０）は、相互に距離を置いて設けられている少なくとも５つのｐ⁺領域（６０、６２；６０．１〜６０．７）を有していることを特徴とする、
   請求項１から５までのいずれか１項記載のショットキーダイオード（１０）。
7. 前記ｐ⁺領域（６０、６２；６０．１〜６０．７）は、前記第２の端子コンタクト層（５０）の縁に沿って、また前記第２の端子コンタクト層（５０）の下に配置されており、前記リブは、それぞれが相互に同一の距離を有していることを特徴とする、
   請求項１から６までのいずれか１項記載のショットキーダイオード（１０）。
8. 前記第２の端子コンタクト層（５０）は、前記スタック（３０）の前記上面（３２）の一部だけを覆っており、かつ／または前記第１の端子コンタクト層（４０）は、前記スタック（３０）の前記下面（３４）を完全に覆っているか、または１ｍｍ未満の狭い縁部領域を除いて覆っていることを特徴とする、
   請求項１から７までのいずれか１項記載のショットキーダイオード（１０）。

Images