JP6504320B2 - コイル内蔵多層基板、電源モジュール - Google Patents

Description

本発明は、コイルが内蔵された磁性体層を含むコイル内蔵多層基板、および、これを用いた電源モジュールに関する。

特許文献１には、磁性体基板と表面実装部品とを備えるＤＣＤＣコンバータモジュールが記載されている。磁性体基板の内部には、螺旋状の導体パターンからなるコイルが形成されている。磁性体基板の第１主面には、部品実装用ランド導体が形成されており、前記第１主面に対向する面である磁性体基板の第２主面には、端子導体が形成されている。表面実装部品は、部品実装用ランド導体に実装されている。

磁性体基板には、層間接続導体が形成されている。層間接続導体は、部品実装用ランド導体と端子導体とを接続している。層間接続導体は、磁性体基板の内部において、コイルを形成する導体パターンと側面との間に形成されている。

特許第４３２５７４７号明細書

特許文献１に示す構成では、コイルの外側に層間接続導体を形成する分、コイルの径を小さくしなければならない。また、層間接続導体が磁性体内を通過することによって、寄生インダクタンス成分が発生してしまう。

このため、ＤＣＤＣコンバータモジュールの小型化と軽負荷・高効率とを両立させることは難しい。

したがって、本発明は、コイルが磁性体に内蔵された構造において、コイルの径をできる限り大きくし、且つ、層間接続導体の寄生インダクタンスを抑制できるコイル内蔵多層基板を提供することにある。

この発明のコイル内蔵多層基板は、多層基板、コイル導体パターン、層間接続導体、および、磁界妨害部を備える。多層基板は、磁性体層を含み、第１主面に部品実装用ランド導体を有し、第１主面に対向する面である第２主面に端子導体を有する。コイル導体パターンは、磁性体層に設けられ、第１主面と第２主面とに直交する方向に軸を有する形状である。層間接続導体は、磁性体層であって、螺旋形のコイル導体パターンの内側領域に形成され、部品実装用ランド導体と端子導体とを接続する。磁界妨害部は、層間接続導体に接し、且つ、層間接続導体の延びる方向に沿って設けられた空隙、または、層間接続導体に接し、且つ、層間接続導体の延びる方向に沿って設けられた磁性体層の透磁率よりも低い透磁率を有する絶縁性材料である。

この構成では、層間接続導体が螺旋状のコイル導体パターンの内側であるので、コイル導体パターンの開口径を大きく取れる。また、磁界妨害部によって層間接続導体の側面に沿って生じる周回状の磁界が遮断または抑制される。

また、この発明のコイル内蔵多層基板では、磁界防御部は、前記磁性体層の厚み方向の全長に亘って延びていることが好ましい。

この構成では、より確実に磁界が遮断または抑制される。

また、この発明のコイル内蔵多層基板では、磁界妨害部は、層間接続導体を分割する形状であってもよい。

この構成でも、磁界妨害部によって層間接続導体の側面に沿って生じる周回状の磁界が遮断または抑制される。また、加工誤差によって磁界妨害部が層間接続導体の側面に接しないということが防げる。

また、この発明のコイル内蔵多層基板では、磁界妨害部は、層間接続導体の側面に当接する形状であることが好ましい。

この構成では、層間接続導体の側面に沿った磁界が確実に分断される。

また、この発明のコイル内蔵多層基板では、磁界妨害部は、層間接続導体の複数箇所に接する形状であることが好ましい。

この構成では、層間接続導体の側面に沿って生じる周回状の磁界がより効果的に遮断または抑制される。

また、この発明のコイル内蔵多層基板では、次の構成であってもよい。層間接続導体は複数であり、第１の層間接続導体と第２の層間接続導体とを含む。第１の層間接続導体に対して形成された磁界妨害部と、第２の層間接続導体に対して形成された磁界妨害部は、繋がっている。

この構成では、層間接続導体が複数存在する場合に、それぞれに対する磁界がより効果的に遮断または抑制される。

また、この発明のコイル内蔵多層基板では、磁界妨害部は、磁性体層の第１主面と第２主面とに接続する面である側面に達する形状であることが好ましい。

この構成では、層間接続導体の側面に沿って生じる周回状の磁界がより効果的に遮断または抑制される。

また、この発明の電源モジュールは、コイル内蔵多層基板と、部品実装用ランド導体に実装されたスイッチングＩＣと、を備える。コイル内蔵多層基板は、磁性体層を含み、第１主面に実装用ランド導体を有し、第１主面に対向する面である第２主面に端子導体を有する多層基板と、磁性体層に設けられ、第１主面と第２主面とに直交する方向に軸を有する螺旋形のコイル導体パターンと、を備える。コイル内蔵多層基板は、さらに、磁性体層であって、螺旋形のコイル導体パターンの内側領域に形成され、実装用ランド導体と端子導体とを接続する層間接続導体と、層間接続導体に接し、且つ、層間接続導体の延びる方向に沿って設けられた空隙、または、層間接続導体に接し、且つ、層間接続導体の延びる方向に沿って設けられた磁性体層の透磁率よりも低い透磁率を有する絶縁性材料である磁界妨害部と、を備える。そして、電源モジュールは、磁性体層に形成されたコイル導体パターンを、チョークコイルとする。

この構成では、スイッチングＩＣに接続する層間接続導体の側面に沿って生じる周回状の磁界が遮断または抑制される。

また、この発明の電源モジュールでは、層間接続導体は、スイッチングＩＣに対する接地用端子、イネーブル信号入力端子、および電圧入力端子の少なくとも１つに接続される層間接続導体であることが好ましい。

この構成では、スイッチングＩＣの特性が安定化する。

この発明によれば、コイルが磁性体に内蔵された構造において、限られた面積の多層基板でコイルの径をできる限り大きくでき、且つ、層間接続導体の寄生インダクタンスを抑制できる。

（Ａ）は本発明の第１の実施形態に係るコイル内蔵多層基板の第１主面の平面図であり、（Ｂ）は本発明の第１の実施形態に係るコイル内蔵多層基板の側面断面図であり、（Ｃ）は本発明の第１の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。 本発明の第１の実施形態に係る電源モジュールの分解斜視図である。 磁界妨害部が設けられた層間接続導体の部分を拡大した斜視図である。 本発明の第１の実施形態に係る電源回路の回路図である。 （Ａ）は本発明の第２の実施形態に係るコイル内蔵多層基板の第１主面の平面図であり、（Ｂ）は本発明の第２の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。 （Ａ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の第１主面の平面図であり、（Ｂ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の側面断面図であり、（Ｃ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。 本発明の第３の実施形態に係るコイル内蔵多層基板の磁性体層を形成する１つの磁性体シートの構成を示す斜視図である。 （Ａ）は本発明の第４の実施形態に係るコイル内蔵多層基板の第１主面の平面図であり、（Ｂ）は本発明の第４の実施形態に係るコイル内蔵多層基板の側面断面図であり、（Ｃ）は本発明の第４の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。 本発明の第４の実施形態に係るコイル内蔵多層基板の磁性体層を形成する１つの磁性体シートの構成を示す斜視図である。

本発明の第１の実施形態に係るコイル内蔵多層基板および電源モジュールについて、図を参照して説明する。図１（Ａ）は、本発明の第１の実施形態に係るコイル内蔵多層基板の第１主面の平面図である。図１（Ｂ）は、本発明の第１の実施形態に係るコイル内蔵多層基板の側面断面図である。図１（Ｃ）は、本発明の第１の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。図２は、本発明の第１の実施形態に係る電源モジュールの分解斜視図である。図３は、磁界妨害部が設けられた層間接続導体の部分を拡大した斜視図である。

図１、図２に示すように、電源モジュール１０は、コイル内蔵多層基板２０とスイッチングＩＣ３０とを備える。スイッチングＩＣ３０は、コイル内蔵多層基板２０の第１主面に実装されている。

コイル内蔵多層基板２０は、多層基板２１、コイル２２、実装用ランド導体２３１、２３２、２３３、２３４、２３５、端子導体２５１、２５２、２５３、２５４、層間接続導体２６１、２６２、２６３、２６４、２６５、空隙２７２、２７４、および、配線導体２８１、２８２を備える。

多層基板２１は、磁性体層２１１、非磁性体層２１２、２１３を備える。非磁性体層２１２、２１３は、磁性体層２１１に対して透磁率が低い低磁性体であってもよい。

磁性体層２１１は、複数の磁性体シートを積層してなる。磁性体層２１１は、互いに対向する第１主面と第２主面とを有し、第１主面と第２主面とを接続する面である側面を有する。非磁性体層２１２は、磁性体層２１１の第１主面に配置されている。これにより、多層基板２１の第１主面は、非磁性体層２１２の第１主面である。非磁性体層２１３は、磁性体層２１１の第２主面に配置されている。これにより、多層基板２１の第２主面は、非磁性体層２１３の第２主面である。すなわち、多層基板２１も、互いに対向する第１主面と第２主面とを有し、第１主面と第２主面とを接続する面である側面を有する。

磁性体層２１１を形成する所定の複数の磁性体シートには、それぞれコイル導体パターン２２０が形成されている。各磁性体シートのコイル導体パターン２２０は、図示しないコイル用層間接続導体によって接続されている。これにより、多層基板２１の第１主面および第２主面に直交する方向（多層基板２１の厚み方向）に平行な軸を有する螺旋形のコイル２２が形成される。この際、各コイル導体パターン２２０と磁性体層２１１の側面との間には、層間接続導体等が形成されておらず、各コイル導体パターン２２０は、磁性体層２１１の側面に近接している。これにより、螺旋形のコイル２２の開口径は、多層基板２１にコイル２２を内蔵するという制限範囲内において、可能な限り大きくなる。これにより、特に軽負荷で高効率なコイルが実現される。

実装用ランド導体２３１、２３２、２３３、２３４、２３５は、平面視して、それぞれに矩形であり、多層基板２１の第１主面に形成されている。端子導体２５１、２５２、２５３、２５４は、平面視して、それぞれに矩形であり、多層基板２１の第２主面に形成されている。

層間接続導体２６１、２６２、２６３、２６４、２６５は、多層基板２１を平面視して、コイル２２の内側領域に配置されている。これらの層間接続導体２６１、２６２、２６３、２６４、２６５は、多層基板２１の内部にて厚み方向に延設されたビアホール導体であり、モジュールを構成するのに必要な全てのビアホール導体をコイル２２のコイル開口内に設けることが好ましい。なお、この場合であっても、多層基板２１の側面に端面電極があることを妨げるものではない。

層間接続導体２６１は、多層基板２１を厚み方向に貫く形状であり、実装用ランド導体２３１と端子導体２５３とを接続している。

層間接続導体２６２は、多層基板２１における非磁性体層２１２と磁性体層２１１とを貫く形状であり、磁性体層２１１と非磁性体層２１３との界面に配置された配線導体２８１と、実装用ランド導体２３５と、を接続している。

層間接続導体２６３は、多層基板２１における非磁性体層２１３を貫く形状であり、配線導体２８１と端子導体２５４とを接続している。

層間接続導体２６４は、多層基板２１における非磁性体層２１２と磁性体層２１１とを貫く形状であり、磁性体層２１１と非磁性体層２１３との界面に配置された配線導体２８２と、実装用ランド導体２３２と、を接続している。

層間接続導体２６５は、多層基板２１における非磁性体層２１３を貫く形状であり、配線導体２８２と端子導体２５１とを接続している。

磁性体層２１１における層間接続導体２６２が形成される部分には、空隙２７２が設けられている。空隙２７２は、内包される気体の透磁率が磁性体層２１１よりも低いので、本発明の「磁界妨害部」と同じ機能を生じる。磁界妨害部は、層間接続導体の周囲に生じる誘導磁界が層間接続導体の周側面に沿って最短経路で周回するのを防ぐための領域である。空隙２７２は、直方体の外形を有する空間である。空隙２７２は、層間接続導体２６２の側面に直交する方向（多層基板２１の第１主面および第２主面に平行な方向）に延びる形状であり、層間接続導体２６２の側面の二箇所を貫いている。さらに、空隙２７２は、層間接続導体２６２の延びる方向において磁性体層２１１の厚み方向の全長に亘って延びる形状で設けられている。言い換えれば、空隙２７２は、層間接続導体２６２における磁性体層２１１に形成されている部分を二分割する形状である。

このような構成とすることによって、図３に示すように、層間接続導体２６２に電流が流れた際に、磁性体層２１１に生じる磁界は、空隙２７２によって遮断される。これにより、層間接続導体２６２による寄生インダクタンスの発生は抑制される。

磁性体層２１１における層間接続導体２６４が形成される部分には、空隙２７４が設けられている。空隙２７４は、本発明の「磁界妨害部」と同じ機能を生じる。空隙２７４は、直方体の外形を有する空間である。空隙２７４は、層間接続導体２６４の側面に直交する方向（多層基板２１の第１主面および第２主面に平行な方向）に延びる形状であり、層間接続導体２６４の側面の二箇所を貫いている。さらに、空隙２７４は、層間接続導体２６４の延びる方向において磁性体層２１１の厚み方向の全長に亘って延びる形状で設けられている。言い換えれば、空隙２７４は、層間接続導体２６４における磁性体層２１１に形成されている部分を二分割する形状である。

このような構成とすることによって、層間接続導体２６２に対する空隙２７２と同様に、層間接続導体２６４に電流が流れた際に、磁性体層２１１に生じる磁界は、空隙２７４によって遮断される。これにより、層間接続導体２６４による寄生インダクタンスの発生は抑制される。

このように、本実施形態に係るコイル内蔵多層基板を用いることによって、層間接続導体をコイルの外側ではなく内側に設けることができるので、コイルの開口をできる限り大きくでき、且つ層間接続導体による寄生インダクタンスの発生を抑制できる。

なお、空隙２７２、２７４は、磁性体層２１１の厚み方向において部分的に設けられていてもよい。しかしながら、空隙２７２、２７４が磁性体層２１１の厚み方向の全長に亘って形成されていることによって、磁界の遮断効果が向上し、より有効である。

なお、電源モジュール１０では、層間接続導体２６１に、層間接続導体２６２、２６４と同様の空隙を設けていないが、層間接続導体２６１に対しても空隙を設けてもよい。

このような構成からなるコイル内蔵多層基板２０は、例えば、次のような工程によって製造される。

まず、コイル導体パターン２２０がそれぞれに形成された複数の磁性体セラミックグリーンシートを積層し、焼結前の磁性体層２１１を形成する。次に、焼結前の磁性体層２１１に層間接続導体２６１、２６２、２６４用の貫通孔を形成し、当該貫通孔に層間接続導体２６１、２６２、２６４を形成する。次に、焼結前の磁性体層２１１における層間接続導体２６２、２６４の部分に空隙２７４となる凹部を形成する。そして、磁性体層２１１の第１主面に、非磁性体セラミックグリーンシートからなる非磁性体層２１２を当接させ、磁性体層２１１の第２主面に非磁性体層２１３を当接させる。この際、非磁性体層２１２には、層間接続導体２６２、２６４の一部となる部分を形成しておく。また、非磁性体層２１３には、配線導体２８１、２８２を形成しておく。そして、これら磁性体層２１１を非磁性体層２１２、２１３で挟みこむ形状の多層基板２１を焼結させる。

このようなコイル内蔵多層基板２０を有する電源モジュール１０は、図４に示すような電源回路に適用される。図４は、本発明の第１の実施形態に係る電源回路の回路図である。

図４に示すように、電源回路は、コイル２２、スイッチングＩＣ３０、入力コンデンサ９２、出力コンデンサ９４、電圧入力端子Ｖｉｎ、および、電圧出力端子Ｖｏｕｔを備える。電圧入力端子Ｖｉｎと電圧出力端子Ｖｏｕｔとの間には、チョークコイルとなるコイル２２が接続されている。コイル２２の電圧入力端子Ｖｉｎ側には、スイッチングＩＣ３０が接続されている。電圧入力端子Ｖｉｎと基準電位（グランド電位）との間には、入力コンデンサ９２が接続されている。電圧出力端子Ｖｏｕｔと基準電位（グランド電位）との間には、出力コンデンサ９４が接続されている。

スイッチングＩＣ３０は、入力端子Ｐ_Ｖｉｎ、コイル側端子Ｐ_ＬＸ、イネーブル信号入力端子Ｐ_ＥＮ、および、接地用端子Ｐ_ＧＮＤを備える。入力端子Ｐ_ＶＩＮは、コイル内蔵多層基板２０の実装用ランド導体２３４に実装される端子であり、電源モジュール１０の端子導体２５３を介して、電圧入力端子Ｖｉｎに接続されている。イネーブル信号入力端子Ｐ_ＥＮは、コイル内蔵多層基板２０の実装用ランド導体２３２に実装される端子であり、電源モジュール１０の端子導体２５１に接続されている。接地用端子Ｐ_ＧＮＤは、コイル内蔵多層基板２０の実装用ランド導体２３５に実装される端子であり、電源モジュール１０の端子導体２５４を介して、基準電位（グランド電位）に接続されている。

この構成によって、電源回路は、降圧型のＤＣＤＣコンバータとして機能する。すなわち、電源モジュール１０は、ＤＣＤＣコンバータモジュールとして機能する。このような構成において、スイッチングＩＣ３０を基準電位に接続させる導体経路の層間接続導体２６２に空隙２７２が設けられ、イネーブル信号が伝送する層間接続導体２６４に空隙２７４が設けられる。これにより、スイッチングＩＣ３０の動作は安定し、スイッチング特性は向上し、安定した出力が得られる。さらに、コイル内蔵多層基板２０が上述の構造であることで、軽負荷で高効率の電源回路を実現できる。

一般に、軽負荷で高効率の電源回路を小型化する場合、コイルの開口径が小さくなってしまう。例えば、ＰＦＭモード駆動で、５０［ｍＡ］以下のＤＣＤＣコンバータを実現する場合、磁性体層のコア材に起因する鉄損（ヒステリシス損、渦電流損）が効率特性およびコイル特性に与える影響は大きい。そして、ヒステリシス損は、磁束密度の二乗に比例する。

このため、軽負荷において高効率化を実現するためには、ヒステリシス損を小さくする必要がある。ここで、コア材の材料を変更しなければ、コイルの開口径を大きくする必要がある。したがって、本発明のコイル内蔵多層基板２０を用いることによって、コイルの開口径を大きくでき、軽負荷で高効率の電源回路を実現できる。

次に、第２の実施形態に係るコイル内蔵多層基板について、図を参照して説明する。図５（Ａ）は、本発明の第２の実施形態に係るコイル内蔵多層基板の第１主面の平面図である。図５（Ｂ）は、本発明の第２の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。

図５（Ａ）および図５（Ｂ）に示すように、本実施形態に係るコイル内蔵多層基板２０Ａは、第１の実施形態に係るコイル内蔵多層基板２０に対して、空隙２７０Ａを備える点で異なる。コイル内蔵多層基板２０Ａの他の構成は、第１の実施形態に係るコイル内蔵多層基板２０と同様であり、同様の箇所の説明は省略する。

コイル内蔵多層基板２０Ａは、空隙２７０Ａを備える。空隙２７０Ａは、本発明の「磁界妨害部」に対応する。空隙２７０Ａは、層間接続導体２６２と層間接続導体２６４とを貫く形状である。言い換えれば、空隙２７０Ａは、第１の実施形態に係る空隙２７２と空隙２７４とが連通した形状である。

このような構成であっても、第１の実施形態と同様に、コイルの開口をできる限り大きくでき、且つ層間接続導体による寄生インダクタンスの発生を抑制できる。さらに、本実施形態の構成では、空隙２７０Ａは、磁性体層２１１における層間接続導体２６２の側面から層間接続導体２６４の側面に亘って繋がっている。これにより、層間接続導体による寄生インダクタンスの発生をより効果的に抑制できる。

次に、第３の実施形態に係るコイル内蔵多層基板について、図を参照して説明する。図６（Ａ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の第１主面の平面図である。図６（Ｂ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の側面断面図である。図６（Ｃ）は、本発明の第３の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。図７は、本発明の第３の実施形態に係るコイル内蔵多層基板の磁性体層を形成する１つの磁性体シートの構成を示す斜視図である。

図６（Ａ）、図６（Ｂ）、および図６（Ｃ）に示すように、本実施形態に係るコイル内蔵多層基板２０Ｂは、第１の実施形態に係るコイル内蔵多層基板２０に対して、空隙２７２Ｂ、２７４Ｂを備える点で異なる。コイル内蔵多層基板２０Ｂの他の構成は、コイル内蔵多層基板２０と同様であり、同様の箇所の説明は省略する。

コイル内蔵多層基板２０Ｂは、空隙２７２Ｂ、２７４Ｂを備える。

空隙２７２Ｂは、層間接続導体２６２を貫通し、且つ、層間接続導体２６２に最も近い磁性体層２１１の側面に開口している。空隙２７２Ｂには、非磁性体２９２Ｂが充填されている。非磁性体２９２Ｂは、磁性体層２１１よりも透磁率が低い材料に置き換えることもできる。

空隙２７４Ｂは、層間接続導体２６４を貫通し、且つ、層間接続導体２６４に最も近い磁性体層２１１の側面に開口している。空隙２７４Ｂには、非磁性体２９４Ｂが充填されている。非磁性体２９４Ｂは、磁性体層２１１よりも低い透磁率を有する絶縁性材料に置き換えることもできる。非磁性体２９２Ｂおよび非磁性体２９４Ｂは、本発明の「磁界妨害部」に対応する。なお、磁性体層２１１よりも透磁率が低い材料は、磁性体層２１１を形成するための磁性体セラミックグリーンシートと同時焼成可能なセラミック材料であることが好ましい。

このような構成であっても、第１の実施形態と同様に、コイルの開口をできる限り大きくでき、且つ層間接続導体による寄生インダクタンスの発生を抑制できる。さらに、本実施形態の構成では、空隙２７２Ｂに充填された非磁性体２９２Ｂ、空隙２７４Ｂに充填された非磁性体２９４Ｂが磁性体層２１１の側面に達している。これにより、層間接続導体による寄生インダクタンスの発生をより効果的に抑制できる。

この場合、コイル内蔵多層基板２０Ｂの磁性体層は、図７に示す構造の磁性体シート２１１ＬＹを用いて実現される。

まず、磁性体シート２１１ＬＹに、複数の貫通孔を設け、層間接続導体２６１、２６２、２６４を形成する。次に、磁性体シート２１１ＬＹに、空隙２７２Ｂ、２７４Ｂを設け、空隙２７２Ｂに非磁性体２９２Ｂを充填し、空隙２７４Ｂに非磁性体２９４Ｂを充填する。この状態で、磁性体シート２１１ＬＹおよび非磁性体２９２Ｂ、２９４Ｂを仮焼成すする。そして、磁性体シート２１１ＬＹおよび非磁性体２９２Ｂ、２９４Ｂの第１主面に、コイル導体パターン２２０を形成する。

次に、第４の実施形態に係るコイル内蔵多層基板について、図を参照して説明する。図８（Ａ）は、本発明の第４の実施形態に係るコイル内蔵多層基板の第１主面の平面図である。図８（Ｂ）は、本発明の第４の実施形態に係るコイル内蔵多層基板の側面断面図である。図８（Ｃ）は、本発明の第４の実施形態に係るコイル内蔵多層基板の第２主面の平面図である。図９は、本発明の第４の実施形態に係るコイル内蔵多層基板の磁性体層を形成する１つの磁性体シートの構成を示す斜視図である。

図８（Ａ）、図８（Ｂ）、および図８（Ｃ）に示すように、本実施形態に係るコイル内蔵多層基板２０Ｃは、第３の実施形態に係るコイル内蔵多層基板２０Ｂに対して、空隙２７２Ｃ、２７４Ｃを備える点で異なる。コイル内蔵多層基板２０Ｃの他の構成は、コイル内蔵多層基板２０Ｂと同様であり、同様の箇所の説明は省略する。

コイル内蔵多層基板２０Ｃは、空隙２７２Ｃ、２７４Ｃを備える。

空隙２７２Ｃは、層間接続導体２６２を貫通せず、空隙２７２Ｃの一方端は、層間接続導体２６２の側面に面しており、他方端は、層間接続導体２６２に最も近い磁性体層２１１の側面に開口している。空隙２７２Ｃには、非磁性体２９２Ｃが充填されている。すなわち、非磁性体２９２Ｃは、層間接続導体２６２の側面に当接している。非磁性体２９２Ｃは、磁性体層２１１よりも透磁率が低い材料に置き換えることもできる。

空隙２７４Ｃは、層間接続導体２６４を貫通せず、空隙２７４Ｃの一方端は、層間接続導体２６４の側面に面しており、他方端は、層間接続導体２６４に最も近い磁性体層２１１の側面に開口している。空隙２７４Ｃには、非磁性体２９４Ｃが充填されている。すなわち、非磁性体２９４Ｃは、層間接続導体２６４の側面に当接している。非磁性体２９４Ｃは、磁性体層２１１よりも透磁率が低い材料に置き換えることもできる。

このような構成であっても、第３の実施形態と同様に、コイルの開口をできる限り大きくでき、且つ層間接続導体による寄生インダクタンスの発生を抑制できる。さらに、本実施形態の構成では、空隙２７２Ｃ（非磁性体２９２Ｃ）が層間接続導体２６２を貫かず、層間接続導体２６２の側面に当接し、空隙２７４Ｃ（非磁性体２９４Ｃ）が層間接続導体２６４を貫かず、層間接続導体２６４の側面に当接している。これにより、磁性体層２１１における層間接続導体の断面積を大きくでき、低抵抗になる。

この場合、コイル内蔵多層基板２０Ｃの磁性体層は、図９に示す構造の磁性体シート２１１ＬＹを用いて実現される。

まず、磁性体シート２１１ＬＹに、複数の貫通孔を設け、層間接続導体２６１、２６２、２６４を形成する。次に、磁性体シート２１１ＬＹに、空隙２７２Ｃ、２７４Ｃを設け、空隙２７２Ｃに非磁性体２９２Ｃを充填し、空隙２７４Ｃに非磁性体２９４Ｃを充填する。この状態で、磁性体シート２１１ＬＹおよび非磁性体２９２Ｃ、２９４Ｃを仮焼成すする。そして、磁性体シート２１１ＬＹおよび非磁性体２９２Ｃ、２９４Ｃの第１主面に、コイル導体パターン２２０を形成する。

なお、上述の各実施形態では、空隙または非磁性体が、層間接続導体の側面の周上における２箇所に当接、または貫く形状であるが、３箇所以上であってもよく、１箇所であってもよい。ただし、２箇所以上（複数箇所）であることが好ましく、上述の作用効果を得るためには有効である。

１０：電源モジュール
２０、２０Ａ、２０Ｂ、２０Ｃ：コイル内蔵多層基板
２１：多層基板
２２：コイル
３０：スイッチングＩＣ
９２：入力コンデンサ
９４：出力コンデンサ
２１１：磁性体層
２１１ＬＹ：磁性体シート
２１２、２１３：非磁性体層
２２０：コイル導体パターン
２３１、２３２、２３４、２３５：実装用ランド導体
２５１、２５３、２５４：端子導体
２６１、２６２、２６３、２６４、２６５：層間接続導体
２７０Ａ、２７２、２７２Ｂ、２７２Ｃ、２７４、２７４Ｂ、２７４Ｃ：空隙
２８１、２８２：配線導体
２９２Ｂ、２９２Ｃ、２９４Ｂ、２９４Ｃ：非磁性体
Ｐ_ＥＮ：イネーブル信号端子
Ｐ_ＧＮＤ：接地用端子
Ｐ_ＬＸ：コイル側端子
Ｐ_Ｖｉｎ：入力端子
Ｐ_ＶＩＮ：入力端子
Ｖｉｎ：電圧入力端子
Ｖｏｕｔ：電圧出力端子

Claims (7)

1. 磁性体層を含み、第１主面に実装用ランド導体を有し、前記第１主面に対向する面である第２主面に端子導体を有する多層基板と、
   前記磁性体層に設けられ、前記第１主面と前記第２主面とに直交する方向に軸を有する螺旋形のコイル導体パターンと、
   前記磁性体層であって、前記螺旋形のコイル導体パターンの内側領域に形成され、前記実装用ランド導体と前記端子導体とを接続する層間接続導体と、
   前記層間接続導体に接し、且つ、前記層間接続導体の延びる方向に沿って設けられた空隙からなる、または、前記層間接続導体に接し、且つ、前記層間接続導体の延びる方向に沿って設けられた前記磁性体層の透磁率よりも低い透磁率を有する絶縁性材料である磁界妨害部と、
   を備え、
   前記磁界妨害部は、前記層間接続導体を分割する形状である、
   コイル内蔵多層基板。
2. 前記磁界妨害部は、前記磁性体層の厚み方向の全長に亘って延びる、
   請求項１に記載のコイル内蔵多層基板。
3. 前記磁界妨害部は、前記層間接続導体の複数箇所に接する形状である、
   請求項１または請求項２に記載のコイル内蔵多層基板。
4. 前記層間接続導体は複数であり、第１の層間接続導体と第２の層間接続導体とを含み、
   前記第１の層間接続導体に対して形成された磁界妨害部と、前記第２の層間接続導体に対して形成された磁界妨害部は、繋がっている、
   請求項１乃至請求項３のいずれかに記載のコイル内蔵多層基板。
5. 前記磁界妨害部は、前記磁性体層の第１主面と第２主面とを接続する面である側面に達する形状である、
   請求項１乃至請求項４のいずれかに記載のコイル内蔵多層基板。
6. 磁性体層を含み、第１主面に実装用ランド導体を有し、前記第１主面に対向する面である第２主面に端子導体を有する多層基板と、前記磁性体層に設けられ、前記第１主面と前記第２主面とに直交する方向に軸を有する螺旋形のコイル導体パターンと、を備えるコイル内蔵多層基板と、
   前記実装用ランド導体に実装されたスイッチングＩＣと、を備え、
   前記コイル内蔵多層基板は、
   前記磁性体層であって、前記螺旋形のコイル導体パターンの内側領域に形成され、前記実装用ランド導体と前記端子導体とを接続する層間接続導体と、
   前記層間接続導体に接し、且つ、前記層間接続導体の延びる方向に沿って設けられた空隙、または、前記層間接続導体に接し、且つ、前記層間接続導体の延びる方向に沿って設けられた前記磁性体層の透磁率よりも低い透磁率を有する絶縁性材料である磁界妨害部と、
   を備え、
   前記磁界妨害部は、前記層間接続導体を分割する形状であり、
   前記磁性体層に形成された前記コイル導体パターンを、チョークコイルとする、
   電源モジュール。
7. 前記層間接続導体は、前記スイッチングＩＣに対する接地用端子、イネーブル信号入力端子、および電圧入力端子の少なくとも１つに接続される層間接続導体である、
   請求項６に記載の電源モジュール。

Images