[go: up one dir, main page]

JP2013115053A - ノイズ対策電子部品の回路基板への実装構造 - Google Patents

ノイズ対策電子部品の回路基板への実装構造 Download PDF

Info

Publication number
JP2013115053A
JP2013115053A JP2011256713A JP2011256713A JP2013115053A JP 2013115053 A JP2013115053 A JP 2013115053A JP 2011256713 A JP2011256713 A JP 2011256713A JP 2011256713 A JP2011256713 A JP 2011256713A JP 2013115053 A JP2013115053 A JP 2013115053A
Authority
JP
Japan
Prior art keywords
wiring pattern
external electrode
circuit board
electronic component
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011256713A
Other languages
English (en)
Inventor
Daisuke Tanaka
大介 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011256713A priority Critical patent/JP2013115053A/ja
Publication of JP2013115053A publication Critical patent/JP2013115053A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】 実装箇所に応じたノイズ対策電子部品を複数用意する必要が無くなり、ノイズ対策の検討を容易迅速に行うことが可能なノイズ対策電子部品の実装構造を提供する。
【解決手段】 インダクタ1の実装する部品側面を底面にして第1の接続状態にすることで、第2のコイル4の他端の引出電極4f1が第3の外部電極3cおよび短絡用配線パターン13aを介して他方の外部電極3bに接続される。このため、コイル4,5は、各一端が一方の外部電極3aに共通接続され、各他端が他方の外部電極3bに共通接続されて、並列接続される。従って、インダクタ1の抵抗成分は小さくなる。一方、インダクタ1の実装する部品側面を異ならせて天面にし、第2の接続状態にすることで、第3の外部電極3cは電気的に浮き、第2のコイル4の他端も浮いた状態になる。このため、インダクタ1のインピーダンスは第1のコイル5が有するものとなって高くなる。
【選択図】 図3

Description

本発明は、第1の配線パターンと第2の配線パターンとの間に介挿されるノイズ対策電子部品の回路基板への実装構造に関するものである。
近年、スマートフォンに代表される高機能携帯端末の電源回路部などでは、複数チャネルのDC−DCコンバータIC(Integrated Circuit)や、低消費電力機能などを搭載したPMIC(Power Management Integrated Circuit)等が使用される。これらのICでは低電圧・大電流による高速駆動化、低消費電力化が進んでいる。
これらのICにおけるノイズ対策としては、例えば特許文献1に開示されるようなインダクタがノイズ対策電子部品として回路基板に実装される。このインダクタは、部品内部のコイルの軸方向に対向させて一対の入出力外部電極が設けられ、浮遊容量の小さな横巻きタイプに構成されている。このような電子部品が負荷の電源端子に繋がる電源ライン用配線パターンと給電回路に繋がる給電ライン用配線パターンとの間に介挿されて回路基板に実装されることで、電源回路部などに発生するノイズが低減される。
特開2002−175916号公報
しかしながら、上記従来のノイズ対策電子部品の回路基板への実装構造では、1素子のコイルがノイズ対策部品としての効果を発揮するが、使用する箇所、例えば、負荷ICの電源ライン部等の状況に応じた使い分けが出来ない。電源ライン部では、インピーダンスの大きなノイズ対策部品を用いてノイズ低減効果を重視するノイズ対策重視箇所や、ノイズ対策部品の抵抗成分による電圧降下を極力抑えて高い電圧変換効率の求められる電源IC部等の電圧変換効率重視箇所がある。上記従来のノイズ対策電子部品の回路基板への実装構造では、前者のノイズ対策重視箇所に対応することは出来るが、後者の電圧変換効率重視箇所には対応することは出来ない。このため、従来、各実装箇所に応じたノイズ対策電子部品を複数用意する必要があり、ノイズ対策電子部品の検討を容易迅速に行うことが出来なかった。
本発明はこのような課題を解決するためになされたもので、
第1の配線パターンと第2の配線パターンとの間に介挿されるノイズ対策電子部品の回路基板への実装構造であって、
電子部品が、
一対の外部電極間に接続された第1のコイルと、一対の外部電極のうちの一方の外部電極に一端が接続され、部品側面に形成された第3の外部電極に他端が接続された第2のコイルとを部品内部に備え、
回路基板へ実装する部品側面を異ならせることで、
一対の外部電極のうちの一方の外部電極が第1の配線パターンまたは第2の配線パターンに接続され、一対の外部電極のうちの他方の外部電極が第2の配線パターンまたは第1の配線パターンに接続され、第3の外部電極が第2の配線パターンまたは第1の配線パターンに繋がる短絡用配線パターンを介して一対の外部電極のうちの他方の外部電極に接続された第1の接続状態と、
一対の外部電極のうちの一方の外部電極が第1の配線パターンまたは第2の配線パターンに接続され、一対の外部電極のうちの他方の外部電極が第2の配線パターンまたは第1の配線パターンに接続され、第3の外部電極がどこにも接続されずに電気的に浮いた第2の接続状態と
に変えられることを特徴とする。
本構成によれば、電子部品の回路基板へ実装する部品側面を異ならせて第1の接続状態にすることで、第2のコイルの他端が第3の外部電極および短絡用配線パターンを介して一対の外部電極のうちの他方の外部電極に接続される。このため、第1のコイルと第2のコイルは、各一端が一対の外部電極のうちの一方の外部電極に共通接続され、各他端が一対の外部電極のうちの他方の外部電極に共通接続されて、並列接続される。従って、第1の配線パターンと第2の配線パターンとの間に第1のコイルと第2のコイルが並列に介挿されてノイズ対策電子部品の抵抗成分が小さくなり、ノイズ対策電子部品の抵抗成分による電圧降下が極力抑えられて、高い電圧変換効率の求められる電圧変換効率重視箇所に適した接続状態が提供される。
一方、電子部品の回路基板へ実装する部品側面を異ならせて第2の接続状態にすることで、第3の外部電極はどこにも接続されずに電気的に浮き、第3の外部電極に接続されている第2のコイルの他端も電気的に浮いた状態になる。このため、ノイズ対策電子部品は、第1のコイルが第1の配線パターンと第2の配線パターンとの間に介挿され、第2のコイルが電気的に浮く。従って、ノイズ対策電子部品のインピーダンスは第1のコイルが有するものとなって第1の接続状態に比較して高くなり、ノイズ対策電子部品のインピーダンスによるノイズ除去効果が高められて、ノイズ低減効果を重視するノイズ対策重視箇所に適した接続状態が提供される。
この結果、各実装箇所に応じたノイズ対策電子部品を複数用意する必要が無くなり、ノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
また、本発明は、第1の配線パターンが、回路基板に実装される負荷へ給電する給電回路に繋がる給電ライン用配線パターンであり、第2の配線パターンが、負荷の電源端子に繋がる電源ライン用配線パターンであることを特徴とする。
本構成によれば、電子部品の回路基板へ実装する部品側面を異ならせて第1の接続状態にすることで、電源ライン用配線パターンと給電ライン用配線パターンとの間に第1のコイルと第2のコイルが並列に介挿されて、ノイズ対策電子部品の抵抗成分は小さくなる。一方、電子部品の回路基板へ実装する部品側面を異ならせて第2の接続状態にすることで、電源ライン用配線パターンと給電ライン用配線パターンとの間に第1のコイルだけが介挿されて、ノイズ対策電子部品のインピーダンスは第1の接続状態に比較して高くなる。このため、負荷の電源ライン部の状況に応じたノイズ対策電子部品の使い分けが可能となり、負荷の電源ライン部におけるノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
また、本発明は、
第3の外部電極が、電子部品の回路基板へ実装する部品側面を異ならせることで、回路基板の基板表面に対向する位置が変化し、
短絡用配線パターンが、第3の外部電極の基板表面に対向する一方の位置で第3の外部電極に接触し、第3の外部電極の基板表面に対向する他方の位置で第3の外部電極に接触しないパターン形状を有する
ことを特徴とする。
本構成によれば、電子部品の回路基板へ実装する部品側面を異ならせ、第3の外部電極が回路基板の基板表面に対向する位置を変化させることで、短絡用配線パターンと第3の外部電極との接触および非接触を変えて、第1の接続状態と第2の接続状態を容易迅速に切り替えることが出来る。
また、本発明は、
第3の外部電極が、電子部品の回路基板へ実装する部品側面を異ならせることで、回路基板の基板表面に対向する場合と対向しない場合とがあり、
短絡用配線パターンが、回路基板の基板表面に対向して電子部品が回路基板へ実装される場合に第3の外部電極に接触し、回路基板の基板表面に対向しないで電子部品が回路基板へ実装される場合に第3の外部電極に接触しないパターン形状を有する
ことを特徴とする。
本構成によれば、電子部品の回路基板へ実装する部品側面を異ならせ、第3の外部電極を回路基板の基板表面に対向させたり対向させないことで、短絡用配線パターンと第3の外部電極との接触および非接触を変えて、第1の接続状態と第2の接続状態を容易迅速に切り替えることが出来る。
本発明によれば、上記のように、実装箇所に応じたノイズ対策電子部品を複数用意する必要が無くなり、ノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
本発明の一実施の形態によるノイズ対策電子部品の回路基板への実装構造に用いられるインダクタの外観斜視図である。 図1に示すインダクタの内部に積層して構成されるグリーンシートの平面図である。 (a)は、図1に示すインダクタの底面が基板表面に対向して回路基板に実装される際の実装構造の斜視図、(b)は、(a)に示す態様で実装された際の実装構造の等価回路図である。 (a)は、図1に示すインダクタの天面が基板表面に対向して回路基板に実装される際の実装構造の斜視図、(b)は、(a)に示す態様で実装された際の実装構造の等価回路図である。 本発明の一実施の形態の効果を確認するシミュレーション解析に用いられる実装構造のモデルを示す図である。 本発明の一実施の形態の効果を確認するシミュレーション解析の結果を示すグラフである。 本発明の一実施の形態による実装構造において回路基板を多層に構成した変形例を示す斜視図である。 本発明の一実施の形態による実装構造において第3の外部電極および短絡用配線パターンの各形状を変えた変形例を示す斜視図である。
次に、本発明の一実施の形態によるノイズ対策電子部品の回路基板への実装構造について説明する。
図1は、本実施の形態の実装構造においてノイズ対策電子部品として使われるチップ・フェライト・ビーズ・インダクタ1の外観斜視図である。
インダクタ1は、磁性体2内に後述する第1および第2の2つのコイルを備えて構成されている。磁性体2は、略直方体状をしたフェライトからなり、長手方向の対向する両側面には一対の外部電極3a,3bが形成されている。各外部電極3a,3bは、図示するように、対向する両側面から磁性体2の胴部の天面、底面、右側面および左側面の4つの各側面に延びて設けられている。また、磁性体2の胴部の右側面には第3の外部電極3cが形成されている。この第3の外部電極3cは、図示するように、磁性体2の胴部の天面および低面に一部が延設されている。部品内部の第1のコイルは一対の外部電極3a,3b間に接続され、部品内部の第2のコイルは、一対の外部電極3a,3bのうちの一方の外部電極3aに一端が接続され、部品側面に形成された第3の外部電極3cに他端が接続されている。
図2(a)〜(l)はインダクタ1の内部積層構造を示す分解平面図である。
上記の第2のコイルは、同図(a)〜(f)に示す磁性体ベースのグリーンシート2aが順に積層されて構成されている。これら各グリーンシート2a上には、導電性ペーストがスクリーン印刷法などによって印刷されることで、コイル導体4a〜4fが形成されている。第2のコイルの最下層となる同図(a)に示すグリーンシート2a上のコイル導体4aには、引出部4a1が形成されている。この引出部4a1は、図1に示すように、一対の外部電極3a,3bのうちの一方の外部電極3aに接続される。また、第2のコイルの最上層となる同図(f)に示すグリーンシート2a上のコイル導体4fには、引出部4f1が形成されている。この引出部4f1は、図1に示すように、第3の外部電極3cに接続される。
また、上記の第1のコイルは、同図(g)〜(l)に示す磁性体ベースのグリーンシート2aが順に積層されて構成されている。これら各グリーンシート2a上にも、導電性ペーストがスクリーン印刷法などによって印刷されることで、コイル導体5a〜5fが形成されている。第1のコイルの最下層となる同図(g)に示すグリーンシート2a上のコイル導体5aには、引出部5a1が形成されている。この引出部5a1は、図1に示すように、一対の外部電極3a,3bのうちの一方の外部電極3aに接続される。また、第1のコイルの最上層となる同図(l)に示すグリーンシート2a上のコイル導体5fには引出部5f1が形成されている。この引出部5f1は、図1に示すように、一対の外部電極3a,3bのうちの他方の外部電極3bに接続される。
同図(a)〜(l)に示すグリーンシート2aが積層され、全体がプレスされて各グリーンシート2aが圧着されることで、各グリーンシート2a上のコイル導体4a〜4fおよび5a〜5fの各端部に設けられた点線で繋がるビアホール6どうしが層間接続される。その後、圧着されたグリーンシート2aが所定の条件で焼成されて、磁性体2が焼成体として得られる。この磁性体2の所定位置に導電性ペーストが塗布されて焼き付けられることで、図1に示す各位置に外部電極3a〜3cが形成されて、インダクタ1が得られる。本実施形態のインダクタ1は、コイル導体4a〜4fがらせん状に繋がった第2のコイル4の上部に、コイル導体5a〜5fがらせん状に繋がった第1のコイル5が設けられる。しかし、これとは逆に、同図(g)〜(l)に示すグリーンシート2aの上方に同図(a)〜(f)に示すグリーンシート2aを積層し、第1のコイル5の上部に第2のコイル4を設けるようにしてもよい。
ノイズ対策電子部品を構成する上記インダクタ1は、回路基板11へ実装する部品側面を異ならせることで、第1のコイル5と第2のコイル4とが、図3に示す第1の接続状態と図4に示す第2の接続状態とに変えられる。なお、図3および図4において図1と同一部分には同一符号を付してその説明は省略する。
図3および図4に示すように、回路基板11には、第1の配線パターン12と第2の配線パターン13とが形成されており、図示しない負荷ICが実装される。本実施の形態では、第1の配線パターン12は、負荷ICへ給電する給電回路に繋がる給電ライン用配線パターンであり、第2の配線パターン13は、負荷ICの電源端子に繋がる電源ライン用配線パターンである。第2の配線パターン13の端部には、L字状をした短絡用配線パターン13aが繋がっている。インダクタ1は、第1の配線パターン12と第2の配線パターン13との間に介挿される。
図3(a)に示すように、回路基板11へ実装するインダクタ1の部品側面を底面とすることで、第1のコイル5と第2のコイル4とは同図(b)に示す第1の接続状態になる。すなわち、一対の外部電極3a,3bのうちの一方の外部電極3aが第1の配線パターン12に接続され、一対の外部電極3a,3bのうちの他方の外部電極3bが第2の配線パターン13に接続される。また、第3の外部電極3cが、第2の配線パターン13に繋がる短絡用配線パターン13aを介して、一対の外部電極3a,3bのうちの他方の外部電極3bに接続される。
一方、図4(a)に示すように、インダクタ1の実装向きを反転させて、回路基板11へ実装するインダクタ1の部品側面を天面とすることで、第1のコイル5と第2のコイル4とは同図(b)に示す第2の接続状態になる。この第2の接続状態でも、第1の接続状態と同様、一対の外部電極3a,3bのうちの一方の外部電極3aが第1の配線パターン12に接続され、一対の外部電極3a,3bのうちの他方の外部電極3bが第2の配線パターン13に接続される。しかし、第3の外部電極3cがどこにも接続されずに電気的に浮いた状態になる。
すなわち、本実施の形態では、第3の外部電極3cは、インダクタ1の回路基板11へ実装する部品側面を図3(a)に示す底面と図4(a)に示す天面とに異ならせることで、回路基板11の基板表面に対向する位置が変化する。また、短絡用配線パターン13aは、第3の外部電極3cの基板表面に対向する図3(a)に示す一方の位置で第3の外部電極3cに接触し、第3の外部電極3cの基板表面に対向する図4(a)に示す他方の位置で第3の外部電極に接触しないL字状のパターン形状を有する。
このような本実施の形態によるノイズ対策電子部品の回路基板11への実装構造によれば、インダクタ1の回路基板11へ実装する部品側面を図3(a)に示すように底面にして同図(b)に示す第1の接続状態にすることで、第2のコイル4の他端の引出電極4f1が第3の外部電極3cおよび短絡用配線パターン13aを介して一対の外部電極3a,3bのうちの他方の外部電極3bに接続される。このため、第1のコイル5と第2のコイル4は、各一端が一対の外部電極3a,3bのうちの一方の外部電極3aに共通接続され、各他端が一対の外部電極3a,3bのうちの他方の外部電極3bに共通接続されて、並列接続される。従って、第1の配線パターン12と第2の配線パターン13との間に第1のコイル5と第2のコイル4が並列に介挿されてインダクタ1の抵抗成分が小さくなり、インダクタ1の抵抗成分による電圧降下が極力抑えられて、高い電圧変換効率の求められる電圧変換効率重視箇所に適した接続状態が提供される。
一方、インダクタ1の回路基板11へ実装する部品側面を異ならせて図4(a)に示すように天面にし、第2の接続状態にすることで、第3の外部電極3cはどこにも接続されずに電気的に浮き、第3の外部電極3cに接続されている第2のコイル4の他端も電気的に浮いた状態になる。このため、インダクタ1は、第1のコイル5が第1の配線パターン12と第2の配線パターン13との間に介挿され、第2のコイル4が電気的に浮く。従って、インダクタ1のインピーダンスは第1のコイル5が有するものとなって上述した第1の接続状態に比較して高くなり、インダクタ1のインピーダンスによるノイズ除去効果が高められて、ノイズ低減効果を重視するノイズ対策重視箇所に適した接続状態が提供される。
すなわち、本実施の形態によれば、インダクタ1の回路基板11へ実装する部品側面を異ならせ、第3の外部電極3cが回路基板11の基板表面に対向する位置を変化させることで、短絡用配線パターン13aと第3の外部電極3cとの接触および非接触を変えて、第1の接続状態と第2の接続状態を容易迅速に切り替えることが出来る。
この結果、本実施の形態によるノイズ対策電子部品の回路基板11への実装構造によれば、各実装箇所に応じたインダクタ1を複数用意する必要が無くなり、電子部品を実装する回路基板11における配線パターンの設計により、第2のコイル4の他端を外部電極3bに接続および非接続することが出来、ノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
また、本実施の形態によるノイズ対策電子部品の回路基板11への実装構造によれば、インダクタ1の回路基板11へ実装する部品側面を底面にして図3に示す第1の接続状態にすることで、第2の配線パターン13である電源ライン用配線パターンと第1の配線パターン12である給電ライン用配線パターンとの間に、第1のコイル5と第2のコイル4が並列に介挿されて、インダクタ1の抵抗成分は小さくなる。一方、インダクタ1の回路基板11へ実装する部品側面を異ならせて天面にし、図4に示す第2の接続状態にすることで、電源ライン用配線パターンと給電ライン用配線パターンとの間に第1のコイル5だけが介挿されて、インダクタ1のインピーダンスは第1の接続状態に比較して高くなる。このため、負荷ICの電源ライン部の状況に応じたインダクタ1の使い分けが可能となり、負荷ICの電源ライン部におけるノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
例えば、ICの定格電圧が12[V]で、給電回路からICへの供給電圧が0.5[V]低下してしまう場合には、定格電圧に対する供給電圧の低下割合が低いため、図4に示すインピーダンスが高くなる第2の接続状態にしてインダクタ1を回路基板11へ実装する。これにより、インダクタ1のインピーダンスによるノイズ除去効果が高められる。一方、ICの定格電圧が3[V]で、給電回路からICへの供給電圧が0.5[V]低下してしまう場合には、定格電圧に対する供給電圧の低下割合が高いため、図3に示すインピーダンスが低くなる第1の接続状態にしてインダクタ1を回路基板11へ実装する。これにより、インダクタ1の抵抗成分による電圧降下が極力抑えられて、高い電圧変換効率を期待できる。
また、ノイズ対策電子部品の試作段階で、回路基板11の配線パターンを変えること無く、回路基板11へ実装する電子部品の部品側面を異ならせるだけで、電子部品の持つインピーダンスを容易迅速に変えることが出来る。このため、回路基板11へ実装するICの種類に応じたランド設計をする必要がなくなり、ノイズ対策電子部品の検討を容易迅速に行うことが可能になる。
上述したインダクタ1の回路基板11への実装構造により奏される効果を確認するため、3次元電磁界シミュレーションにより、インダクタ1の電源インピーダンスを解析した。
このシミュレーションでは、インダクタ1を第1の接続状態に実装した図5の斜視図に示す実装構造A、および、インダクタ1を第2の接続状態に実装した実装構造Bを、モデルとして解析した。なお、図5において、図3と同一または相当する部分には同一符号を付してその説明は省略する。
このモデルでは、図5に示すように、解析用に第1および第2の2つのポート21および22が設けられている。第1のポート21は、負荷ICの電源端子に接続される第2の配線パターン13およびグランド端子間の回路と見立てられている。この第1のポート21による回路インピーダンスは50[Ω]と見立てている。また、第2のポート22は、給電回路につながる第1の配線パターン12およびグランド間の回路と見立てられている。このようなモデルを用いて、第1のポート21から給電回路側を見込んだインピーダンス(電源インピーダンス)を解析し、本実施の形態による実装構造のノイズ対策効果を確認した。
図6に示すグラフは、電源インピーダンスのシミュレーション解析結果を示し、横軸は周波数[MHz]、縦軸はインピーダンス[Ω]を示す。また、実線で示す特性線31は、インダクタ1を図3に示す第1の接続状態にした実装構造Aのモデルにおける電源インピーダンスのシミュレーション解析結果、点線で示す特性線32は、インダクタ1を図4に示す第2の接続状態にした実装構造Bのモデルにおける電源インピーダンスのシミュレーション解析結果を表す。
同グラフに示されるように、特性線31で表される実装構造Aのモデルは特性線32で表される実装構造Bのモデルに比べて電源インピーダンスがほぼ半分程度低くなっている。このことから、実装構造Aは、インダクタ1の抵抗成分による電圧降下が極力抑えられて、高い電圧変換効率の求められる電圧変換効率重視箇所に適しており、負荷ICの安定動作が期待できることが理解される。
なお、上記の実施の形態では、一対の外部電極3a,3bのうちの一方の外部電極3aが第1の配線パターン12、他方の外部電極3bが第2の配線パターン13に接続され、第3の外部電極3cが、第2の配線パターン13に繋がる短絡用配線パターン13aを介して他方の外部電極3bに接続される構成について説明した。しかし、短絡用配線パターン13aを第2の配線パターン13に設けずに第1の配線パターン12の端部に設け、一対の外部電極3a,3bのうちの一方の外部電極3aが第2の配線パターン13、他方の外部電極3bが第1の配線パターン12に接続され、第3の外部電極3cが、第1の配線パターン12に繋がる短絡用配線パターンを介して他方の外部電極3bに接続されるように構成してもよい。
また、上記の実施の形態では、インダクタ1のコイル4,5が磁性体2内に形成される場合について説明した。しかし、コイル4,5を誘電体内に形成したり、また、空芯としてもよい。
また、上記の実施の形態では、第2の配線パターン13に繋がる短絡用配線パターン13aを1枚の回路基板11に形成した場合について説明した。しかし、図7に示すように、短絡用配線パターン13a1を別の回路基板11aに形成し、ビアホール41を介して第2の配線パターン13と短絡用配線パターン13a1とを層間接続し、第3の外部電極3cがビアホール41に接触するように構成してもよい。なお、同図において図3と同一または相当する部分には同一符号を付してその説明は省略する。
また、上記の実施の形態では、インダクタ1の回路基板11へ実装する部品側面を異ならせ、第3の外部電極3cが回路基板11の基板表面に対向する位置を変化させることで、短絡用配線パターン13aと第3の外部電極3cとの接触および非接触を変えた。しかし、図8の斜視図に示すように、インダクタ1の回路基板11へ実装する部品側面を異ならせ、第3の外部電極3c1を回路基板11の基板表面に対向させたり対向させないことで、短絡用配線パターン13a2と第3の外部電極3c1との接触および非接触を変えるように構成してもよい。なお、同図において図3と同一または相当する部分には同一符号を付してその説明は省略する。
この構成では、第3の外部電極3c1がインダクタ1の天面にのみ形成される。そして、一対の外部電極3a,3b間が距離xに設定され、第3の外部電極3c1が外部電極3bとの間の図示する距離がyに設定される。従って、インダクタ1の回路基板11へ実装する部品側面を底面と天面とに異ならせることで、第3の外部電極3c1は回路基板11の基板表面に対向する場合と対向しない場合とがある。また、短絡用配線パターン13a2は、第2の配線パターン13の端部に図示するように直線状に形成されるパターン形状を有する。インダクタ1の向きを同図に図示する状態から反転させ、回路基板11の基板表面に対向してインダクタ1の天面を回路基板11へ実装する場合、短絡用配線パターン13a2は第3の外部電極3c1に接触する。また、図示するように、回路基板11の基板表面に天面を対向させないで、インダクタ1を回路基板11へ実装する場合、短絡用配線パターン13a2は第3の外部電極3c1に接触しない。
このような各構成によっても、インダクタ1の回路基板11へ実装する部品側面を異ならせることで、短絡用配線パターン13a,13a1,13a2と第3の外部電極3c,3c1との接触および非接触を変えて、第1の接続状態と第2の接続状態を容易迅速に切り替えることが出来、上記の実施形態と同様な作用効果が奏される。
上記の実施の形態によるノイズ対策電子部品の回路基板11への実装構造は、負荷ICの電源ライン部におけるノイズ対策に用いた場合について説明した。しかし、本発明は、電源ライン部に限定される必要は無く、回路基板11の他の箇所のノイズ対策にも同様に適用することが出来る。そして、その場合においても、上記の実施形態と同様な作用効果が奏される。
1…インダクタ(ノイズ対策電子部品)
2…磁性体
3a、3b…一対の外部電極
3c、3c1…第3の外部電極
4…第2のコイル
5…第1のコイル
4a〜4f、5a〜5f…コイル導体
4a1、4f1、5a1、5f1…引出電極
6、41…ビアホール
11、11a…回路基板
12…第1の配線パターン(給電ライン用配線パターン)
13…第2の配線パターン(電源ライン用配線パターン)
13a、13a1、13a2…短絡用配線パターン

Claims (4)

  1. 第1の配線パターンと第2の配線パターンとの間に介挿されるノイズ対策電子部品の回路基板への実装構造であって、
    前記電子部品は、
    一対の外部電極間に接続された第1のコイルと、一対の前記外部電極のうちの一方の前記外部電極に一端が接続され、部品側面に形成された第3の外部電極に他端が接続された第2のコイルとを部品内部に備え、
    回路基板へ実装する部品側面を異ならせることで、
    一対の前記外部電極のうちの一方の前記外部電極が第1の前記配線パターンまたは第2の前記配線パターンに接続され、一対の前記外部電極のうちの他方の前記外部電極が第2の前記配線パターンまたは第1の前記配線パターンに接続され、第3の前記外部電極が第2の前記配線パターンまたは第1の前記配線パターンに繋がる短絡用配線パターンを介して一対の前記外部電極のうちの他方の前記外部電極に接続された第1の接続状態と、
    一対の前記外部電極のうちの一方の前記外部電極が第1の前記配線パターンまたは第2の前記配線パターンに接続され、一対の前記外部電極のうちの他方の前記外部電極が第2の前記配線パターンまたは第1の前記配線パターンに接続され、第3の前記外部電極がどこにも接続されずに電気的に浮いた第2の接続状態と
    に変えられることを特徴とするノイズ対策電子部品の回路基板への実装構造。
  2. 第1の前記配線パターンは、回路基板に実装される負荷へ給電する給電回路に繋がる給電ライン用配線パターンであり、第2の前記配線パターンは、前記負荷の電源端子に繋がる電源ライン用配線パターンであることを特徴とする請求項1に記載のノイズ対策電子部品の回路基板への実装構造。
  3. 第3の前記外部電極は、前記電子部品の回路基板へ実装する部品側面を異ならせることで、回路基板の基板表面に対向する位置が変化し、
    前記短絡用配線パターンは、第3の前記外部電極の前記基板表面に対向する一方の位置で第3の前記外部電極に接触し、第3の前記外部電極の前記基板表面に対向する他方の位置で第3の前記外部電極に接触しないパターン形状を有する
    ことを特徴とする請求項1または請求項2に記載のノイズ対策電子部品の回路基板への実装構造。
  4. 第3の前記外部電極は、前記電子部品の回路基板へ実装する部品側面を異ならせることで、回路基板の基板表面に対向する場合と対向しない場合とがあり、
    前記短絡用配線パターンは、回路基板の基板表面に対向して前記電子部品が回路基板へ実装される場合に第3の前記外部電極に接触し、回路基板の基板表面に対向しないで前記電子部品が回路基板へ実装される場合に第3の前記外部電極に接触しないパターン形状を有する
    ことを特徴とする請求項1または請求項2に記載のノイズ対策電子部品の回路基板への実装構造。
JP2011256713A 2011-11-24 2011-11-24 ノイズ対策電子部品の回路基板への実装構造 Pending JP2013115053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011256713A JP2013115053A (ja) 2011-11-24 2011-11-24 ノイズ対策電子部品の回路基板への実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011256713A JP2013115053A (ja) 2011-11-24 2011-11-24 ノイズ対策電子部品の回路基板への実装構造

Publications (1)

Publication Number Publication Date
JP2013115053A true JP2013115053A (ja) 2013-06-10

Family

ID=48710368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011256713A Pending JP2013115053A (ja) 2011-11-24 2011-11-24 ノイズ対策電子部品の回路基板への実装構造

Country Status (1)

Country Link
JP (1) JP2013115053A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168472A (ja) * 2016-03-14 2017-09-21 株式会社村田製作所 多層基板
JP2017201667A (ja) * 2016-05-06 2017-11-09 株式会社村田製作所 高周波ノイズ対策回路
JP2018078175A (ja) * 2016-11-09 2018-05-17 パナソニックIpマネジメント株式会社 コモンモードノイズフィルタの実装構造
JP7619383B2 (ja) 2020-08-26 2025-01-22 株式会社村田製作所 Dc/dcコンバータ部品
EP4443449A4 (en) * 2021-12-31 2025-03-26 Huawei Tech Co Ltd MAGNETIC BALL, BIAS CIRCUIT, OPTICAL MODULE AND COMMUNICATION DEVICE

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168472A (ja) * 2016-03-14 2017-09-21 株式会社村田製作所 多層基板
JP2017201667A (ja) * 2016-05-06 2017-11-09 株式会社村田製作所 高周波ノイズ対策回路
JP2018078175A (ja) * 2016-11-09 2018-05-17 パナソニックIpマネジメント株式会社 コモンモードノイズフィルタの実装構造
JP7619383B2 (ja) 2020-08-26 2025-01-22 株式会社村田製作所 Dc/dcコンバータ部品
EP4443449A4 (en) * 2021-12-31 2025-03-26 Huawei Tech Co Ltd MAGNETIC BALL, BIAS CIRCUIT, OPTICAL MODULE AND COMMUNICATION DEVICE

Similar Documents

Publication Publication Date Title
JP5707988B2 (ja) コイル内蔵基板およびそれを備えたdc−dcコンバータモジュール
JP6252425B2 (ja) 電子部品
KR101167789B1 (ko) 적층형 공통 모드 필터
CN103269149B (zh) 适用于正激同步整流的pcb平板磁性器件
US9320134B2 (en) DC-DC converter module and multi-layer substrate
JP6254071B2 (ja) コモンモードフィルタ及びコモンモードフィルタが備えられた電子装置
JP2016006816A (ja) トランスおよび多層基板
JP2013115053A (ja) ノイズ対策電子部品の回路基板への実装構造
JP5494586B2 (ja) 電圧変換モジュール
JP6261902B2 (ja) 積層型インダクタ及び積層型インダクタアレイ
US9204545B2 (en) Multilayer substrate
JP2001284170A (ja) 積層型電子部品及び積層型電子部品の製造方法
JP5716391B2 (ja) コイル内蔵基板
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
JP6344540B2 (ja) 電力変換モジュール
JP6090348B2 (ja) コイル内蔵基板およびそれを備えたdc−dcコンバータモジュール
JP4992735B2 (ja) 電子部品
JP2013115068A (ja) 電子部品及びその製造方法
JP6083143B2 (ja) チップインダクタ内蔵配線基板
JP2011243829A (ja) 積層型電子部品
KR20140084970A (ko) 적층형 칩 인덕터
WO2017033949A1 (ja) 電子デバイス
JP5397325B2 (ja) コイル部品
KR102314496B1 (ko) 3단자형 전력선 필터
JP2019004070A (ja) コンデンサユニット及び電子部品